Chapitrelll: Circuits Logiques Combinatoires on distingue comme opérateurs combinatoires standard : 1) Circuit de Transcodage 2) Circuit d'aiguillage 3) les opérateurs de comparaison 4) Circuit Arithmétique Chapitrelll Circuits Logiques Combinatoires 1)Circuit de Transcodage Ces circuits transforment une information présente & leurs entrées sous une forme donnée (code 1) en la méme information présente & leurs sorties sous une forme différente (code 2). Ils se répartissent en 3 catégories: Les Codeurs Les Décodeurs Les transcedeurs ny ‘Transcodeur Codeur (encodeur)Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Codeurs Application des codeurs (code serrure ) 1 1 Codeur :16 vers 4 Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Codeurs Un codeur a un certain nombre de voie d'entrée 2 dont une seule peut étre activée 4 la fois. A chaque activation d'entrée, il apparatt un unique code de sortie aN bits. Ce circuit permet dienvoyer un signal une sortie choisie Codeur élémentaire 4 vers 2 E 5, E Codeur 4 vers 2[—S. 2N=4 entrées et N = 2 sorties. On retrouve en sortie, en binaire, le numéro de l'entrée active entre 0 et 3.Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Codeurs Prioritaires La priorité ne sert que quand plusieurs entrées sont 4 1 en méme temps. Le circuit donne alors adresse de l'entrée dont le rang est le plus élevé. Il y a donc priorité aux entrées de rang le plus élevé. Codeur Prioritaire 4 vers 2 5, El | sy Ee Codeur 4 vers 2| 5, Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Codeurs = Dy+Dp+D1+Do rita X= D3+D2 y=D3+DiD, *+ Dy is more prior than Do. + Xs in inputs are NOT dont care * Vis 11 indicate “Valid” Example Encode the comparator out wy | cond. A>B] 10 D> . A=B/1 1 a 1 A>B| 0Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Décodeurs Le décodeur est un circuit logique qui établit la correspondance entre un code d'entrée binaire de N bits et 2% lignes de sortie. En effet, pour chacune des combinaisons possibles dentrée, une seule ligne de sortie est validée. Exemple: Décodeur 3 vers 8 [+ sy 5 Converisseur ‘bits lgnes Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Décodeurs nx 2" Decoder: D; = m; —_ t >. >) = D D > {> D DChapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Décodeurs Example Design a 4x16 decoder using only 3x8 decoders. Hint: take care of LSB and MSB. Doo, |— DytoDis Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Décodeurs IDécodage 4 plusieurs niveaux Afin de réaliser des circuits décodeurs de grande capacité, il est possible dassocier des décodeurs de base sur plusieurs niveaux. Sy xb >, code de sy ihe Sie Leoxy . ; ; => } vei “97 |- le dispositif posséde deux niveaux de décodeurs | 7 accepte x + n entrées * a + délivre X. N sorties (X= 2* , N=2") XN voteChapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Transcedeurs Un transcodeur est un circuit logique permettant de passer d'une information écrite dans un code C1 dun autre code C2, Linformation s‘exprimera par exemple a l'aide des variables A, B, C, D dans le code Cl , et alaide des variables X, Y, Z dans le code C2 Les deux importantes applications de transcadeurs sont: + La conversion de code * Llaffichage par ségment Chapitrelll Circuits Logiques Combinatoires Circuit de Transcodage Les Transcodeurs Application des transcodeurs [binaire pur - binaire réfléchi (code Gray) sur 3 bits] Equations des sorties ee Soo ne Sm on aes o Popepeye 0 popepiya ooo (Ae i o 0 t}o 0 4 o 1 oo 1 4 » o nw XA PEE yeBape oo throng Z=BCHBC 1 ali oe Equations des sorties re +x 80 I Dp co—__]—7Chapitrelll Circuits Logiques Combinatoires Circuit d'aiguillage Le multiplexeur Role: Aiguiller (ou sélectionner) une entrée parmi 2 vers une sortie a laide de N bits ide commande. Pano as musplexoge steten (N=2) 000 eo a—Oe ~O- s 03 Mieco La sélection de la donnée qui doit étre aiguillée & la sortie est commandée par entrée SELECT Chapitrelll Circuits Logiques Combinatoires Circuit d'aiguillage Le multiplexeur Exemple 1: Conversion paralléle - série Multiplexeur 4 a1 »— Se ee Lee «| ° |» »— . > | ce a ep fe Logigramie pores logigues ve S= $1500 + S1S0L1 + SiSolz + SiS0Is 2 ys a + of o 0 @ 0 0 0 we 1} 0 1 ° G o 0 24 0 ° ° G o 3] 1 1 0 ° o G Chapitrelll Circuits Logiques Combinatoires Circuit d'aiguillage Le Démultiplexeur Exemple 2: Décodeur/Démultiplexeur (circuit de référence XX 139) Entrées Validation Sélection Sorties B yo vl ¥2 a coco-|a HH com honvoxfa Hoven oes Mode décodage: Ientrée G , active 40 est utilisée pour valider ou non les sorties qui sont également actives d la valeur logique O. _ Mode Démultiplexage: A et B sont les entrées dadresse et G joue le réle d'entrée dinformationChapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Le Comparateur Un comparateur est un circuit logique capable de détecter 'égalité de deux nombres binaires et d'indiquer le nombre le plus grand ou le plus petit + Table de verité © Logigramme a portes logiques [TOPs pps) —- A | B | (A>) | (A=B) | (AcB) o}o> o> 1) 0 —— et 0 1 0 0 1 i;oj 4. 0 0 -——_>>—>— 1 1 0 1 0 _+>—>—_—_-» Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Le Comparateur Exemple1 (2 nombres égaux): Deux nombres A et B (avec A= An-1......Ai.......AO et B= Bn-1.. tous les bits de méme rang, Ai et Bi , sont égaux. .nBO) sont €gaux si ee a0 S= HOB A OBA, OBA Tl et Bo} Ay Tks - 2 Soit encore ai} - (4 2B)+ FOB) OB ; el : seS 404 Asy ro mo) ot comparaison simple de 2 nombres A et BChapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Additionneur a) Le demi additionneur (DA) Le demi additionneur additionne deux nombres binaires codés sur un bit chacun. Le bit de poids faible est appelé bit de somme S tandis que le bit de poids fort est appelé bit de retenue Ro. © Table de vérité © Logigramme a portes logiques A BIS. Ro A@ D> 5 o 1/1 0 set+4 1 ito 4 _—»—* S= A@B , Ro= A.B Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Additionneur b) Additionneur complet (AC) * Logigramme a portes logiques + Tablede verte oo tlio tJ > 5=A@(8eR) R= AR+ABYBR,Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Additionneur b) Additionneur complet (AC) Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Additionneur b) Additionneur complet (AC) Le principe précédent peut étre généralisé pour décrire addition de deux nombres binaires A et B de taille supérieure & un bit, TI faut pour cela répercuter a I’étape i+1 léventuelle retenue provenant de laddition de Ai et Bi. Une nouvelle variable Ci représentant le retenue entrante est alors introduite, La retenue initiale Co est bien évidemment égale & 0 puisquil n'y a pas de rang| précédent au rang O.Chapitrelll Circuits Logiques Combinatoires Circuits Arithmétiques (Additionneur) Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Le soustracteur a) Demi soustracteur (DS) Le demi soustracteur réalise la soustraction dun nombre binaire B d'un bit dun autre nombre binaire B d'un bit. Il posséde deux entrées que sont les nombres A et B, et deux sorties Di et Ro qui sont respectivement le bit de différence et la retenue sortante © Table de vérité * Logigramme a portes logiques so D> 8B O——_ _»_»>—*Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Le soustracteur b) Soustracteur complet (SC) Nous pouvons généraliser la structure précédente pour décrire la soustraction des| nombres binaires de taille supérieure a un bit. Pour cela, il faut introduire une nouvelle| variable Ri qui représente la retenue entrante. eRe] CER b=semony aT eTasan Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Le soustracteur La soustraction d'un nombre binaire B de l'autre nombre binaire A se raméne a 'addition de A et du complément 4 2 de B. A-B=A+(-B)=A+C,(B)=A+(B 41)Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Le soustracteur a) Le demi soustracteur (DS) b) Soustracteur complet (SC) Lf tt iy tf | Chapitrelll Circuits Logiques Combinatoires Circuit Arithmétique Additionneur-soustracteur binaire Tableau de fonctionnement M_Op 0 AB 1_ ASB yi= MB, + MB! = Me, 1 | C= Mt e © @ « «