MODUL 3 RANGKAIAN LOGIKA

ABDUL AZIS (2210631160023)

Asisten: Regita Aulia Safitri,Tyo Bima Pratama
Tanggal Percobaan: 04/10/2023
TLE61617- PRAKTIKUM SISTEM DIGITAL
Laboratorium Dasar Teknik Elektro – Fakultas Teknik Unsika

Abstrak pada praktikum ini pembahasanya hanya tentang

gerbang logika universal (NAND dan NOR).
Pada praktikum modul tiga terkait rangkain logika
dilakukan lima kali percobaan. Praktik ini berfokus pada
Dalam percobaan ini, kita akan menjelajahi
konsep penyusunan rangkaian logika dengan menggunakan
penggunaan gerbang logika universal ini untuk
gerbang logika universal. Gerbang universal itu ada dua yaitu
merancang rangkaian logika yang lebih kompleks.
gerbang logika NAND dan NOR. Dimana setiap percobaan
Kita akan belajar bagaimana menggabungkan
satu sampai lima akan menyusun rangkaian logika yang ada
operasi logis yang berbeda untuk mencapai hasil
pada modul dan sesuai ketentuan yang diberikan oleh asisten
yang diinginkan, dan bagaimana merangkai
praktikum, kemudian setelah itu dilakukan simulasi
gerbang-gerbang tersebut untuk membentuk
wavefrom atau diagram waktu, serta melakukan pengujian
rangkaian yang efektif dalam pemrosesan
melalui ALTERA DE1 yang hasil nya akan ditulis pada
informasi digital dan pada percobaan ini akan
tabel kebenran bagian output (F). Maka, nanti disetiap
melakukan pengujian dengan ALTERA DE1.
percobaan akan menghasilkan sebuah persamaan logika
untuk membuktikan pengujian hasil ALTERA DE1 serta
Melalui pemahaman mendalam tentang konsep ini,
kita nanti akan mengetahui operasi gerbang apa yang terdapat
praktikan akan memperoleh landasan yang kuat
pada setiap percobaan dengan menggunakan tabel kebenran
dalam merancang dan mengimplementasikan
tersebut. Pada praktikum modul ini diharapkan praktikan
rangkaian logika dalam berbagai aplikasi, dari
mampu memahami dan mengenal serta membuat rangakaian
perangkat komputasi hingga kendali otomatis,
logika dengan menggunakan gerbang logika unviversal dan
membantu mereka memahami lebih baik dunia
juga diharapkan praktikaan mampu mensimulasikan dalam
yang semakin terkoneksi dan digital ini [4].
diagram waktu serta melakukan pengujian dengan
menggunakan ALTERA DE1.
2. STUDI PUSTAKA
Kata kunci: Gerbang Logika, Gerbang Universal,
Pada bagian ini berisi penjelasan umum terkait
Tabel Kebenaran, NAND, NOR
gerbang logika, gerbang universal serta penjelasan
terkait gerbang logika dan jenisnya, aljabar boolean
1. PENDAHULUAN
dan tabel kebenaran dan sebagainya.
Gerbang logika adalah komponen elektronika
2.1 ALJABAR BOOLEAN
digital yang mengoperasikan rangkaian
Aljabar Boolean, yang juga dikenal sebagai Boolean
menggunakan prinsip aljabar Boolean. Dalam ilmu
Algebra dalam bahasa Inggris, merupakan cabang
elektronik, masukan dan keluaran biasanya diukur
matematika yang digunakan untuk menganalisis
dalam voltase atau arus. Voltase ini seringkali
dan menyederhanakan Gerbang Logika dalam
terhubung dengan sakelar [1].
Rangkaian Elektronik Digital. Boolean pada
dasarnya adalah jenis data yang hanya memiliki
Percobaan ini bertujuan untuk memperkenalkan
dua nilai, yaitu "Benar" dan "Salah," atau "Tinggi"
praktikan pada konsep dasar rangkaian logika dan
dan "Rendah," yang biasanya direpresentasikan
bagaimana menyusun rangkaian tersebut
oleh angka "1" dan "0" dalam Gerbang Logika dan
menggunakan persamaan logika. Salah satu
bahasa pemrograman komputer. Aljabar Boolean
elemen utama dalam percobaan ini adalah
pertama kali diperkenalkan oleh seorang
penggunaan gerbang universal. Gerbang universal
matematikawan asal Inggris pada tahun 1854.
adalah jenis gerbang logika yang memiliki
Nama "Boolean" sendiri berasal dari nama penemu,
kemampuan untuk membentuk fungsi gerbang
George Boole [3].
logika lainnya dengan menyusun beberapa
gerbang yang sama. Gerbang logika yang termasuk
dalam kategori gerbang universal adalah gerbang
logika NAND dan gerbang logika NOR [2], Jdi

1
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
2.2 GERBANG LOGIKA
Gerbang logika adalah komponen elektronika
digital yang mengoperasikan rangkaian
menggunakan prinsip aljabar Boolean. Dalam ilmu
elektronik, masukan dan keluaran biasanya diukur
dalam voltase atau arus. Voltase ini seringkali
terhubung dengan sakelar [1].
Dengan kata lain, gerbang logika dapat dianggap
sebagai berbagai jenis sakelar yang menerapkan
aljabar Boolean dalam sistem elektronik. Sakelar ini
memungkinkan perangkat elektronik tertentu
berfungsi dengan benar. Ini disebabkan oleh
operasi logika pada satu atau lebih masukan logis
yang menghasilkan keluaran logis tunggal [1].
Setiap operasi gerbang logika direpresentasikan
dalam tabel kebenaran. Dalam tabel kebenaran ini,
angka "1" menunjukkan kondisi benar (true),
sedangkan angka "0" menunjukkan kondisi salah
(false) [1].
Fungsi utama gerbang logika adalah membentuk
jalur digital sehingga semua komponen dapat
terhubung dengan baik, memastikan perangkat
elektronik beroperasi dengan lancar. Selain itu,
gerbang logika dapat berfungsi sebagai sistem
untuk mengontrol atau menerjemahkan perangkat
tertentu
Terdapat Beberapa jenis gerbang logika yaitu
meliputi gerbang AND, gerbang OR, gerbang
NOT, gerbang XOR, gerbang NAND, dan gerbang
NOR. Setiap jenis gerbang logika memiliki fungsi
logisnya sendiri dan digunakan dalam berbagai
kombinasi untuk merancang dan mengendalikan
perilaku rangkaian digital [1].
2.3 GERBANG UNIVERSAL
Gerbang Universal adalah jenis gerbang logika
yang memungkinkan pembentukan fungsi
gerbang logika dengan menggabungkan beberapa
gerbang logika yang identik. Ini merupakan salah
satu dari gerbang dasar yang digabungkan
sedemikian rupa sehingga menghasilkan keluaran
yang serupa dengan gerbang dasar lainnya. Dua
contoh gerbang universal yang umum digunakan
adalah NAND Gate dan NOR Gate yang akan
dijealsakn lebih jauh pada sub bab yang lain[2].
2.4 TABEL KEBENARAN
Tabel kebenaran adalah sebuah tabel yang
digunakan untuk menampilkan nilai kebenaran
dari sebuah pernyataan. Tabel kebenaran dapat
dijelaskan sebagai tabel yang berisikan kombinasi-
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
kombinasi variabel masukan (input) yang
menghasilkan keluaran (output) yang logis [2].
2.5 LOGIC 1 DAN LOGIC 0
Dalam ilmu Elektronika Digital, terdapat istilah
Logic 1 dan Logic 0 yang merujuk pada dua kondisi
yang mewakili data digital. Angka-angka ini
ADALAH representasi dalam sistem bilangan
Biner (Binary), yang hanya memiliki dua nilai,
yaitu 1 dan 0. Bilangan Biner ini DAPAT dikonversi
ke dalam sistem bilangan lain seperti Desimal,
Oktal, dan Heksadesimal. Sebagai contoh, 1010
(dalam Biner) dapat diinterpretasikan sebagai 10
dalam Desimal atau A dalam Heksadesimal [4].
Secara singkat, Logic 1 mewakili nilai Vcc
(Tegangan sumber positif) atau kondisi High (H),
+Vcc, dan True, sedangkan Logic 0 mewakili 0 Volt
(ground) atau kondisi Low (L), 0 Volt (Gnd), atau
False. Ini adalah dasar dari representasi digital
dalam sistem elektronika [4].
2.6 GERBANG LOGIKA AND
Jenis pertama yaitu gerbang logika AND. Gerbang
AND memerlukan minimal dua input atau lebih
untuk menghasilkan satu output. Jika semua input
adalah bilangan biner 0, maka outputnya akan
bernilai 0. Sebaliknya, jika setidaknya satu dari
input tersebut merupakan bilangan biner 1, maka
outputnya akan menjadi 1 [5].
Gambar 3-6 simbol gerbang AND dan tabel kebenranya
2.7 GERBANG LOGIKA OR
Jenis kedua yaitu gerbang logika OR. Seperti
gerbang sebelumnya, gerbang OR juga
membutuhkan minimal dua input untuk
menghasilkan satu output. Gerbang OR akan
menghasilkan output bernilai 1 jika setidaknya satu
dari inputnya yaitu bilangan biner 1. Sebaliknya,
jika semua input adalah bilangan biner 0, maka
outputnya akan menjadi 0 [5].
2

Gambar 3-7 simbol gerbang OR dan tabel kebenranya
2.8 GERBANG LOGIKA NOT
Jenis selanjutnya yaitu gerbang logika NOT.
Gerbang NOT berfungsi sebagai pembalik
keadaan. Ketika input bernilai 1, maka outputnya
akan menjadi 0, dan sebaliknya, jika input adalah 0,
maka outputnya akan menjadi 1 [5].
Gambar 3-8 simbol gerbang NOT dan tabel kebenranya
2.9 GERBANG LOGIKA NAND
Gerbang logika NAND merupakan hasil dari
penggabungan dua gerbang logika, yaitu gerbang
logika AND dan gerbang logika NOT. Dalam
representasi ini, dapat diinterpretasikan sebagai
operasi NOT AND atau singkatnya NAND.
Gerbang logika NAND sering ditemukan dalam
komponen elektronik seperti IC 7400 [1].
Gambar 2-9a Tabel kebenaran NAND 2 input
Tabel kebenaran untuk gerbang logika NAND
diatas menjelaskan bahwa ketika kedua masukan
adalah "1", maka keluaran adalah "0". Sebaliknya,
jika kedua masukan adalah "0", maka keluaran
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
adalah "1". Dari tabel kebenaran ini, dapat
disimpulkan bahwa ouput gerbang logika NAND
adalah kebalikan dari keluaran gerbang logika
AND. Karena itu, gerbang logika NAND sering
dijelaskan sebagai hasil keluaran dari gerbang
logika AND yang telah dimodifikasi atau dinegasi
[1].
Gambar 2-9b Simbol gerbang logika NAND
Pada simbol di atas, gerbang logika NAND
memiliki dua masukan dan hanya satu output.
Gerbang logika NAND akan menghasilkan
keluaran logika tinggi (biasanya disimbolkan
sebagai "1") jika salah satu atau kedua masukan
memiliki karakteristik logika rendah (biasanya
disimbolkan sebagai "0"). Ini adalah karakteristik
operasi dasar dari gerbang logika NAND di mana
output akan aktif hanya jika semua masukan logika
rendah atau salah satu dari mereka adalah logika
rendah [1].
2.10 GERBANG LOGIKA NOR
Gerbang logika NOR merupakan hasil dari
penggabungan gerbang logika OR dan gerbang
logika NOT. Anda dapat menemukan gerbang
logika NOR dalam komponen listrik yang disebut
IC 7436 [1].
Gambar 2-10a tabel kebenaran NOR
Berdasarkan tabel kebenaran diatas, gerbang logika
NOR memiliki dua masukan dan satu keluaran.
Jika kedua masukan adalah "0", maka keluarannya
adalah "1". Namun, jika kedua masukan adalah "1",
maka keluarannya adalah "0". Ini adalah
3
karakteristik operasi dasar dari gerbang logika atau jika input A=0 dan input B=1. Sebaliknya, jika
NOR, di mana keluaran hanya akan aktif (bernilai kedua inputnya sama, outputnya akan menjadi 1,
"1") jika semua masukan adalah "0" [1]. seperti jika input A=1 dan input B=1 atau jika input
A=0 dan input B=0.

Dari tabel kebenaran tersebut, dapat ddisimpulkan

bahwa gerbang logika NOR mempunyai dua input
dan satu output. Ketika kedua masukan berupa
angka "0", maka keluarannya adalah "1". Namun,
ketika kedua masukan adalah angka "1", maka
keluarannya adalah "0” [1] .
Gambar 3-12 simbol gerbang XNOR dan tabel kebenranya

3. METODOLOGI
Dalam praktikum ini, kami akan menggunakan
tiga peralatan utama, yaitu laptop, Altera DE1, dan
aplikasi Quartus II. Laptop akan digunakan untuk
menjalankan aplikasi Quartus II, perangkat lunak
Gambar 2-10b Simbol gerbang logika NOR
yang sangat penting dalam perancangan,
implementasi, dan pemrograman FPGA. Selain itu,
Dalam simbol yang ditunjukkan di atas, gerbang
kami akan mengandalkan Altera DE1, sebuah
logika NOR mempunyai dua masukan dan
board pengembangan FPGA. Dengan bantuan
menghasilkan satu keluaran. Gerbang logika NOR
peralatan ini, kami berharap dapat merancang,
akan menghasilkan output logika tinggi (biasanya
mengimplementasikan, dan memprogram FPGA
disimbolkan sebagai "1") hanya jika kedua
sesuai dengan kebutuhan praktikum kami.
masukan memiliki karakteristik logika rendah
(biasanya disimbolkan sebagai "0"). Dengan kata
3.1 PERCOBAAN 1
lain, jika setidaknya satu input memiliki logika
tinggi, maka output akan menjadi logika rendah
[1].

2.11 GERBANG LOGIKA XOR

Jenis berikutnya yaitu gerbang logika XOR.

Gerbang XOR memerlukan dua input untuk Gambar 3-1a gambar rangkaian percobaan 1
menghasilkan satu output. Output dari gerbang
XOR akan menjadi 1 jika inputnya berbeda,
misalnya jika input A=1 dan input B=0 atau jika Buat proyek Susun rangkain
Lakukan simulasi
percobaan seperti gambar
input A=0 dan input B=1. Sebaliknya, jika kedua pertama diatas
pada rangkaian
input sama, outputnya akan menjadi 0, seperti jika
input A=1 dan input B=1 atau jika input A=0 dan
input B=0 [5]. Input B= clock Lengkapi
Input A = clock
periode 100ns diagram waktu
periode 50ns dan
dan duty cycle 50 sesuai hasil
duty cycle 50%
% simulasi

Tentukan pin A= SW[0], B=

Lakukan
planer input dan SW[1], dan
kompilasi
output rangkaian F=LED RED [0]

Gambar 3-11 simbol gerbang XOR dan tabel kebenranya Unggah hasil
Lakukan Tuliskan
kompilasi ke
pengujian dan persamaan
perangkat Altera
2.12 GERBANG LOGIKA XNOR DE1
tuliskan hasilnya logika output F

Jenis yang terakhir yaitu gerbang logika XNOR. Gambar 3-5b Diagram langkah-langkah percobaan 5
Gerbang XNOR memerlukan dua input untuk
menghasilkan satu output. Output dari gerbang
XNOR akan menjadi 0 jika kedua inputnya
berbeda, misalnya jika input A=1 dan input B=0

4
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
3.2 PERCOBAAN 2 3.4 PERCOBAAN 4

Gambar 3-2a gambar rangkaian percobaan 2

Gambar 3-4a gambar rangkaian percobaan 4

Buat proyek Susun rangkain

Lakukan simulasi
percobaan seperti gambar
pada rangkaian Buat proyek Susun rangkain
pertama diatas Lakukan simulasi
percobaan seperti gambar
pada rangkaian
pertama diatas

Input B= clock Lengkapi

Input A = clock
periode 100ns diagram waktu
periode 50ns dan Input B= clock Lengkapi
dan duty cycle 50 sesuai hasil Input A = clock
duty cycle 50% periode 100ns diagram waktu
% simulasi periode 50ns dan
dan duty cycle 50 sesuai hasil
duty cycle 50%
% simulasi

Tentukan pin A= SW[0], B=

Lakukan
planer input dan SW[1], dan
kompilasi Tentukan pin A= SW[0], B=
output rangkaian F=LED RED [0] Lakukan
planer input dan SW[1], dan
kompilasi
output rangkaian F=LED RED [0]

Unggah hasil
Lakukan Tuliskan
kompilasi ke
pengujian dan persamaan Unggah hasil
perangkat Altera Lakukan Tuliskan
tuliskan hasilnya logika output F kompilasi ke
DE1 pengujian dan persamaan
perangkat Altera
tuliskan hasilnya logika output F
DE1
Gambar 3-1b Diagram langkah-langkah percobaan 1
Gambar 3-4b Diagram langkah-langkah percobaan 4
3.3 PERCOBAAN 3
3.5 PERCOBAAN 5

Gambar 3-3a gambar rangkaian percobaan 3

Gambar 3-5a gambar rangkaian percobaan 5

Buat proyek Susun rangkain

Lakukan simulasi
percobaan seperti gambar
pada rangkaian
pertama diatas
Buat proyek Susun rangkain
Lakukan simulasi
percobaan seperti gambar
pada rangkaian
pertama diatas
Lengkapi
Input A = clock Input B= clock
diagram waktu
periode 10ns dan periode 50ns dan
sesuai hasil
duty cycle 50% duty cycle 50 % Input B= clock Lengkapi
simulasi Input A = clock
periode 100ns diagram waktu
periode 50ns dan
dan duty cycle 50 sesuai hasil
duty cycle 50%
% simulasi
Tentukan pin A= SW[0], B=
Lakukan
planer input dan SW[1], dan
kompilasi
output rangkaian F=LED RED [0]
Tentukan pin A= SW[0], B=
Lakukan
planer input dan SW[1], dan
kompilasi
output rangkaian F=LED RED [0]
Unggah hasil
Lakukan Tuliskan
kompilasi ke
pengujian dan persamaan
perangkat Altera
tuliskan hasilnya logika output F Unggah hasil
DE1 Lakukan Tuliskan
kompilasi ke
pengujian dan persamaan
perangkat Altera
tuliskan hasilnya logika output F
Gambar 3-3b Diagram langkah-langkah percobaan 3 DE1

Gambar 3-5b Diagram langkah-langkah percobaan 5

5
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
4. HASIL DAN ANALISIS
4.1 PERCOBAAN 1
Hasil dari percobaan pertama yaitu bisa dilihat
dibawah ini :
Gambar 4-1a rangkain logika percobaan 1
Gambar 4-1b Tampilan waveform percobaan 1
Gambar 4-1c PIN planer perccobaan 1
Gambar 4-1d rangkaian percobaan 1 yang terpasang PIN
Tabel 4-1 Tabel kebenaran percobaan 1
A B
0 0
0 1
1 0
1 1 1
Analisis :
Pada gambar 4-1a yang ada diatas merupakan
sebuah rangkaian logika yang praktikan buat
sesuai dengan yang tertera pada modul dan di
gambar 4-1b yaitu pendefinisian pin masukan dan
keluaran melalui Pin Planner lau pada gambar 4-1c
itu rangkaian yang sudah terpasang PIN nya pada
kedua input maupun outputnya, jadi gambar
semua gambar tersebut salinhg berkolerasi satu
sama lainya. Pada gambar 4-1a yang ditampilkan,
rangkaian tersebut terdapat 2 input dengan 3 buah
simbol NAND dan terdapat juga satu ouput.
Sedangkan, pada gambar 4-2b yang ditampilkan
yaitu merupakan waveform yang dihasilkan dari
percobaan 1. Dapat dillihat bahwa ketika input A
LOW (0) dan input B LOW ouput tersebut
menampilkan LOW (1). Namun, ketika input A dan
B salah satuanya bernilai HIGH (1) dan satunya lagi
bernilai LOW (0) maka waveform tersebut
menunjukan atau bernilai HIGH (1), dan juga
ketika kedua input A dan B bernilai HIGH (1) maka
ouputnya juga bernilai HIGH. Selanjutnya
dibuatlah tabel kebenaran dari hasil pengujian
menggunakan ALTERA DE1. Waveffrom tersebut
menunjukan fungsi dari gerbang logika OR.
Tabel kebenaran 4-1. Dapat dilihat bahwa A, B, dan
F, yang mewakili input dan output dari suatu
fungsi logika diamana ouput dihasilkan dari
pengujian menggunakan ALTERA DE 1. Pada baris
pertama, ketika kedua input A dan B memiliki nilai
0, output F juga bernilai 0, menunjukkan bahwa
ketika kedua input tidak aktif, hasilnya adalah
tidak aktif (0). Kemudian, pada baris kedua dan
ketiga, ketika salah satu dari input A atau B aktif
(nilai 1), output F menjadi aktif (nilai 1). Ini
mencerminkan sifat operasi logika OR, di mana
hasilnya adalah 1 jika setidaknya satu dari kedua
inputnya aktif. Terakhir, pada baris keempat,
ketika kedua input A dan B aktif (nilai 1), hasil
keluaran F tetap aktif (nilai 1), mengkonfirmasi
bahwa operasi OR menghasilkan 1 ketika minimal
satu inputnya adalah 1. Dengan demikian, tabel
kebenaran ini secara jelas menggambarkan operasi
F logika OR.
0
Jadi, output dari tabel kebenaran yang dihasilkan
dari pengujian ALTERA DE1 dan hasil dari
1
anallisis pada gambar waveform menghasilkan
ouput yang sama. Jadi terbukti benar sesuai
1
6
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
dengan studi pustaka pada sub bab gerbang logika
OR.
Dbawah ini adalah persamaan logika keluaran F
yang digunakan untuk membuktikan hasil
pengujian ALTERA DE1 pada tabel kebenaran 4-1.
Gambar 4-1e persamaan logika F percobaan 1
4.2 PERCOBAAN 2
Hasil dari percobaan pertama yaitu bisa dilihat
dibawah ini :
Gambar 4-2a rangkain logika percobaan 2
Gambar 4-2b tampilan waveform percobaan 2
Gambar 4-2c PIN planer perccobaan 2
Gambar 4-2d rangkaian percobaan 2 yang terpasang PIN
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Tabel 4-2 Tabel kebenaran percobaan 2
A B F
0 0 0
0 1 1
1 0 1
1 1 0
Analisis :
Pada gambar 4-2a yang ada diatas merupakan
sebuah rangkaian logika yang praktikan buat
sesuai dengan yang tertera pada modul dan di
gambar 4-2c yaitu pendefinisian pin masukan dan
keluaran melalui Pin Planner lau pada gambar 4-2d
itu rangkaian yang sudah terpasang PIN nya pada
kedua input maupun outputnya, jadi gambar
semua gambar tersebut salinhg berkolerasi satu
sama lainya. Pada gambar 4-2a yang ditampilkan,
rangkaian tersebut terdapat 3 input dengan 4
simbol NAND dan terdapat juga satu ouput .
Pada gambar 4-2b diperlihatkan tampilan
waveform dari percobaan kedua. Bisa dilihat
waveform nya dimana ketika output (F) bernilai
HIGH (1) yaitu ketika kedua inputnya memiliki
nilai berbeda, contohnya seperti input A bernilai
HIGH (1) dan input B bernilai LOW (0), dan
sebaliknya. Dan output (F) bernilai LOW (0) yaitu
ketika kedua inputnya bernilai sama, contohnya
misalkan input A bernilai LOW (0) dan input (B)
bernilai LOW (0) juga. Selanjutnya dibuat tabel
kebenaran untuk pengujian menggunakan
ALTERA DE1. Wavefrom tersebut menunjukan
fungsi XOR.
Tabel kebenaran 4-2 diatas menggambarkan hasil
fungsi logika dengan dua masukan (A, B) dan satu
ouput (F) yang dihasilkan dengan pengujian
menggunakan ALTERA DE1. Berdasarkan tabel
kebenaran ini, kita dapat menentukan bahwa F
adalah hasil dari gerbang logika XOR (Xclusive
OR) atau gerbang logika XOR. Alesanya, karena
keluaran F adalah benar (1) hanya ketika satu dan
hanya satu dari kedua masukan A atau B adalah
benar (1), tetapi tidak keduanya. Dengan kata lain,
F adalah benar (1) ketika terdapat ketidaksetaraan
antara A dan B, dan F salah (0) ketika keduanya
sama. Oleh karena itu, kita dapat menyimpulkan
bahwa fungsi F dalam tabel kebenaran ini
merupakan fungsi gerbang XOR atau Xclusive OR.
7
Jadi, output dari tabel kebenaran yang dihasilkan
dari pengujian ALTERA DE1 dan hasil dari
anallisis pada gambar waveform menghasilkan
ouput yang sama. Jadi terbukti benar dan tabel
kebenaran ini sesuai dengan yang ada pada studi
pustaka pada bagian sub bab gerbang logika XOR.
Dbawah ini adalah persamaan logika keluaran F
yang digunakan untuk membuktikan hasil
pengujian ALTERA DE1 pada tabel kebenaran 4-2.
Gambar 4-2e persamaan logika F percobaan 2
4.3 PERCOBAAN 3
Hasil dari percobaan pertama yaitu bisa dilihat
dibawah ini :
Gambar 4-3a rangkain logika percobaan 3
Gambar 4-3b Tampilan waveform percobaan 3
Gambar 4-3c PIN planer perccobaan 2
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Gambar 4-2d rangkaian percobaan 2 yang terpasang PIN
Tabel 4-3 Tabel kebenaran percobaan 3
A B F
0 0 0
0 1 0
1 0 0
1 1 1
Analisis :
Pada gambar 4-3a yang ada diatas merupakan
sebuah rangkaian logika yang praktikan buat
sesuai dengan yang tertera pada modul dan di
gambar 4-3c yaitu pendefinisian pin masukan dan
keluaran melalui Pin Planner lau pada gambar 4-3d
itu rangkaian yang sudah terpasang PIN nya pada
kedua input maupun outputnya, jadi gambar
semua gambar tersebut salinhg berkolerasi satu
sama lainya. Pada gambar 4-3a yang ditampilkan,
rangkaian tersebut terdapat 2 input dengan 3
simbol NOR, terdapat juga satu ouput .
Gambar 4-3b merupakan gambar wavefrom yang
dihasilkan percobaan 3. Dimana Waveform yang
diberikan mencerminkan operasi logika AND.
Alsanya, karena Ketika kedua input A dan B adalah
HIGH (1), output F juga menjadi HIGH (1),
sementara dalam semua kondisi lainnya, output
tetap pada nilai LOW (0). Ini menggambarkan
prinsip dasar dari gerbang logika AND, di mana
output hanya aktif (HIGH) ketika kedua inputnya
aktif (HIGH).
Sedangkan, pada tabel kebenaran 4-3 yang ada
diatas yang dihasilkan dari pengujian ALTERA
DE1. Bisa dilihat bahwa output F akan bernilai 1
(ON) hanya jika kedua input A dan B juga bernilai
1 (ON). Dalam semua kondisi lainnya, output F
akan tetap bernilai 0 (OFF). Ini menggambarkan
prinsip dasar dari gerbang logika AND, yang
menghasilkan keluaran yang aktif (ON) hanya
ketika semua inputnya aktif atau bernilai 1 (ON).
Jadi, kita dapat menyimpulkan bahwa fungsi F
8
dalam tabel kebenaran ini merupakan fungsi
gerbang AND.
Maka bisa dilihat output dari tabel kebenaran yang
dihasilkan dari pengujian ALTERA DE1 dan hasil
dari anallisis pada gambar waveform
menghasilkan ouput yang sama. Jadi, terbukti
benar dan tabel kebenaran ini sesuai dengan yang
ada pada studi pustaka pada bagian sub bab
gerbang logika AND. waveform menghasilkan
ouput yang sama. Jadi terbukti benar.
Dbawah ini adalah persamaan logika keluaran F
yang digunakan untuk membuktikan hasil
pengujian ALTERA DE1 pada tabel kebenaran 4-3.
Gambar 4-3e persamaan logika F percobaan 3
4.4 PERCOBAAN 4
Hasil dari percobaan pertama yaitu bisa dilihat
dibawah ini :
Gambar 4-4a rangkain logika percobaan 4
Gambar 4-4b Tampilan waveform percobaan 4
Gambar 4-4c PIN planer perccobaan 4
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Gambar 4-3d rangkaian percobaan 3 yang terpasang PIN
Tabel 4-4 Tabel kebenaran percobaan 4
A B F
0 0 1
0 1 0
1 0 0
1 1 1
Analisis :
Pada gambar 4-4a yang ada diatas merupakan
sebuah rangkaian logika yang praktikan buat
sesuai dengan yang tertera pada modul dan di
gambar 4-4c yaitu pendefinisian pin masukan dan
keluaran melalui Pin Planner lau pada gambar 4-4d
itu rangkaian yang sudah terpasang PIN nya pada
kedua input maupun outputnya, jadi gambar
semua gambar tersebut salinhg berkolerasi satu
sama lainya. Pada gambar 4-4a yang ditampilkan,
rangkaian tersebut terdapat 2 input dengan 4
simbol NOR, terdapat juga satu ouput.
Pada gambar wavefrom 4-4b bisa kita lihat bahwa
Ketika kedua input A dan B berada pada tingkat
"LOW" (0), output F ditampilkan sebagai tingkat
"HIGH" (1), Sebaliknya, ketika kedua input A dan
B memiliki tingkat yang berbeda (salah satu LOW
dan satu HIGH),Dengan demikian, waveform
secara jelas mengidentifikasi operasi logika XNOR
yang tercermin dalam tabel kebenaran ini, dengan
tingkat "high" (1) mewakili kesetaraan kedua
masukan, dan tingkat "low" (0) mewakili
ketidaksetaraan mereka.
Tabel kebenaran 4-4 adalah tabel kebenaran untuk
fungsi logika XNOR (eXclusive NOR). Alasanya,
karena Dalam operasi XNOR, bernilai adalah 1
(ON) jika kedua masukan memiliki nilai yang
sama, yaitu baik keduanya 0 (OFF) atau keduanya
1 (ON). Sebaliknya, jika kedua masukan memiliki
nilai yang berbeda (salah satu 0 (OFF) dan salah
satu 1 (ON)), hasilnya adalah 0 (OFF).
menunjukkan bahwa kedua masukan tidak setara.
Dengan demikian, tabel kebenaran ini
9
menggambarkan dengan benar operasi logika
XNOR.
Jadi, output dari tabel kebenaran yang dihasilkan
dari pengujian ALTERA DE1 dan hasil dari
anallisis pada gambar waveform menghasilkan
ouput yang sama. Jadi terbukti benar dan tabel
kebenaran ini sesuai dengan yang ada pada studi
pustaka pada bagian sub bab gerbang logika
XNOR.
Dbawah ini adalah persamaan logika keluaran F
yang digunakan untuk membuktikan hasil
pengujian ALTERA DE1 pada tabel kebenaran 4-4.
Gambar 4-4e persamaan logika F percobaan 4
4.5 PERCOBAAN 5
Hasil dari percobaan pertama yaitu bisa dilihat
dibawah ini :
Gambar 4-5a rangkain logika percobaan 5
Gambar 4-5b Tampilan waveform percobaan 5
Gambar 4-5c PIN planer perccobaan 5
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
Gambar 4-5d rangkaian percobaan 5 yang terpasang PIN
Tabel 4-5 Tabel kebenaran percobaan 5
A B F
0 0 1
0 1 0
1 0 0
1 1 1
Analisis :
Pada gambar 4-5a yang ada diatas merupakan
sebuah rangkaian logika yang praktikan buat
sesuai dengan yang tertera pada modul dan di
gambar 4-5c yaitu pendefinisian pin masukan dan
keluaran melalui Pin Planner lau pada gambar 4-5d
itu rangkaian yang sudah terpasang PIN nya pada
kedua input maupun outputnya, jadi gambar
semua gambar tersebut salinhg berkolerasi satu
sama lainya. Pada gambar 4-5a yang ditampilkan,
rangkaian tersebut terdapat 2 input dengan 2
komponen NOT, 2 komponen OR2, 1 komponen
dan satu output.
Gambar 4-5b mencerminkan wavefrom dengan
operasi XNOR. Pada analisis waveform, output F
menjadi tingkat "high" (1) ketika kedua input A dan
B memiliki tingkat yang sama, baik keduanya "low"
(0) atau keduanya "high" (1), sementara output F
menjadi "low" (0) ketika kedua input berbeda
tingkat, menunjukkan ketidaksetaraan kedua
masukan dalam operasi XNOR.
Tabel kebenaran 4-5 merupakan Operasi XNOR.
Alesanya karena ketika menghasilkan keluaran 1
(on) hanya ketika kedua masukan memiliki nilai
yang sama, baik keduanya 0 atau keduanya 1.
Dalam tabel ini, dapat diamati bahwa ketika kedua
masukan sama, baik keduanya 0 atau keduanya 1,
hasil XNOR adalah 1, yang mengindikasikan
bahwa masukan tersebut bersifat setara.
Sebaliknya, ketika kedua masukan berbeda (salah
satu 0 dan yang lainnya 1), hasilnya adalah 0,
menunjukkan bahwa masukan tersebut tidak
setara. Oleh karena itu, tabel kebenaran ini secara
10
konsisten memenuhi aturan operasi logika XNOR,
dan nilai-nilai yang tercantum di dalamnya adalah
hasil yang tepat dari fungsi XNOR yang sesuai
dengan masukan yang diberikan.
Jadi, output dari tabel kebenaran yang dihasilkan
dari pengujian ALTERA DE1 dan hasil dari
anallisis pada gambar waveform menghasilkan
ouput yang sama. Jadi terbukti benar dan tabel
kebenaran ini sesuai dengan yang ada pada studi
pustaka pada bagian sub bab gerbang logika
XNOR.
Dbawah ini adalah persamaan logika keluaran F
yang digunakan untuk membuktikan hasil
pengujian ALTERA DE1 pada tabel kebenaran 4-5.
Gambar 4-5e persamaan logika F percobaan 5
5. KESIMPULAN
Pada praktikum kali ini kita melakukan sebanyak
lima kalii percobaan. Pada percobaan satu sampai
lima praktikan akan menyusun dan merangkai
gerbang logika pada setiap percobaanya dengan
menggunakan gerbang NAND dan NOR, dimana
gerbang logika tersebut merupakan gerbang
universal. Setelah menyusun atau merangkai
rangkaian logika selanjut praktikan akan
mensimulasikan rangkaian tersebut kedalam
wavefrom atau diagram waktu dan juga
selanjutnya itu akan dilakukan pengujian dengan
menggunakan ALTERA DE1. Dimana nanti hasil
dari pengujian akan dimasukan kedalam tabel
kebenaran.
Berdasarkan hasil percobaan, kami berhasil
merancang dan mengimplementasikan rangkaian
gerbang logika universal dengan benar. Hasilnya
sesuai dengan yang diharapkan sesuai dengan
tabel kebenaran yang telah dipelajari sebelumnya.
Selain itu hasil ouput F dari pengujian
menggunakan ALTERA DE1 pada setiap
percobaanya yang dicantukan pada tabel kebenran
dapat menentukan sebuah operasi gerbang logika
yang berbeda beda. Dimana pada percobaan
pertama tabel kebenaran menjukan bahwasanya
tabel tersebut merupakan operasi OR, alasanya
karena Gerbang OR menghasilkan output 1 jika ada
setidaknya satu input yang bernilai 1; jika semua
input adalah 0, maka outputnya adalah 0. Hal
tersebut sesuai dengan tabel kebenaran percobaan
1. Pada percobaan kedua tabel kebneran
menunjukan operasi gerbang logika XOR, alasanya
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
karena Gerbang Logika XOR menghasilkan output
1 jika inputnya berbeda, dan output 0 jika inputnya
sama, hal tersebut sesuai dengan tabel kebenran
percobaan kedua. Pada percobaan ketiga tabel
kebenaranya menunjukan operasi gerbang logika
AND, alasanya karena Gerbang Logika AND akan
menghasilkan output 0 jika setidaknya satu
inputnya adalah bilangan biner 0, hal tersebut
sesuai dengan tabel kebenaran percobaan ketiga.
Pada percobaan keempat tabel kebenaran
menunjukan operasi gerbang logika XNOR.
Alsanya karena Gerbang Logika XNOR
menghasilkan output 0 jika inputnya berbeda, dan
output 1 jika inputnya sama. Hal tersebut sesuai
dengan tabel kebanaran pada percobaan 4. Dan
pada percobaan yang terakhir tabel kebenran
menunjukan bahwa tabel kebenaran merupakan
operasi dari gerbang logika XNOR, alsanya sama
seperti percobaan 4 yaitu Gerbang Logika XNOR
menghasilkan output 0 jika inputnya berbeda, dan
output 1 jika inputnya sama. Hal tersebut sesuai
dengan tabel kebenaran pada percobaan kelima.
Praktikum ini membantu memahami cara
merancang dan mengimplementasikan fungsi
logika menggunakan gerbang-gerbang tersebut. Ini
melibatkan menghubungkan gerbang-gerbang
dalam konfigurasi tertentu untuk mencapai hasil
yang diinginkan. Praktikum ini juga mengajarkan
tentang tabel kebenaran, yang digunakan untuk
menggambarkan bagaimana gerbang-gerbang
logika berperilaku dalam berbagai kondisi input.
DAFTAR PUSTAKA
[1] https://www.gramedia.com/literasi/gerbang-
logika/, Diakses pada tanggal 05 oktober
2023, Pukul 02.00
[2] Akmal, luthfan, Modul III Rangkaian Logika,
Laboratorium Dasar Teknik Elektro Fakultas
Teknik unsika, 2022.
[3] https://teknikelektronika.com/pengertian-
aljabar-boolean-hukum-aljabar-boolean/,
Diakses pada 05 oktober 2023, Jam 09.02.
[4] https://www.linksukses.com/2011/10/penge
rtian-logic-1-dan-logic-
0.html#:~:text=Singkatnya%2C%20logic%20
1%20adalah%20nilai%20Vcc%20%28Tegang
an%20sumber,adalah%20Low%20%28L%29
%2C%200%20Volt%20%28Gnd%29%2C%2
0atau%20False. , Diakses pada tanggal 05
oktober 2023, Jam 10.00.
[5] https://www.dicoding.com/blog/gerbang-
logika-dan-tabel-kebenaran/ , Diakses pada
tanggal 08 oktober 2023, 09.00.
11
[6] Latifa, Ulinnuha. Buku Petunjuk Praktikum
Sistem Digital. Laboratorium Dasar Teknik
Elektro, Universitas Singaperbangsa
Karawang, 2021.

12
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA