EFREI L1

Année 2012-2013
Sans document DE : Information Numérique
Calculatrice interdite
Toute réponse doit être justifiée, argumentée par un raisonnement et doit être rédigée en français correct: les simples
affirmations ne seront pas prises en considération.

1. Question sur les TP [4]

1.1 Réaliser la fonction NOT au moyen d’un multiplexeur 2 vers 1 avec un choix particulier des entrées
données D0, D1 et l’entrée de commande C0. [1]
1.2 Choisir le multiplexeur adéquat et synthétiser les fonctions AND et OR. [3]
0 0 1
ab @ a·b ab @ a+b
1 1 0
a @ a 00 0 0 00 0 0
1 0 01 1 0 a 3 2 1 0 01 1 1 a 3 2 1 0
0 0 1 a
mux 2×1 10 2 0
b mux 4×1 10 2 1
b mux 4×1
1 1 0
11 3 1 11 3 1
a a·b a+b
NOT - NON AND - ET OR - OU

2. Exercice 1 [4]
Soit le schéma ci-dessous.
A A B C x
x = A + B ⋅B ⋅ C = A ⋅B ⋅B ⋅ C = A ⋅B ⋅C
B 0 0 0 0
x 0 0 1 0
C
0 0 1 0 x = A ⋅B ⋅ C = A ⋅B ⋅C
2.1 Écrire l’expression logique de x [1] 0 1 1 0
1 0 0 0 A
2.2 Donner la table de vérité de x [1] B x
1 0 1 0
2.3 Réaliser cette fonction x uniquement 1 1 0 0 C
avec des portes NAND [2] 1 1 1 1

3. Exercice 2 [9]
Simplifier par la méthode algébrique les fonctions suivantes :

3.1 x = A B C + A B C + A B C + A B C + A B C [2]
(
x = BC + BC + ABC = BC + B C + A C ⇒ x = BC + BC + AB )
3.2 ( )( )
y = C + B B + C + A + B + C [2]
(
y = BC + BC + A BC = x = BC + C B + AB ⇒ y = x = BC + BC + A C )
Simplifier par la méthode Karnaugh les fonctions suivantes :

3.3 F1 (A, B, C, D) = Σ1 (0, 11, 12, 13) + Σ (3, 4, 5, 8) [2]

AB \ CD 00 01 11 10
00 0 1 3 2
01 4 5 7 6 F1 = C D + B C + B C D
11 12 13 15 14
10 8 9 11 10

3.4 F2 (A, B, C, D, E) = Σ1 (8, 11, 12, 15, 22, 25, 26, 31) [3]

[ ]
AB \ CDE 000 001 011 010 110 111 101 100
F2 = 15,31 + 11,15 + 8,12 + 22 + 25 + 26
00 0 1 3 2 6 7 5 4
01 8 9 11 10 14 15 13 12 F2 = B C D E + A B D E + A B D E + A B C D E + A B C D E + A B C D E
( )
11 24 25 27 26 30 31 29 28
F2 = B C D E + A B  D ⊕ E  + A B C D E + A B C D ⊕ E
10 16 17 19 18 22 23 21 20  

1
4. Exercice 3 [11]
On souhaite réaliser un circuit qui travaille sur des nombres binaires signés (représentation en complément à deux) de
quatre éléments binaires. Le circuit calcule B = − 2xA avec A = a3a2a1a0 et B = b3b2b1b0. Exemple : si A = 2|10 = 0010|2,
B = − 4|10 = 1100|2. Les nombres étant représenté sur quatre éléments binaires, certaines combinaisons d’entrées ne
sont pas autorisées.
4.1 Donner les valeurs possibles du mot d’entrée A [2]
Sur n bits signés en complément à 2 les nombres représentables ∈ [ −2 , +2 -1 ]
n-1 n-1

Ainsi sur 4 bits : B ∈ [ −2 = −8, +2 -1 = +7°]. Comme B = [ (-2) · A ] ⇒ A ∈ [ −3, +4 ]

4-1 4-1

4.2 Écrire la table de vérité du circuit en représentant par les valeurs interdites [3]
4.3 Écrire les expressions logiques des 4 éléments binaires de sortie en fonction des 4 éléments binaires
d’entrée [4]

On souhaite créer un bit de débordement qui indiquerait qu’une valeur interdite est présente sur les entrées.
4.4 Écrire la table de Karnaugh de cet élément binaire et donner son expression logique [2]

b3 b2
A = a3 a2 a1 a0 |2 et B = b3 b2 b1 b0 |2 a 3a 2 \ a 1a 0 00 01 11 10 a 3a 2 \ a 1a 0 00 01 11 10
Soit b4 le bit de débordement
00 0 1 3 2 00 0 1 3 2
@ A|10 a3 a2 a1 a0 B|10 b4 b3 b2 b1 b0 01 4 5 7 6 01 4 5 7 6
11 12 13 15 14 11 12 13 15 14
8 -8 1 0 0 0 X 1
10 8 9 11 10 10 8 9 11 10

9 -7 1 0 0 1 X 1

10 -6 1 0 1 0 X 1
b3 = a3 a2 + a3 a0 + a3 a1

11 -5 1 0 1 1 X 1



b2 = a1 a0 + a1 a0
12
13
-4
-3
1
1
1
1
0
0
0
1
X
+6
1
0

0

1

1

0
(
b 3 = a 3 a 2 + a1 + a 0 ) b 2 = a1 ⊕ a 0
14 -2 1 1 1 0 +4 0 0 1 0 0
15 -1 1 1 1 1 +2 0 0 0 1 0 b1 b4
0 0 0 0 0 0 0 0 0 0 0 0 a 3a 2 \ a 1a 0 00 01 11 10 a 3a 2 \ a 1a 0 00 01 11 10
1 +1 0 0 0 1 -2 0 1 1 1 0 00 0 1 3 2 00 0 1 3 2
2 +2 0 0 1 0 -4 0 1 1 0 0 01 4 5 7 6 01 4 5 7 6
3 +3 0 0 1 1 -6 0 1 0 1 0 11 12 13 15 14 11 12 13 15 14
4 +4 0 1 0 0 -8 0 1 0 0 0
10 8 9 11 10 10 8 9 11 10
5 +5 0 1 0 1 X 1

6 +6 0 1 1 0 X 1

7 +7 0 1 1 1 X 1 b1 = a 0 b 4 = a3 a 2 + a3 a1 a 0 + a3 a 2 a1 + a 3 a 2 a 0

( )

b0 = 0 (
b 4 = a 3 a 2 + a1 a 0 + a 3 a 2 a1 + a 0 )

2
5. Exercice 4 [7]
Soit la fonction définie par F(A,B,C,D) = ∑ (0,2,5,8,9,10,15)
5.1 Proposer un schéma réalisant la fonction S avec un multiplexeur à quatre entrées adresses [1]
5.2 Proposer un schéma réalisant la fonction S avec un multiplexeur à trois entrées adresses (A, B, C) [2]
5.3 Proposer un schéma réalisant la fonction S avec un multiplexeur à deux entrées adresses (A, B) [4]
Nous utilisons les équations logiques en mettant les variables connectées aux entrées d’adresses (@) en facteur :
F = A B CD + A B CD + A B CD + A B CD + A B CD + A B CD + A B CD

( ) ( ) ( ) ( ) ( )( ) ( ) ( ) ( )
F@ 3 = A B C D + A B C D + A B C D + A B C 0 + A B C D + D + A B C D + A B C 0 + A B C D
F@ 3 = (A B C ) D + (A B C ) D + (A B C ) D + (A B C ) 0 + (A B C )1 + (A B C ) D + (A B C ) 0 + (A B C ) D

F@ 2 = A B (C D + C D ) + A B (C D ) + A B (C D + C D + C D ) + (A B ) C D

F@ 2 = A B (D)+ A B (C D) + A B (C + C D)+ (A B ) C D = A B (D ) + A B ( C D ) + A B ( C + D ) + ( A B )C D

Nous pouvons aussi utiliser les tables de vérités

A B C D @4 @3 @2 F
C D @2 0 C D @2 1 C D @2 2 C D @2 3
0 0 0 0 0 0 0 1
0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 2 1 0 0 3 0
0 0 1 0 2 1 0 1 0 1 0 0 0 1 1 1 0 1 2 1 0 1 3 0
0 0 1 1 3 1 0 0 1 0 0 1 1 0 1 0 1 0 2 1 1 0 3 0
0 1 0 0 4 2 1 0 1 1 0 0 1 1 1 0 1 1 2 0 1 1 3 1
0 1 0 1 5 2 1 1
0 1 1 0 6 3 1 0 e@0 = C D + C D = D e@1 = C D = C + D e @2 = C + D = C D e @3 = C D = C D
0 1 1 1 7 3 1 0
1 0 0 0 8 4 2 1
1 0 0 1 9 4 2 1
1 0 1 0 10 5 2 1
1 0 1 1 11 5 2 0
1 1 0 0 12 6 3 0
1 1 0 1 13 6 3 0
1 1 1 0 14 7 3 0
1 1 1 1 15 7 3 1

C
1
0
1
D
0
A 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
B A 7 6 5 4 3 2 1 0
C B A 3 2 1 0
D mux 4×16×1 C mux 3×8×1 B mux 2×4×1
F F F

6. Annexe
AB+ AB = A ⊕B , AB + AB = 1, A + AB = A +B , AB + A C + BC = AB + A C
Au format 4 bits signés en complément à 2 : 1000|2 = - 8|10 ; 1001|2 = - 7|10 ; 1111|2 = - 1|10

La porte ETNON (nand) : , la porte OUNON (nor) : , la porte OUEX (xor) :