COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL

ESTABELECIMENTO PRIVADO DO ENSINO SECUNDÁRIO

TÉCNICO PROFISSIONAL
EM PERFURAÇÃO E PRODUÇÃO; REFINAÇÃO E GÁS; MINAS; INFORMÁTICA; ELECTRÓNICA E TELECOMUNICAÇÕES;
INSTRUMENTAÇÃO; CONSTRUÇÃO CIVIL; MECÂNICA; ELECTROMECÂNICA; FINANÇAS; E CONTABILIDADE E GESTÃO

Disciplina: Sistemas Digitais

Curso: Electrônica e Telecomunicações
Classe: 12a
Professor: Eng0. Francisco Joaquim Capassola
Email: franciscokapassola@gmail.com

Capítulo 1: Circuitos Combinatórios

Sumário: 1.1. Introdução à circuitos combinatórios
1.2. Codificadores e descodificadores
1.2.1. Códigos BCD e GRAY
1.2.2. Codificadores/Descodificadores binários
1.2.3. Descoficadores BCD-7 Seg
1.3. Comparadores

Objectivos:
• Aplicar o método do mapa Veitch-Karnaugh na concepção de sistemas combinados
uni e multiterminais mínimos.
• Implementar circuitos combinados típicos com componentes SSI. Testar o seu
funcionamento por simulação.
• Interpretar descrições de circuitos combinados típicos na linguagem de descrição de
hardware VHDL (IEEE-1076).

1.1. Introdução circuitos combinatórios

Os circuitos digitais de um modo geral podem ser divididos em duas categorias principais:
• Circuitos Combinacionais (ou combinatórios);
• Circuitos Sequenciais.
Circuitos Combinacionais: são aqueles em que o sinal de saída depende única e
exclusivamente das combinações dos sinais de entrada. Os circuitos deste tipo não possuem
nenhum tipo de memória, ou seja, as saídas não dependem de nenhum estado anterior do
circuito. Os circuitos combinacionais são compostos somente por portas lógicas.
Exemplos de circuitos combinacionais:
• Codificador
• Decodificador
• Somador

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 1

 • Comparador
• Gerador de paridade
• Multiplexador
• Demultiplexador

a) APLICAÇÃO DE UM SISTEMA DIGITAL

Se considera como exemplo inicial, o projeto de um sistema digital (Circuito Combinacional)
para controlar o acionamento da ignição de um carro com transmissão automática, ativar um
alarme quando as condições estabelecidas não forem satisfeitas, além de mostrar ao motorista
qual a situação, através de um conjunto de leds indicadores existentes no painel do carro. Na
figura abaixo mostra um diagrama esquemático do sistema:

Figura 1. Aplicação de um sistema digital.

O carro possui os seguintes sensores, com seus respectivos valores lógicos correspondentes à
cada situação:

Ao ser acionada a ignição, os seguintes requisitos devem ser obedecidos para que a partida seja
efetivada:

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 2

 • Para dar a partida, o câmbio deve estar na posição neutro. Caso não esteja a soar o
alarme e acender o LED correspondente ao câmbio no painel;
• Se a porta estiver aberta, a partida será dada somente se o freio de estacionamento
estiver acionado. Caso não esteja, soar o alarme e acender o LED correspondente;
• Se o cinto de segurança estiver aberto, será acionada a partida, porém o alarme deverá
soar e o LED correspondente ao cinto deverá acender.
As tabelas verdade correspondentes ao sistema proposto estão mostradas abaixo:

As funções lógicas para o acionamento da partida e para o alarme são, respectivamente:

Utilizando o mapa de Karnaugh para encontrar a expressão mínima das funções, temos:

As funções correspondentes ao acionamento dos LED’s no painel são as seguintes:

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 3

O circuito combinacional que realiza as funções encontradas acima é o seguinte:

A implementação física do circuito pode ser feita de várias maneiras, a saber:

• Projeto de circuito integrado específico (microeletrônica);
• Utilização de Dispositivo de Lógica Programável (PLD);
• Montagem a partir de componentes discretos.
Exemplos de componentes discretos disponíveis comercialmente:
7400: 4 portas NAND de 2 entradas;
7402: 4 portas NOR de 2 entradas;
7404: 6 portas NÃO;
7408: 4 portas E de 2 entradas;
7410: 3 portas NAND de 3 entradas;
7411: 3 portas E de 3 entradas;
7420: 2 portas NAND de 4 entradas;
7421: 2 portas E de 4 entradas;
7427: 3 portas NOR de 3 entradas;
7430: 1 porta NAND de 8 entradas;
7432: 4 portas OU de 2 entradas;

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 4

7486: 4 portas XOR.
b) Níveis Lógicos
Nos circuitos digitais, os dois valores possíveis para as variáveis lógicas são representados por
dois níveis diferentes de tensão. Em uma lógica positiva, o bit “1” é representado por um nível
alto de tensão, enquanto o bit “0” é representado por um nível baixo de tensão.
Assim:
Tensão alta (high) = 1;
Tensão baixa (low) = 0
Os níveis de tensão utilizados para representar os valores lógicos “1” e “0” são chamados
níveis lógicos. Numa situação ideal, um nível de tensão representa a condição “alta” e outro
nível de tensão representa a condição “baixa”.
Na prática, a condição “alta” pode ser representada por um valor de tensão situado entre um
valor mínimo e um valor máximo especificado para aquela condição. Da mesma forma, a
condição “baixa” pode ser representado por um valor de tensão entre o mínimo e o máximo
especificado.
Na figura abaixo, está representada esta situação:

c) Níveis Lógicos para a família TTL

Para os dispositivos da família TTL, os valores limites dos níveis lógicos estão mostrados na
figura abaixo:

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 5

 d) Níveis Lógicos para a família CMOS
Considerando uma tensão de alimentação de 5V, os valores limites dos níveis lógicos para os
dispositivos da família CMOS estão mostrados na figura abaixo:

e) Sinais Digitais
Os sinais digitais são formados por uma seqüência valores altos e baixos de tensão, os quais
são denominados pulsos.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 6

A “Relação de trabalho” (Duty Cicle) de um sinal digital periódico é definida pela relação
entre a largura do pulso tW e o período, em percentagem.
Relação de trabalho (Duty cicle) = (tW / T)*100 (%)
Exemplo:
No sinal digital abaixo, determinar:
a) Frequência
b) Período
c) Relação de trabalho

1.2. Codificadores e descodificadores

Os sistemas digitais trabalham com informações representadas por níveis lógicos zeros (0) e
uns (1), conhecidos como bits (binary digits, ou dígitos binários). Portanto, todas as
informações correspondentes a sinais de som, vídeo e teclado (números e letras), por exemplo,
devem ser convertidas em bits para que sejam processadas por um sistema digital. Devido ao
número de códigos diferentes criados para a representação de grandezas digitais, fez-se
necessário desenvolver circuitos eletrônicos capazes de converter um código em outro,
conforme a aplicação.
Um codificador é um circuito lógico que converte um conjunto de sinais de entrada em
determinado código, adequado ao processamento digital. Um codificador aceita um nível ativo
em uma de suas entradas representando um dígito, tal como um dígito decimal ou octal, e o
converte em uma saída codificada, tal como binário ou BCD. Codificadores também podem
ser implementados para codificar vários símbolos e caracteres alfabéticos. O processo de
conversão de símbolos familiares ou números para um formato codificado é denominado de
codificação.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 7

 a) Codificador de Decimal para BCD
Este tipo de codificador tem dez entradas, uma para cada dígito decimal, e quatro saídas
correspondentes ao código BCD, conforme mostra a figura 2. Esse é um codificador básico de
10 linhas para 4 linhas.

Figura 2. Símbolo lógico para um codificador de decimal para BCD.

O código BCD (8421) é mostrado na Tabela 6–6. A partir dessa tabela podemos determinar a
relação entre cada bit BCD e os dígitos decimais em ordem para analisar a lógica. Por exemplo,
o bit mais significativo do código BCD, A3, é sempre nível 1 para o dígito decimal 8 ou 9.
Tabela 1

Portanto, pode-se escrever uma expressão OR para o bit A3 em termos dos dígitos decimais
como A3 = 8 + 9.
O bit A2 é sempre nível 1 para o dígito decimal 4, 5, 6 ou 7 e pode ser expresso como uma
função OR conforme a seguir: A2 = 4 + 5 + 6 + 7.
O bit A1 é sempre nível 1 para o dígito decimal 2, 3, 6 ou 7 e pode ser expresso como: A1 = 2
+ 3 + 6 + 7.
Finalmente, A0 é sempre nível 1 para o dígito decimal 1, 3, 5, 7 ou 9. A expressão para A0 é
A0 = 1 + 3 + 5 + 7.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 8

Agora vamos implementar o circuito lógico necessário para a codificação de cada dígito
decimal para o código BCD usando as expressões lógicas desenvolvidas. Para formar cada
saída BCD basta simplesmente realizar uma operação OR entre as linhas de entrada dos dígitos
decimais apropriados. A lógica do codificador básico resultante dessas expressões é mostrada
na figura 3.

Figura 3. Diagrama lógico básico de um codificador de decimal para BCD.

Uma entrada de dígito 0 não é necessária porque as saídas BCD são todas nível BAIXO quando
não existirem entradas em nível ALTO.
Nota: Um assemblador pode ser idealizado como um software codificador porque ele
interpreta as instruções mnemônicas com as quais um programa é escrito e executa a
codificação aplicável para converter cada mnemônico para uma instrução em código de
máquina (uma série de 1s e 0s) a qual o computador pode entender. Como exemplos de
mnemônicos temos ADD, MOV (mover dados), MUL (multiplicar), XOR, JMP (jump) e OUT
(saída para uma porta de I/O).
A operação básica do circuito visto na figura 8 é a seguinte: quando um nível ALTO aparece
em uma das linhas de entrada de dígito decimal, os níveis apropriados aparecem nas quatro
linhas de saída BCD. Por exemplo, se a linha de entrada 9 for nível ALTO (considerando que
todas as outras linhas de entrada estejam em nível BAIXO), essa condição produzirá um nível
ALTO nas saídas A0 e A3 e um nível BAIXO nas saídas A1 e A2, que é o código BCD (1001)
para o decimal 9.
b) Codificador com prioridade
O circuito do codificador apresentado na figura 3, tem as seguintes limitações: se mais do que
duas entradas forem activadas simultaneamente, a saída será imprevisível ou então não será
aquela que se espera. Essa ambiguidade é resolvida estabelecendo uma prioridade de modo que
apenas uma entrada seja codificada, não importando quantas estejam ativas em determinado
instante.
Para isso, se deve utilizar um codificador com função de prioridade. A operação desse
codificador é tal que, se duas ou mais entradas forem activadas ao mesmo tempo, a entrada que
tem a prioridade mais elevada terá precedência.
Exemplo de circuito integrado 74147: codificador com prioridade decimal-BCD

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 9

A figura 4 identifica os pinos do CI 74147 e a tabela verdade correspondente.

Figura 4. Circuito integrado 74147: codificador com prioridade decimal-BCD

Observando a tabela verdade do circuito integrado da figura 4, se concluí nove linhas de entrada
activas (activas em nível baixo) representam os números decimais de 1 a 9. A saída do CI
sugerido é o código BCD invertido, correspondente à entrada de maior prioridade. Caso todas
as entradas estejam inativas (inativas em nível alto), então as saídas estarão todas em nível
alto. As saídas ficam normalmente em nível alto quando nenhuma entrada está ativa (figura 5).

Figura 5. Circuito lógico: configuração das portas lógicas do circuito integrado da figura 4.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 10

Exemplo de aplicação do CI 74147 em um teclado
Um exemplo de aplicação clássica é um codificador de teclado. O dez dígito decimal no teclado
de um computador, por exemplo, tem que ser codificado para ser processado pelo circuito
lógico. Quando uma das teclas é pressionada, o dígito decimal é codificado para o código BCD
correspondente. A figura 6 mostra a configuração de um codificador de teclado simples usando
um CI codificador de prioridade 74HC147. As teclas são representadas por dez chaves push-
button, cada uma com um resistor de pull-up (elevador) para +V. O resistor de pull-up garante
que a linha será nível ALTO quando a tecla não estiver pressionada. Quando a tecla for
pressionada, a linha é conectada em GND, sendo que um nível BAIXO é aplicado na entrada
correspondente do codificador. A tecla zero não é conectada porque a saída BCD representa
zero quando nenhuma das teclas é pressionada.
A saída BCD complementada do codificador vai para um dispositivo de armazenamento, sendo
que cada código BCD sucessivo é armazenado até que o número completo tenha sido digitado.
Os métodos para armazenamento de números BCD e dados binários são abordados em
capítulos posteriores.

Figura 6. Um codificador de teclado simplificado.

c) DECODIFICADORES
Um decodificador é um circuito digital que detecta a presença de uma combinação específica
de bits (código) em suas entradas indicando a presença desse código através de um nível de
saída especificado. Em sua forma geral, um decodificador tem n linhas de entrada para
manipular n bits e de uma a 2n linhas de saída para indicar a presença de uma ou mais
combinações de n bits. Nessa seção, diversos decodificadores são apresentados. Os princípios
básicos podem ser estendidos para outros tipos de decodificadores.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 11

 d) Decodificador Binário Básico
Suponha que precisamos determinar quando um binário 1001 ocorre nas entradas de um
circuito digital. Uma porta AND pode ser usada como o elemento de decodificação básico
porque ela produz um nível ALTO na saída apenas quando todas as suas entradas estão em
nível ALTO. Portanto, temos que ter certeza que todas as entradas da porta AND são nível
ALTO quando ocorrer o número binário 1001; isso pode ser feito invertendo os dois bits do
meio (os 0s), conforme mostra a figura 7.

Figura 7. Lógica de decodificação para o código binário 1001 com uma saída ativa em nível ALTO.

A equação lógica para o decodificador visto na figura 7(a) é desenvolvida como ilustra a figura
7(b). Devemos verificar que a saída é 0 exceto quando A0 = 1, A1 = 0, A2 = 0 e A3 = 1 forem
aplicados nas entradas. A0 é o LSB e A3 é o MSB. Na representação de um número binário ou
outro código ponderado nesse livro, o LSB é o bit mais à direita numa representação horizontal
e o bit mais alto numa representação vertical, a menos que seja especificado algo em contrário.
Se uma porta NAND for usada no lugar da porta AND no circuito da figura 1, uma saída de
nível BAIXO indicará a presença do código binário próprio, que neste caso é 1001.
Exemplo 1: Determine a lógica necessária para decodificar o número binário 1011 produzindo
um nível ALTO na saída.
Solução: A função de decodificação pode ser obtida complementando apenas as variáveis que
aparecem como 0 no número binário desejado, como a seguir:
X = A3A2A1A0 (1011)
Essa função pode ser implementada conectando as variáveis verdadeiras (não
complementadas) A0, A1 e A3 diretamente nas entradas de uma porta AND e invertendo a
variável A2 antes de aplicá-la na entrada da porta AND. A lógica de decodificação é mostrada
na figura 8.

Figura 8. Lógica de decodificação para gerar uma saída de nível ALTO quando 1011 estiver nas entradas.

e) Decodificador de 4 Bits
Para decodificar todas as combinações possíveis de quatro bits, são necessárias dezasseis portas
de decodificação (24 = 16). Esse tipo de decodificador é normalmente denominado

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 12

decodificador de 4 linhas para 16 linhas porque existem quatro entradas e dezasseis saídas ou
decodificador 1 de 16 porque para um dado código nas entradas, uma das dezasseis saídas é
ativada. A tabela 1 mostra uma lista de dezasseis códigos binários e suas correspondentes
funções de decodificação.
Se uma saída ativa em nível BAIXO for necessária para cada número decodificado, o
decodificador completo pode ser implementado com portas NAND e inversores. Para
decodificar cada um dos dezesseis códigos binários, são necessárias dezesseis portas NAND
(portas AND podem ser usadas para produzir saídas ativas em nível ALTO).
Tabela 2. Funções de decodificação e tabela-verdade para um decodificador de 4 linhas para 16 linhas (1 de 16)
com saídas ativas em nível BAIXO

Um símbolo lógico para um decodificador de 4 linhas para 16 linhas (1 de 16) com saídas
ativas em nível BAIXO é mostrado na figura 9. A denominação BIN/DEC indica que uma
entrada binária ativa a correspondente saída decimal. As denominações de entrada 8, 4, 2 e 1
representam os pesos binários dos bits de entrada (23, 22, 21, 20).

Figura 9. Funções de decodificação e tabela-verdade para um decodificador de 4 linhas para 16 linhas (1 de 16)
com saídas ativas em nível BAIXO.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 13

 f) UM DECODIFICADOR 1 DE 16 (74HC154)
O CI 74HC154 é um bom exemplo de um decodificador. O símbolo lógico é mostrado na
figura 10. Existe uma função de habilitação (EN) fornecida nesse dispositivo, a qual é
implementada com uma porta NOR usada com uma AND negativa. Um nível BAIXO em cada
####1 e ####
entrada de seleção de chip, 𝑪𝑺 𝑪𝑺2, é necessário para tornar nível ALTO a saída da porta de
habilitação (EN). A saída da porta de habilitação é conectada na entrada de cada porta NAND
no decodificador, assim ela tem que ser nível ALTO para as portas NAND serem habilitadas.
Se a porta de habilitação não for ativada por um nível BAIXO nas duas entradas, então todas
as dezesseis saídas do decodificador (Y) estarão em nível ALTO independente dos estados das
quatro variáveis de entrada (A0, A1, A2 e A3). Esse dispositivo pode ser comercializado em
outras famílias CMOS ou TTL.

Figura 10. Diagrama de pino e símbolo lógico para o decodificador 1 de 16 (74HC154).

Exemplo 2: Certa aplicação necessita que um número de 5 bits seja decodificado. Use CIs
decodificadores para implementar a lógica. O número binário é representado pelo formato A4,
A3 , A2 , A1 , A0 .
Solução: Como o CI 74HC154 pode operar apenas quatro bits, temos que usar dois
decodificadores para decodificar 5 bits. O quinto bit (A4) é conectado às entradas de seleção
de chip e ####
𝑪𝑺1 e ####
𝑪𝑺2 de um decodificador, e 𝑨 % 4 é conectado às entradas ####
𝑪𝑺1 e ####
𝑪𝑺2 do outro
decodificador, como mostra a figura 11. Quando o número decimal for 15 ou menor, A4 = 0, o
decodificador menos significativo é habilitado e o decodificador mais significativo é
desabilitado. Quando o número decimal for maior que 15, A4 = 1 sendo 𝑨 % 4 = 0, o decodificador
mais significativo é habilitado e o decodificador menos significativo é desabilitado.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 14

 Figura 11. Um decodificador de 5 bits usando CIs 74HC154.

g) Uma Aplicação
Decodificadores são usados em muitos tipos de aplicações. Um exemplo é usado em
computadores para seleção de entrada/saída conforme ilustrado no diagrama geral da figura 12.
Os computadores têm que se comunicar com uma variedade de dispositivos externos
denominados periféricos enviando e/ou recebendo dados através do que é conhecido como
portas de entrada/saída (I/O). Esses dispositivos externos incluem impressoras, modems,
scanners, acionadores de disco externos, teclados, monitores de vídeo e outros computadores.
Conforme indicado na Figura 12, um decodificador é usado para selecionar a porta de I/O
conforme determinado pelo computador de forma que os dados podem ser enviados ou
recebidos de um dispositivo externo específico.
Cada porta de I/O tem um número, denominado endereço, o qual o identifica unicamente.
Quando o computador “quer” se comunicar com um dispositivo em particular, ele emite o
código de endereço apropriado para a porta de I/O na qual o dispositivo em particular está
conectado. Esse endereço binário de porta de I/O é decodificado e a saída apropriada do
decodificador é ativada para habilitar a porta de I/O.
Conforme mostra a figura 12, os dados binários são transferidos internamente ao computador
através do barramento de dados, o qual é constituído de um conjunto de linhas paralelas. Por
exemplo, um barramento de 8 bits consiste de oito linhas em paralelo que transportam um byte
de dados de cada vez. O barramento de dados alcança todos as portas de I/O, porém todos os
dados que entram ou saem passam através da porta de I/O que está habilitada pelo
decodificador de endereço de porta de I/O.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 15

Figura 12. Um sistema simplificado de porta de I/O de computador com um decodificador de endereço de porta
de I/O com apenas quatro linhas de endereço sendo mostradas.

h) Decodificador de BCD para Decimal

O decodificador de BCD para decimal converte cada código BCD (código 8421) em uma das
dez indicações decimais possíveis. Ele é frequentemente referido como um decodificador de 4
linhas para 10 linhas ou um decodificador 1 de 10.
O método de implementação é o mesmo que para o decodificador 1 de 16 discutido
anteriormente, exceto que são necessárias apenas dez portas de decodificação porque o código
BCD representa apenas os dígitos decimais de 0 a 9. A tabela 3 apresenta uma lista de dez
códigos BCD e suas correspondentes funções de decodificação. Cada uma dessas funções de
decodificação é implementada com portas NAND para prover saídas ativas em nível BAIXO.
Se for necessário uma saída ativa em nível ALTO, são usadas portas AND para decodificação.
A lógica de decodificação é idêntica às dez primeiras portas de decodificação do decodificador
1 de 16 (veja a Tabela 2).

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 16

 Tabela 3. Funções de decodificação BCD

Exemplo 3. O CI 74HC42 é um decodificador de BCD para decimal. O símbolo lógico é

mostrado na Figura 13. Se as formas de onda de entrada vistas na Figura 14(a) são aplicadas
nas entradas do CI 74HC42, mostre as formas de onda de saída.

Figura 13. Decodificador de BCD para decimal (74HC42).

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 17

 Figura 14.
Solução: As formas de onda de saída são mostradas na Figura 14(b). Como podemos ver, as
entradas são uma sequência BCD para os dígitos de 0 a 9. As formas de onda de saída no
diagrama de temporização indicam essa sequência BCD nas saídas de valores decimais.
i) Decodificador de BCD para 7 Segmentos
O decodificador de BCD para 7 segmentos aceita o código BCD em suas entradas e fornece
saídas para acionar displays de 7 segmentos para produzir uma leitura decimal. O diagrama
lógico para um decodificador de 7 segmentos básico é mostrado na Figura 15.

Figura 15. Símbolo lógico para um decodificador/driver de BCD para 7 segmentos com saídas ativas em nível
BAIXO. Abra o arquivo F06-34 para verificar a operação.

O CI 74LS47 é um exemplo de um CI que decodifica uma entrada BCD e aciona um display

de 7 segmentos. Além dessa capacidade de decodificação e acionamento de segmento, o CI
64LS47 tem algumas características adicionais conforme indicado pelas funções 𝑳𝑻 ####, ######
𝑹𝑩𝑰,
#### #######
𝑩𝑰/𝑹𝑩𝑶 no símbolo lógico visto na figura 16. Conforme indicado pelos pequenos círculos no
símbolo lógico, todas as saídas (de a a g) são ativas em nível baixo como são as funções 𝑳𝑻 ####
(teste de lâmpada), RBI (entrada de apagamento) e 𝑩𝑰 ####### (entrada de apagamento/saída de
####/𝑹𝑩𝑶
apagamento). As saídas podem acionar diretamente um display de 7 segmentos do tipo ânodo

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 18

comum. Além de decodificar uma entrada BCD e produzir as saídas apropriadas de 7
segmentos, o CI 74LS47 tem capacidade de teste de lâmpada e supressão de zero. Esse
dispositivo pode ser comercializado em outras famílias TTL ou CMOS.

Figura 16. Diagrama de pinos e símbolo lógico para o CI 74LS47 (decodificador/driver de BCD para 7
segmentos).

Teste de Lâmpada Quando um nível BAIXO é aplicado na entrada 𝑳𝑻 #### e 𝑩𝑰 ####### for nível
####/𝑹𝑩𝑶
ALTO, todos os 7 segmentos do display são ligados. O teste de lâmpada é usado para verificar
se algum segmento está queimado.
Supressão de Zero A supressão de zero é uma característica usada por displays de múltiplos
dígitos para apagar os zeros não necessários. Por exemplo, num display de 6 dígitos o número
6,4 pode ser mostrado como 006,400 se os zeros não forem apagados. O apagamento dos zeros
no início do número é denominado de supressão de zeros mais significativos e o apagamento
de zeros no final do número é denominado de supressão de zeros menos significativos. Tenha
em mente que apenas os zeros não necessários são apagados. Com a supressão de zeros o
número 030,080 será mostrado como 30,08 (os zeros essenciais são mantidos).
A supressão de zero no CI 74LS47 é realizada usando as funções ###### 𝑹𝑩𝑰 e #### #######.𝑹𝑩𝑰
𝑩𝑰/𝑹𝑩𝑶 ###### é a
#######
entrada de apagamento e 𝑹𝑩𝑶 é a saída de apagamento no 74LS47; essas são usadas para
#### é a entrada de apagamento que compartilha o mesmo pino com 𝑹𝑩𝑶
supressão de zeros. 𝑩𝑰 #######;
em outras palavras, o pino #### ####### pode ser usado como uma entrada ou uma saída. Quando
𝑩𝑰/𝑹𝑩𝑶
usado como 𝑩𝑰 #### (entrada de apagamento), todas as saídas de segmentos são nível ALTO
(desativadas) quando ####
𝑩𝑰 for nível BAIXO, o que anula todas as outras entradas. A função BI
não faz parte da capacidade de supressão de zeros do dispositivo.
Todas as saídas de segmentos estarão desativadas (nível ALTO) se um código zero (0000) for
###### estiver em nível BAIXO. Isso faz com que o
colocado nas entradas BCD e se sua entrada 𝑹𝑩𝑰
display apague e produza um nível BAIXO em 𝑹𝑩𝑶 #######.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 19

Figura 17. Exemplo de supressão de zeros usando um decodificador/driver de BCD para 7 segmentos (74LS47).

O diagrama lógico na figura 17(a) ilustra a supressão de zeros mais significativos para um
número inteiro. A posição do dígito mais significativo (mais à esquerda) estará sempre apagada
se um código zero estiver nas entradas BCD porque a entrada 𝑹𝑩𝑰 ###### do decodificador mais
significativo é colocada em nível BAIXO pela conexão em GND. A saída 𝑹𝑩𝑶 ####### de cada
###### do próximo decodificador de menor ordem de forma
decodificador é conectada à entrada 𝑹𝑩𝑰
que todos os zeros à esquerda do primeiro dígito diferente de zero sejam apagados. Por
exemplo, na parte (a) da figura os dois dígitos mais significativos são zeros e, portanto, estão
apagados. Os dois dígitos restantes, 3 e 9, são mostrados.
O diagrama lógico visto na Figura 17(b) ilustra a supressão de zeros menos significativos para
um número fracionário. O dígito de menor ordem (mais à direita) é sempre apagado se o código
do zero estiver nas entradas BCD porque a entrada ###### #######
𝑹𝑩𝑰 está conectada em GND. A saída 𝑹𝑩𝑶
de cada decodificador está conectada na entrada ######
𝑹𝑩𝑰 do próximo decodificador de ordem
maior de forma que todos os zeros à direita do primeiro dígito diferente de zero são apagados.
Na parte (b) da figura, os dois dígitos de menor ordem são zeros e, portanto, são apagados. Os
dois dígitos restantes, 5 e 7, são mostrados. Para combinar a supressão de zeros mais e menos
significativos em um display e ter a capacidade de indicação de ponto (vírgula) decimal, é
necessária uma lógica adicional.
Exemplo de decodificador HEX/BCD – sete segmentos
O display de sete segmentos apresenta sete LEDs dispostos de modo que se observe uma
estrutura em forma de oito, conforme mostra a figura 18.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 20

 Figura 18. Display de sete segmentos.

Quando queremos, por exemplo, acender o número “0”, polarizamos diretamente os LEDs
(segmentos) que formam o dígito “0” no display, ou seja, os segmentos a, b, c, d, e, f, para ser
possível visualizar o dígito, conforme ilustrado na figura 19.

Figura 19. Representação do LED indicando o número zero.

Para accionar adequadamente o display de sete segmentos a fim de visualizarmos o código

hexadecimal, é necessário um decodificador com as características apresentadas na figura 20 e
na tabela verdade correspondente.

Figura 20. Representação do display e tabela verdade para cada um dos segmentos.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 21

Resolvendo os diagramas de Karnaugh correspondentes aos sete segmentos, se obtem o circuito
lógico conforme mostra a figura 21.

Figura 21. Representação do circuito lógico do decodificador de sete segmentos.

Exemplo de decodificador BCD – sete segmentos

A maior parte das aplicações com displays requer que trabalhemos com o código decimal
(BCD). Uma possibilidade é utilizar o CI 4511, que é um decodificador BCD – 7 segmentos.
A figura 22 mostra a representação dos pinos desse circuito e a tabela verdade detalhada.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 22

 Figura 22. Representação dos pinos do CI 4511 e tabela verdade para cada um dos segmentos.

Para os códigos binários correspondentes aos dígitos maiores do que 9 (1010 até 1111), todas
as saídas são colocadas em nível “0” e, consequentemente, todos os segmentos do display ficam
apagados (função blank).
j) Sinais de controle
Para visualizar os códigos, se conecta as entradas LT (lamp test) e BI (ripple blanking input)
em nível lógico “1” e a entrada LE (latch enable) em nível lógico “0”. Para testar os segmentos
do display, se conecta a entrada LT em nível lógico “0” (todos os segmentos do display deverão
acender, independentemente do código presente nas entradas D, C, B e A).
A entrada LE pode ser utilizada (quando em nível lógico “1”) para armazenar o código presente
nas entradas BCD. O display permanecerá inalterado até que se aplique nível lógico “0” na
entrada LE para um novo código presente nas entradas BCD.
k) Conexões externas
O diagrama da figura 23 ilustra a utilização do CI com display de sete segmentos cátodo
comum.

Figura 23. CI com display de sete segmentos cátodo comum.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 23

1.3. Comparadores
A função básica de um comparador é comparar as magnitudes de dois números binários para
determinar a relação comparativa entre eles. Em sua forma mais simples, um circuito
comparador determina se dois números são iguais.
a) Igualdade
A porta EX-OR pode ser usada como um comparador básico porque sua saída é nível “1” se
os dois bits de entrada forem diferentes e é “0” se os bits de entrada forem iguais. A Figura 24.
mostra a porta EX-OR como um comparador de 2 bits.

Figura 24.
Para comparar números binários com dois bits cada um, é necessário mais uma porta EX-OR.
Os dois bits menos significativos (LSBs) dos dois números são comparados pela porta G1 e
os dois bits mais significativos (MSBs) são comparados pela porta G2, como mostra a Figura
25. Se os dois números forem iguais, os bits correspondentes são iguais, sendo a saída de cada
porta EX-OR nível zero. Se o conjunto correspondente de bits não forem iguais, a saída da
porta EXOR é nível 1.

Figura 25. Diagrama lógico para comparação de igualdade de dois números de 2 bits. Abra o arquivo F06-20 para
verificar a operação.

Para gerar uma única saída que indique uma igualdade ou desigualdade entre dois números,
pode-se usar dois inversores e uma porta AND, conforme mostra a figura 25. A saída de cada
porta EX-OR é invertida e aplicada na entrada da porta AND. Quando os dois bits de entrada
para cada porta EX-OR forem iguais, os bits correspondentes dos números são iguais,
produzindo um nível 1 nas duas entradas da porta AND e conseqüentemente a saída da AND
será nível 1. Quando os dois números não forem iguais, sendo diferente um ou ambos os
conjuntos de bits correspondentes, faz aparecer um nível 0 em pelo menos uma das entradas
da porta AND produzindo um nível 0 na saída dela. Portanto, a saída da porta AND indica
igualdade (1) ou desigualdade (0) entre os dois números. O Exemplo 5 ilustra essa operação
para dois casos específicos. A porta EX-OR e o inversor são substituídos pelo símbolo de uma
EX-NOR.
Exemplo 4: Considerando os seguintes conjuntos de números binários e o circuito comparador
mostrado na figura 26, determine a saída do circuito para cada conjunto.
1. 10 e 10

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 24

 2. 11 e 10

Figura 26.
Solução:
A saída é nível 1 para as entradas 10 e 10, conforme mostra a figura 26(a).
A saída é nível 0 para as entradas 11 e 10, conforme mostra a figura 26(b).
b) Desigualdade
Além da saída de igualdade, muitos CIs comparadores provêem saídas adicionais que indicam
qual dos dois números binários comparados é maior. Ou seja, existe uma saída que indica
quando o número A é maior que o número B (A > B) e uma saída que indica quando o número
A é menor que o número B (A < B), como mostra o símbolo lógico para um comparador de 4
bits na Figura 27.

Figura 27. Símbolo lógico para um comparador de 4 bits com indicação de desigualdade.

Para determinar uma desigualdade dos números binários A e B, temos que examinar primeiro
o bit mais significativo de cada número. As seguintes condições são possíveis:
• Se A3 = 1 e B3 = 0, o número A é maior que o número B.
• Se A3 = 0 e B3 = 1, o número A é menor que o número B.
• Se A3 = B3, então temos que examinar a desigualdade do próximo bit da posição mais
inferior.
Essas três operações são válidas para a posição de cada bit nos números. O procedimento
geralusado num comparador é verificar uma desigualdade numa posição de bit, começando
pelos bits mais significativos (MSBs). Quando tal desigualdade é identificada, a relação de dois
números é estabelecida, sendo que qualquer outra desigualdade nas posições menos
significativas tem que ser ignorada porque é possível que uma indicação oposta ocorra; a
indicação do mais significativo tem precedência.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 25

Nota: Num computador, a memória cache é uma memória intermediária muito rápida situada
entre a unidade central de processamento (CPU) e a memória principal, que é mais lenta. A
CPU solicita dados da memória enviando o endereço (localização única) dos dados. Parte desse
endereço é denominado de tag (etiqueta). O comparador de endereço tag compara o tag
proveniente da CPU com o tag proveniente do diretório da cache. Se os dois forem iguais, o
dado endereçado já está na cache sendo obtido muito rapidamente. Se os tags forem diferentes,
o dado tem que ser obtido da memória principal a uma taxa muito menor.
Essas três operações são válidas para a posição de cada bit nos números. O procedimento geral
usado num comparador é verificar uma desigualdade numa posição de bit, começando pelos
bits mais significativos (MSBs). Quando tal desigualdade é identificada, a relação de dois
números é estabelecida, sendo que qualquer outra desigualdade nas posições menos
significativas tem que ser ignorada porque é possível que uma indicação oposta ocorra; a
indicação do mais significativo tem precedência.
Exemplo 5: Determine as saídas A = B, A > B e A < B para os números de entradas mostrados
no comparador visto na figura 28.

Figura 28.

Solução: O número nas entradas A é 0110 e o número nas entradas B é 0011. A saída A > B é
nível ALTO e as outras saídas são nível BAIXO.
UM COMPARADOR DE MAGNITUDE DE 4 BITS (74HC85)
O CI 74HC85 é um comparador que também é comercializado em outras famílias de CIs. O
diagrama de pinos e o símbolo lógico são mostrados na figura 29. Observe que esse dispositivo
tem todas as entradas e as saídas do comparador generalizado discutido anteriormente e, além
disso, tem três entradas para conexão em cascata: A < B, A = B, A > B. Essas entradas permitem
que diversos comparadores sejam conectados em cascata para comparação de números com
qualquer quantidade de bits maior que quatro. Para expandir o comparador, as saídas A < B, A
= B e A > B do comparador menos significativo são conectadas às entradas de conexão em
cascata correspondentes do próximo comparador de ordem maior. O comparador menos
significativo tem que ter um nível ALTO na entrada A = B e um nível BAIXO nas entradas A
< B e A > B. Esse dispositivo pode ser comercializado em outras famílias TTL e CMOS.
Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que
acompanha esse livro.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 26

 Figura 29. Diagrama de pinos e símbolo lógico para o CI 74HC85, um comparador de magnitude de 4 bits (os
números dos pinos estão entre parênteses).

Exemplo 6: Use comparadores 74HC85 para comparar as magnitudes de dois números de 8

bits. Mostre o diagrama dos comparadores com as interconexões próprias.
Solução: Dois CIs 74HC85 são necessários para comparar dois números de 8 bits. Eles são
conectados num arranjo em cascata conforme mostra a figura 30.

Figura 30.

Prof. Eng. Francisco Capassola | COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL 27