資訊工程系 112 學年度第一學期

邏輯設計實驗報告
（第 8 週）
實驗名稱：
設計一個裁判電路
第 28 組
組員
學號： B11217050 姓名：盧羿廷
學號： B11217051 姓名：劉冠廷

日期： 2023 年 11 月 27 日
 實驗 9: Quartus II 13 開發工具軟體的使用及組合邏輯

壹、實驗目的：

一、本實驗使用 ALTERA 公司的 EDA（Electronic design automation）軟體 Quartus

II 與其所生產的 CPLD 邏輯元件 MAX 3000A 系列晶片來完成數位邏輯的電路設計 與實
驗。
二、掌握 Quartus II 13 開發工具軟體的使用
三、瞭解 FPGA 設計流程
四、實作組合邏輯線路
貳、實驗器材：

參、實驗原理：

利用 AND 閘和 OR 閘組合成裁判電路

肆、實驗內容：

主題一、設計一個裁判電路。

1. 實驗電路圖:
2. 腳位:

3. 實驗結果:

a. 布林代數式：

R=VWX+VWY+VWZ+VXY+VXZ+VYZ+WXY+WYZ

b. 真值表:
 c. K-map 化簡:

(V=0) (V=1)

d. 模擬波形圖:

(V=1)

(V=0)

伍、實驗心得:

我在設計裁判電路時，先依照題目要求將真值表列出，如果有 3 個以上的裁判判 1，則

表示紅方勝利，OUTPUT=1，如果 3 個以下的裁判判 1，則表示紅方失敗，OUTPUT=0，真
值表製作完成後利用卡諾圖化簡，並依照化簡的結果列出布林代數的最簡式，最後再依照布
林代數式完成電路圖、波形，完成這個題目後我對於如何設計一個電路更了解了。