AU : 2020/2021

Synthèse VHDL Filière : LSE2

Travaux Dirigés n°3

Exercice 1 : Schéma logique

On souhaite modéliser le schéma logique d'un système :

Ce circuit utilise deux composant INV, deux portes AND et une porte OR connectées comme
le montre le schéma.

Ecrivez à l’aide d’une description VHDL structurelle le circuit si dessus.

Exercice 2 : Convertisseur binaire vers BCD

Dans le but d’afficher un nombre hexadécimal en décimale, nous souhaitons réaliser un codeur
binaire vers BCD en utilisant le langage VHDL. Pour un codeur binaire 8 bits vers BCD, un
nombre hexadécimal à 2 chiffres, 00 - FF, sera converti en un nombre BCD correspondant à 3
chiffres, 000 - 255. Pour réaliser ce codeur, nous pouvons utiliser l'algorithme de décalage et
d'ajout de 3.

Algorithme de décalage et d'ajout de 3 :

Pour comprendre le fonctionnement de l'algorithme de décalage et d'ajout de 3, examinez

l'exemple du tableau 3. Le nombre hexadécimal à 2 chiffres à coder est représenté en binaire
sur 8 bits. Dans ce cas, le nombre hexadécimal à convertir est FF, de sorte que 11111111 est
écrit sur la ligne de départ. Les trois colonnes suivantes à partir de la droite finiront par contenir
les trois chiffres BCD convertis. Elles sont intitulées des centaines, des dizaines et des unités,
et contiendront les trois chiffres 255 de la BCD dans ce cas. L'algorithme de décalage et d'ajout
de trois chiffres comprend les étapes suivantes.

1. Décaler le nombre binaire d'un bit à gauche.

2. Si 8 décalages ont eu lieu, le nombre BCD se trouve dans la colonne Centaines, dizaines
et unités.
3. Si la valeur binaire dans l'une des colonnes BCD est égale ou supérieure à 5, ajoutez 3 à
cette valeur dans cette colonne BCD.
4. Allez à 1.
Suivez le tableau suivant pour voir comment la valeur hexagonale FF est convertie en valeur
BCD 255.

 Proposer le couple entité-architecture.

Exercice 3 : transcodeur Gray – binaire

Il s'agit de réaliser un transcodeur qui en entrée reçoit une information codée avec le code
GRAY sur 3 bits. En sortie, le transcodeur fournit une information en binaire pure sur 3 bits.
Le schéma bloc du système est le suivant :

Schéma bloc d’un transcodeur Gray- binaire pur

La table de vérité correspondante au transcodeur est la suivante :

Table de vérité d’un transcodeur Gray - binaire pur

 Ecrire l'entité et l'architecture de ce circuit.

Exercice 4 : hex7dec

L’afficheur 7 segments utilisé est de type anode commune. On souhaite modéliser un décodeur
effectuant la conversion d’un nombre hexadécimal de 4 bits, 0 - F, vers 7 segments, a – g,
données par la table de vérité dans la figure suivante.

Écrire un programme en VHDL décrivant le fonctionnement de ce décodeur en utilisant

l’instruction ‘when’.