Professional Documents
Culture Documents
Circuito a Disear (seleccionar) #Lista 1a5 6 a 10 11 a 15 16 a 20 1a5 6 a 10 11 a 15 16 a 20 MUX128-1 MUX 64-2 MUX 32-4 MUX 16-8 MUX 16-8 MUX 8-16 MUX 4-32 MUX 2-64
A partir de (seleccionar) X1 X6 X2 X7 MUX 64-1 MUX 32-1 MUX 16-1 MUX 8-1 MUX 8-1 MUX 8-4 MUX 8-1 MUX 8-4 MUX 8-1 MUX 8-4 MUX 4-1 MUX 4-2 MUX 4-1 MUX 4-2 MUX 2-2 MUX 2-4
X3 X8 MUX 16-1 MUX 16-2 MUX 4-4 MUX 4-4 MUX 4-4 MUX 4-4 MUX 4-4 MUX 2-8
X4 X9 MUX 8-1 MUX 4-1 MUX 4-1 MUX 4-8 MUX 4-8 MUX 4-8 MUX 4-8 MUX 2-16
X5 X0 MUX 4-1 MUX 4-2 MUX 2-4 MUX 2-8 MUX 2-8 MUX 2-16 MUX 2-16 MUX 2-32
2.3.1 Diseo del primer Registro Una vez seleccionado el registro a disear (columnas 3-7 de la tabla), captrelo a nivel de compuertas, para esto utilice la descripcin que considere mas apropiada. Simule el mdulo capturado. Analice la simulacin obtenida, para lo cual construya la tabla de verdad para el circuito simulado, mida el valor del retardo de propagacin del circuito simulado y verifique que la tabla corresponde al registro diseado. 2.3.2 Diseo del primer multiplexor a nivel de registros A partir mdulo desarrollado (primer registro) en el punto anterior, realice el diseo del multiplexor seleccionado, para lo cual debe utilizar las veces que sea necesario dicho registro y los componentes adicionales que considere. Realice esta captura. Simule el circuito capturado. Analice la simulacin obtenida y mida el valor del retardo de propagacin del circuito simulado. 2.3.3 Diseo del segundo multiplexor a nivel de registros Repita los pasos 2.3.1 y 2.3.2 para el segundo multiplexor seleccionado 2.4 DISEO DE UN DECODIFICADOR A NIVEL DE REGISTROS Disee un Decodificador binario de 6 a 64, a partir de su nmero en la lista de clase (#Lista) seleccione el registro indicado en las columnas 3 a 7. Por ejemplo para el estudiante con el nmero de lista 13, debe utilizar el registro DEC 3-8 correspondiente a la columna X3 X8.
Circuito a Disear (seleccionar) #Lista 1 a 20 Decodificador binario de 6 a 64 A partir de (seleccionar) X1 X6 X2 X7 DEC 1-2 DEC 2-4 X3 X8 DEC 3-8 X4 X9 DEC 4-16 X5 X0 DEC 5-32
2.5 DISEO DE UN GENERADOR DE PARIDAD Disee un circuito que genere la paridad para un dato de 64 bits, obteniendo un bit de paridad PAR o IMPAR y utilizando las compuertas XOR o XNOR. A partir de su nmero en la lista de clase (#Lista) seleccione la paridad y el tipo de compuerta indicados en las columnas 3 a 7. Por ejemplo para el estudiante con el nmero de lista 13, debe utilizar paridad Impar, y utilizar compuertas XOR correspondiente a la columna X3 X8.
Circuito a Disear (seleccionar) #Lista 1 a 20 Circuito generador de Paridad 64 A partir de (seleccionar) X1 X6 X2 X7 Par, XOR Par, XNOR X3 X8 Impar, XOR X4 X9 Impar, XNOR X5 X0 Par e Impar
3 INFORME 3.1 PRESENTACIN DE LOS RESULTADOS. Imprima para el trabajo realizado: Las capturas grficas Las seales de simulacin. (Los estmulos y los resultados de las simulaciones). 3.2 ANLISIS DE RESULTADOS OBTENIDOS: Construya las tablas de verdad indicadas en el procedimiento Tabule los retardos indicados en el procedimiento para cada circuito capturado Tabule el tipo y nmero de compuertas utilizadas para cada circuito capturado Tabule los resultados de la sntesis para cada circuito: PLD utilizado, rea utilizada, puertas equivalentes, pines usados. Compare el diseo y los datos obtenidos para los dos multiplexores del punto 2.3 3.3 CONCLUSIONES