Les Mémoires

Les Mémoires
Mr COTTET

Fonction mémorisation

A) Classification des mémoires: On distingue deux grand type de mémoire: 1) Les mémoires de type analogique (Bandes magnétiques, disques vinyles). Elles permettent l'enregistrement et la restitution de signaux analogiques avec de nombreuses contraintes liées au type de support de mémorisation (Faible rapport signal sur bruit ’40 à 70 dB max., bande passante limitée tant dans les basses, que dans les hautes fréquences. Mauvaise fiabilité à long terme. Transmission, mémorisation et restitution avec perte de qualité..). L'avantage principal réside dans les capacités importantes de mémorisation dans le cas des bandes magnétiques. 2) Les mémoires de type numériques ou digitales (Utilisées principalement dans les systèmes de traitement, d'enregistrement, de restitution ou de transmission de données numériques: Ordinateurs, appareils photos numériques, camescopes numériques, répondeurs enregistreurs numériques, téléphones portables, cartes téléphoniques ou cartes à puces diverses...). B) Définition des grandeurs caractérisant les mémoires numériques ou digitales: 1) La Capacité Elle représente la quantité d'information pouvant être stockée dans la mémoire. Elle est souvent exprimée en kilo bits. Elle caractérise le nombre d'éléments, bits, octets ou mots mémorisables par un circuit mémoire. Elle est souvent exprimée en clair et dans ce cas plutôt en kilo bits : Ex: Pour une mémoire UVPROM AM27C256. 256 Kilo bit (32 768 x 8 Bit) CMOS EPROM AM est le préfixe du fabriquant (Advanced Micro Devices Le préfixe 27 représente une mémoire de type UVPROM (ou EPROM), La lettre C indique la technologie CMOS. Ensuite 256 représente la capacité en kilo bits. Pour cette mémoire les mots sont organisés en octets (Voir DQ0 à DQ7 sur le brochage de la mémoire voir page suivante) donc 8 Bits pour former un octet.
Les mémoires

).

Page - 1 -

Ce temps peut être court pour les mémoires à accès aléatoire (Ex: 100 ns). ou le temps dépend de la position de l'information. soit 128 x 16 = 2048 kilo bits ou 2 méga bits.1) Les mémoires à accès aléatoires. C'est le cas des mémoire en circuit intégrés à accès parallèle. Les mémoires sont divisées en deux catégories: 2. ou de type FIFO = First IN First OUT. soit ici un mot de 16 bits). 3) Les temps d'accès et temps de cycle.2) Les mémoires à accès séquentiel.). T cycle 3.. 256 k bits ou 32 k Octets.D. 256 kilo bits 8 = 32 k Octets Rapport entre le nombre de ligne d'adresses et la capacité. ou il est possible d'accéder à une information quelconque en un temps constant. C'est le cas des mémoires de stockage de masse (bande).). Rem: Certaines mémoires Données peuvent avoir un temps d'accès important mais un temps de cycle Les informations peuvent changer Les mémoires Informations stables Page . 3. Cette mémoire de 32k Octets a donc une capacité de 32 x 1024 x 8 = 256 x 1024 bits. mais aussi de nombreuses mémoires à accès série (registres à décalage de type LIFO = Last In First OUT. "Charge Coupled Device". 2) Le mode d'accès. voir le brochage de la mémoire) = 215 = 25 * 210 = 32 * 1024 mots mémoire de 8 bits de données..2 - . 1 Méga = 1024K Par contre le nombre de fils d'adresses nécessaire permet d'adresser 128 kilo mots (chaque adresse correspond à un élément de la mémoire.1) Temps d'accès: C'est le temps nécessaire pour effectuer une opération de lecture ou d'écriture (d'un bit ou mot. c'est un module de capacité 128 kilo mots de 16 bits. mémoire à bulles magnétiques. sa capacité est donc de 256 kilo Bits ou 32 kilo Octets.. mais est souvent très important pour celles à accès séquentiel (plusieurs dizaine de milliseconde pour les mémoires en circuit intégré à accès série. 2. Il faut donc n fils d'adresses tels que 2n = 128 k = 27 x 210 = 217 soit 17 fils de A0 à A16.2) Temps de cycle: C'est la durée minimale séparant 2 Adresse (n) Adresse (n+1) accès consécutifs à la mémoire T accès (en lecture ou en écriture). 32 bits ou plus.C. les C. 1k = 1024. La mémoire AM27C256 est organisée sous forme d'octets et comporte 15 lignes d'adresses (A0 à A14. Si l'on prend un module mémoire (barrette) de 128 kilo mots de 16 bits (128 k words) = 128 x 1024 x 16 bits .Les Mémoires C'est un circuit qui peut mémoriser 32k mots de 8 bits (octet). Attention: Les barrettes ou modules mémoire sont souvent organisées sur plus de 8 bits et manipulent des mots de 16. mais plusieurs secondes à plusieurs minutes pour des unité de bandes magnétiques).

2) PROM à fusibles ou FPROM (Programmable Read Only Memory ou Fuse PROM) Réalisée à partir de transistors bipolaires dont leurs liaisons entre l'émetteur et la colonne sont effectuées par l'intermédiaire d'un fusible. Les mémoires mortes (ROM : Read Only Memory) MEMOIRES MORTES PROM ROM EPROM OTP FPROM UVPROM EEPROM EEPROM FLASH 1.. C'est le cas des bandes magnétiques car il faut parfois plusieurs minutes pour placer la bande à l'endroit désiré (= temps d'accès). .1) ROM (Read Only Memory) Masque de fabrication à : . la ROM (Read Only Memory) C'est une mémoire à lecture seule (Read Only Memory). 1.3) EPROM (Erasable Programmable Read Only Memory) Elles possèdent les avantages de la PROM avec un plus. 1. Le temps de cycle est alors inférieur à la µs. ou lecture impossible pendant l'écriture pour les graveurs. Il est parfois même impossible de spécifier ce temps.) C) Classification des mémoires numériques à semi-conducteur: C.diodes disposées sur un réseau de lignes et de colonnes.1) Les ROMs : Mémoire Morte.3 - .. qui est l'effacement des données par l'utilisateur.Les Mémoires faible.ou à transistors dont sont effectuées des coupures à leurs bases. Ensuite les données sont lues ou écrites les unes à la suites des autres et permet d'obtenir des débits de plusieurs MO secondes. l’écriture nécessite un programmateur ou une procédure plus longue que pour les RAMs. Les mémoires Page . Ce temps diffère également en fonction des mémoires. Les informations qu'elle contient sont conservées en permanence. 3. même lors d’une coupure d’alimentation. lorsque l'écriture et la lecture ne peuvent pas se suivre directement (dispositif différent pour l'écriture dans le cas de programmateur.3) Temps de cycle lecture écriture: C'est la durée minimale d'un cycle comportant une lecture suivie d'une écriture.

4 - .effaçable électriquement . .coût de fabrication élevé entraînant des capacité réduites . Pour celles à accès série. par octet.programmable une seule fois à l’aide d’un programmateur (Rem : On utilise souvent le terme PROM pour l’ensemble (PROM. les données entrent et sortent sous la forme d’un octet. . La liaison série utilisée est de type synchrone (SPI ou I2C).temps de programmation relativement long (environ 50 ms max. à Pour celle à accès parallèle. Elles sont compatibles broches à broches avec les UVPROMs. Toutefois le temps d’accès au données est alors relativement long. il faut 32*1024*50ms = 1638s = 27 mn). Il existe des mémoires EEPROM à accès parallèle et des mémoires EEPROM à accès série.effaçable électriquement .) Ce type de mémoire est placée dans un boîtier céramique avec fenêtre de quartz (windowed) . les données entrent et sortent en série en commençant par le bit de poids fort des octets. 1.haute tension de programmation environ 12 volts Les mémoires Page . 1. 1.effaçable aux U.effacement adresse par adresse possible ou par bloc .effacement de la mémoire toute entière .haute tension de programmation environ 12. OTP). FPROM.V. Abusivement on utilise ce terme pour les UVPROM. . ces mémoires sont intéressantes par leur faible encombrement (boîtier DIP8). 1. Ex : pour une 27256 soit 32 K Octet x 8 bits.6) EEPROM ou E2PROM (Erasable Electricaly PROM) . Dans ce cas.10 à 20 minutes pour effacer sous une source d'U.prix plus faible que les EEPROM .V. puisque l’adresse et la donnée sont transmise sous forme série.7) EPROM FLASH .5) UVPROM (EPROM effaçable par une exposition aux ultraviolet U. (effaceur) . Elles remplacent donc les UVPROMs lors d’une production en grande série après avoir développé une pré série avec des UVPROMs. Les constructeurs de mémoires développent des algorithmes de programmation rapide afin de diminuer le temps de programmation.constituée de transistors MOS dont la grille est isolée .V.mémoire en technologie MOS Souvent c’est une UVEPROM mais en boîtier plastique sans fenêtre de quartz (Le coût en est ainsi réduit).5 à 25 volts .comme une mémoire flash mais avec un temps d’écriture beaucoup plus long (>15mS).écriture plus rapide que les EEPROM .Les Mémoires Le terme EPROM correspond à un ensemble de composants.mais effacement de toute la capacité de la mémoire en un coup.4) OTP MEMORY (One Time Programmable MEMORY) .

Avantages : Ces mémoires sont rapides. Le système micro doit être conçu pour assurer le rafraîchissement de ces mémoires de manière régulière. Elles sont très rapides. Elles permettent d’obtenir des capacités importantes (sous forme de modules mémoires appelés barrettes). valeurs de sortie). Lorsque l’alimentation est coupée. C'est là que se recopient le système d'exploitation et les applications (programmes). Les mémoires RAM dynamiques (DRAM) qui utilisent un condensateur comme cellule mémoire (un bit mémorisé) de l'information. ce qui nécessite un rafraîchissement périodique. Cette tâche est maintenant facilité. (Ex : qq 100KO avec 50 ns de temps d’accès). Cette information tend à se dégrader à cause des courants de fuites. et ou sont transformés vos documents avant sauvegarde sur une mémoire de masse. ou système de transfert vers une mémoire morte de type FLASH. Elles sont donc limitées aux applications micro contrôleurs industriels ou il est indispensable de ne pas perdre les données. Mémoire de type SRAM associée à une pile de sauvegarde. 3) NOVRAM = (Non volatile RAM). A une date donnée. mais de capacité réduite et de coût élevé. Ces données peuvent correspondre à des variables globales ou locales du programme. Pour les systèmes micro industriels c’est l’emplacement des données appelées variables. la RAM (Random Access Memory) Les mémoires RAM sont volatiles et à accès direct (Accès aléatoire en lecture ou écriture). voir même très rapide pour les SRAM = RAM statique). Leur coût à capacité égale est supérieur aux SRAMs. mémoire cache d’ordinateur 2) DRAM = Dynamic RAM. il est souvent préférable de les associer à un circuit spécialisé de gestion assurant le décodage et les opérations de multiplexage des adresses etc… (On utilise des circuits logiques programmables. leur capacité est souvent plus de 1000 fois la capacité des SRAMs. Les mémoires Page . ou elles peuvent atteindre de grandes capacité dans le cas des DRAM = RAM dynamiques. Cas particuliers et applications : 1) SRAM = Static RAM. car les composants nécessaires au rafraîchissement sont souvent intégrés aux modules mémoires (compteurs d’adresses).II) Les RAMs : Mémoire Vive. ou à des données de transmission ou de traitement (acquisition. C'est l'espace de travail pour les ordinateurs. stockés sur le disque dur. FPGAs …). Toutefois elles sont difficile à gérées. Elles sont souvent facile à mettre en œuvre d’un point de vue connexion. les informations qu'elles contiennent disparaissent. CPLDs. elles sont réalisées en technologie MOS ou bipolaire.Les Mémoires C. mais pour des temps d’accès parfois 10 à 20 fois supérieurs. Inconvénient : Elles sont volatiles. Application : Mémoire d’oscilloscope numérique. Dans cette catégorie de mémoires on trouve : Les mémoires RAM statiques (SRAM) dans lesquelles les informations sont mémorisées par une bascule de type D et conservées tant que l'alimentation est présente (mémoire volatile).5 - .

Les Mémoires Rem : Les boîtiers utilisés pour les mémoires correspondaient aux divers boîtiers utilisés pour les circuits intégrés DIP SO. EEPROM ou FLASH de grande capacité (Compact FLASH. SOIP.). SOIC. LSIM (72 broches). Smart MEDIA etc. et même DDR DIMM (Double Data Rate en DIMM 184 broches). SOP. Compact FLASH Smart MEDIA Les mémoires Page ..6 - . PLCC.. LCC. … Depuis quelques années le développement des appareils photos numériques a permis le développement de mémoires non volatiles de type NOVRAM. Les grandes capacitées des mémoires DRAM ont nécessitées des boitiers sous forme de barrettes (ou modules) SIP ou SIMM (30 broches). DIMM (168 broches).

7 - .2 Multiplexeur 3 /CE EN. .Les Mémoires D) Technologie de fabrication des mémoires numériques ou digitales: D. Les mémoires suite2.).1. . à partir des signaux de sélection (/CE Chip Enable ou /CS Chip Select).. (/RAS) /OE R/W (/RAS) (/CAS) EN/ (/CAS) EN /OE Q0 Q1 Q(x-1) Logique de contrôle 5 Circuits d'entrée sortie des données 4 a) Description des points mémoires élémentaires: Dans les PROMs le point mémoire est réalisé soit par fusibles métalliques (Ni-Cr ou Ti). La gestion de ces lignes et colonnes nécessite différentes fonctions ou blocs internes.lwp Page . Chaque point est à l'intersection d'une ligne et d'une colonne. La mise en avalanche d'une jonction la court-circuite (fusion => chemin conducteur). Les points mémoires sont organisés en matrice (Voir paragraphe suivant sur l'organisation des points mémoire). (/RAS) Ai+1 Ai+2 Ai+k EN/ (/CAS) k Sélection de x colonnes parmi m=x. L'ensemble des mémoires à semi-conducteur utilisent un élément de base appelé point mémoire ou bit. à la livraison chaque liaison est formée de 2 jonctions en sens inverse en série (équivalent à un circuit ouvert). ¯¯¯¯ ¯¯¯¯ Organisation matricielle des mémoires à semi-conducteur colonne1 col 2 col 3 Points mémoires colonne m A0 2 ligne1 ligne2 Sélectiond'une ligne A1 Démultiplexeur Décodeur ligne Ai 1 Matrice de points mémoire ligne n EN. . afin d'obtenir un nombre de point mémoire très important (nombre de point = produit des lignes et des colonnes). soit par fusibles silicium. soit par jonctions court-circuitées. Pour les jonction court-circuitées.5) La logique de contrôle permettant le fonctionnement de l'ensemble. en principe au nombre de 5: . /OE Output Enable.1) La matrice de point. EEPROM. La réalisation d'un point mémoire entraîne une surface plus ou moins grande suivant le type de mémoire et conditionne les capacités maximales réalisables dans chaque type de mémoire.4) Les circuits d'entrée sortie des données (Formés d'amplificateurs trois états). Les points mémoire sont organisés en tableau (matrice) de n ligne et m colonnes pour obtenir une capacité mémoire importante (n * m bits). Ces points mémoire sont réalisés de différentes façon suivant le type de mémoire (SRAM. ¯¯ et éventuellement RAS et CAS pour les RAM Dynamiques).) Organisation des mémoires à semi-conducteur.3) Le multiplexeur colonne. EPROM. R/ W Read / Write. ROM.2) Le décodeur ligne "démultiplexeur".. . DRAM.

Dans le cas des mémoires dynamique (DRAM) le point mémoire se limite à un transistor MOS et un condensateur de très faible valeur. Lorsque le fusible à été programmé (=> détruit). Le point mémoire est donc MOS canal N MOS RW. Rem: Ces mémoires existent aussi en MOS. ce sont eux qui permettent le changement d'état de la bascule (FLIP FLOP). donc perte de l'état logique mémorisé. Q3 et Q4 sont utilisés comme générateurs de courant (équivalent à une résistance de tirage ou charge). ou au contraire de relier le point mémoire aux circuit de lecture / écriture lorsque la ligne est sélectionnée. la sélection de la ligne ne permet pas au transistor d'imposer l'état bas. un circuit de lecture Point mémoire écriture vient soit lire l'état de la +5V colonne n (ou /n) ou impose les MOS en d'une SRAM MOS en générateur générateur de courant états des colonnes N et /n. mais canal N Q1 Q2 les dimensions d'un tel point mémoire empêchent d'obtenir Col n Col /n Gnd des capacités importantes dans colonne n et /n vers circuits de lecture écriture un espace réduit. Point mémoire d'une DRAM décodage ligne Le principe de fonctionnement de la cellule mémoire est assez simple : l'écriture respectivement d'un 1 ou d'un 0 consiste à charger ou à décharger le condensateur en rendant le transistor MOS conducteur. Rem: Les transistors Q1 et Q2 sont dit actifs. Point mémoire d'une PROM décodage ligne +5V ligne fusible colonne Gnd Pour les mémoires SRAMs le point mémoire est équivalent à une bascule D (à 4 ou 6 transistors).8 - . Le principe reste le même mais le transistor bipolaire est remplacé par un transistor MOS. L'inconvénient est la perte progressive de la charge des condensateurs de mémorisation.lwp Page . Dans ce cas l'information R/ W place les circuits de sortie de la mémoire en lecture ¯¯ (Read) ou écriture (Write). La résistance est également remplacée par un MOS en générateur de courant. et il est facile de multiplier ce motif. et que la liaison par le fusible ou la jonction sont présent. Les transistors Q5 et Q6 permettent d'isoler le point mémoire lorsque la ligne n'est pas sélectionnée. Les mémoires suite2.Les Mémoires Chaque point permet d'établir un état logique 0 sur la colonne qui lui correspond lorsque la ligne qui le commande est sélectionnée. et le conserve même Q5 Q6 lorsque la ligne est désélectionMOS MOS canal N canal N née. La de courant Q3 Q4 décodage ligne bascule adopte alors cet état ligne logique. et de plus statique. Le point mémoire est alors ré-inscriptible en positionnant la bascule à l'état désiré en sélectionnant sa ligne. Il est donc nécessaire de procéder régulièrement à un rafraîchissement des points mémoires. Une logique (amplificateur détecteur) permet de lire ou d'écrire l'état logique de ce condensateur. écriture et rafraichissement Gnd Il est possible d'obtenir une grande intégration car le point mémoire est de dimension très faible. MOS canal N ligne condensateur de mémorisation colonne vers ampli détecteur pour lecture. La résistance de tirage de la colonne maintient alors l'état haut.

de sa propre résistance de fuite et de la résistance non infinie des interrupteurs 1012 Ohms. puis adresse de colonne validée par /CAS (column address strobe).9 - . De part sa structure la DRAM fournit une grande capacité mémoire et donc demande un grand nombre de broches sur le bus d'adresse. Lors d'une lecture ou d'un rafraîchissement on ferme Qn. Qad2 et Qad1. Lors d'une écriture la broche de donnée (I/O) recopiera sont état logique sur le condensateur Cn en fermant les interrupteurs (transistors MOS) Qad1 et Qn. il fallait par un circuit extérieur à la mémoire (circuit dédié ou microprocesseur) faire une lecture de toutes les cases mémoires (rafraîchissement) toutes les 20 ms. Dans les premières mémoires DRAM. le signal /WE reste à l'état haut. on a décidé de diviser par 2 le nombre de broches d'adresse. Ampli détecteur (DRAM) décodage ligne et colonne Qad1 A2 I/O Qn Cn condensateur de mémorisation A1 Qad2 ampli détecteur pour lecture. par le principe de l'ampli détecteur. L'adresse complète est fournie en deux fois: Adresse de ligne validée par /RAS (Row address strobe). Une fois chargé à 5 V. le condensateur a une tension Vc qui chute à cause de sa très faible valeur. Ainsi pour éviter l'utilisation de boîtiers ayant un nombre de broches importants. Si la tension Vc est supérieure à 2. La donnée est perdue. C'est son principe de fonctionnement qui a donné le nom à la DRAM (Dynamic RAM).5 V alors S =5V (S : tension en sortie de Qad2) et sinon S=0V. Aujourd'hui les mémoires DRAM possèdent leur propre circuit de rafraîchissement interne. Au bout d'un certain temps (autour de 20 ms) sa tension a chuté de moitié et donc l'information (qui était un 1) sera vu après ce temps comme un 0. Cette opération est donc devenue en partie transparente pour l'utilisateur. écriture et rafraichissement Gnd point mémoire Pour le cycle de lecture. Les chronogrammes ci-dessous montrent la gestion en lecture et écriture des mémoires DRAMs. Les mémoires suite2.Les Mémoires Remarque: Le condensateur est automatiquement rechargé lors d'une lecture. Ainsi A1 sert de comparateur et A2 d'amplificateur assurant la recharge du condensateur. Il est donc nécessaire de rafraîchir à intervalles réguliers les données.lwp Page .

Depuis 1995 .3V.. de par la technologie employée. DDRAM. multiplexeur. Bus de données sur 64 bits + bus d'adresse sur 32 bits + signaux de contrôle. les premières barrettes SIMM comportaient 30 broches et devaient se placer par quatre (chaque barrette faisait 8 bits de données ) pour un bus de 32 bits. boîtier SIMM ou DIMM Les mémoires DRAM sont principalement utilisées dans les PC sous forme de barrettes.lwp Page . Seule la capacité mémoire augmentait et le temps d'accès était passé de 150 ns à 80 ns. sont apparues les barrettes DIMM 168 broches. les constructeurs ont cherché à améliorer la technique d'accès aux données. la technologie des DRAMs n'avait pas évolué.. Les mémoires suite2. Sur les cartes mères Pentium il fallait placer les barrettes SIMM par paires (bus de données sur 64 bits). cette tâche est confiée à un circuit FPGA dédié appelé "ChipSet". adapté à chaque évolution de processeur et de téchnologie de mémoires. l'adresse complète délivrée par le microprocesseur est fournie en deux parties par des multiplexeurs 2 vers 1..) Est de plus en plus souvent confiée à un circuit logique programmable (FPGA). RAMBUS. On compte actuellement plusieurs technologies sur le marché: DRAM classiques. ne pouvait pas être diminué de façon significative.10 - . le marché des mémoires DRAM est en pleine effervescence. séquenceur. Avant 1990. voyant que le temps d'accès. Avec l'arrivée des PC 486 et PENTIUM. SDRAM. Dans le cas des ordinateurs de type PC.. Depuis 1995 et les nouvelles cartes mères à base de Pentium II.. En effet. Il existe 2 types de barrettes mémoires : Les barrettes SIMM : à l'origine (PC386). Les barrettes sont alimentées en 5V ou en 3. Toute la logique nécessaire au fonctionnement des mémoires dynamiques (décodage. Bus de données sur 32 bits + bus d'adresse sur 32 bits (possibilité d'adresser 4 Go) + bus de contrôle. Le bus de données peut être complété avec des bits supplémentaires de correction d'erreur (8 bits de parité impaire ou code ECC Error Code Check ). tout en générant les signaux /RAS et /CAS.Les Mémoires Dans les deux cycles. sont apparues les barrettes SIMM 72 broches. le rythme des nouvelles technologies annoncées s'est accéléré. EDO. Depuis le début des années 90. Le front descendant de ces signaux permet à la mémoire de démultiplexer l'adresse délivrée par le micro.

Les Mémoires b) Organisation des points mémoires: Dans tous les cas ces points sont organisés en lignes et en colonnes afin d'obtenir des capacités importantes.2 /OE k /OE Q0 Q1 Q(x-1) multiplexeur de sortie fournissant 8 colonnes parmi m. que si la commande est effectuée par /OE. Malheureusement le temps d'accès aux données est alors souvent supérieur si la commande est réalisée par la broche /CE. Une partie des adresses de la mémoires permettent la sélection d'une ligne unique parmi n lignes à l'aide d'un démultiplexeur 1 parmi n. Les mémoires suite2. Important: Lorsque le boîtier est désélectionné (/CE inactif). /OE (Output Enable) permet la mise en basse ou en haute impédances des tampons de sortie. et permet ainsi la lecture de la mémoire (Si /CE est aussi actif).11 - . afin de réduire la consommation. il faut donc un Organisation matricielle des points mémoire d'une PROM décodage ligne +5V +5V +5V colonne1 ligne1 colonne2 colonne m A0 A1 fusible fusible Gnd fusible Gnd Démultiplexeur Sélectiond'une ligne ligne2 Gnd Fusible détruit ou défaut de métallisation dû au masque fusible Gnd fusible Gnd Gnd ligne n Ai EN fusible /CE Gnd EN fusible Gnd Gnd Ai+1 Ai+2 Ai+k Multiplexeur Sélection de x colonnes parmi m=x. permet la sélection ou la désélection du boîtier complet. Si le nombre de fils d'adresses de ce multiplexeur est k. il est fréquent d'obtenir une consommation inférieure.lwp Page . De même l'autre partie des adresses permet la sélection d'une ou de plusieurs colonnes. il y a alors m = 2k colonnes. Il est donc intéressant d'utiliser cette broche pour la commande par le décodage d'adresse. Si la mémoire délivre une donnée sous forme d'octet. Rem: 2 broches de contrôle sont présentes dans les mémoires: /CE (ou /CS) Chip Enable ou Chip Select.

soit en parallèle par démultiplexage des fils d'adresses de la mémoire. Une partie de ces fils d'adresses permettent la sélection d'une ligne de la matrice par le décodeur (X Decoder). ¯¯ ¯¯ Les mémoires suite2. Le mot mémoire appelé aussi case mémoire correspond à une adresse définie.. Dans le tableau PRODUCT SELECTOR GUIDE ci-dessous).12 - ..). I2C.lwp Page . Organisation d'une Mémoire de type parallèle (Ex: ROM). alors qu'en mode actif Icc1 = 25mA (/CE = VIL). Les autres fils d'adresses restants permettent à l'aide du décodeur (Y Decoder). Pour lire la donnée correspondant à 1 octet.Les Mémoires (Voir DOc AMD Am27C256 page 2-33. Dans toutes les mémoires une logique de sélection permet de mettre en relation un certain nombre d'éléments (bit) avec la (ou les) broche(s) de donnée(s) de la mémoire. La matrice est indiquée par (262144 Bit Cell Matrix) ce qui correspond à: 256 x 1024 bits. soit en série par une procédure séquentielle (interface série SPI. On remarque les sorties (DQ0 à DQ7) en provenance des buffers de sortie (Output Buffers). Par contre (Voir page 2-40) les courants Icc1 à Icc3 montre qu'en mode standby le courant reste inférieur à 1mA (/CE = VIH). la sélection des 8 colonnes correspondant à l'octet désiré sur la ligne sélectionnée de la matrice. Alors que tacc est de 50ns si la commande est faite par /OE. Pour Une Am27C256-120 (120ns). il faut donc disposer une adresse sur les fil de A0 à A14. le temps d'acces tacc est de 120ns si la commande est effectuée par /CE. La donnée n'apparaîtra en sortie que si les broches OE et CE sont actives (donc ici à l'état bas).

Les mémoires suite2. Le tableau ci-contre montre les conventions de représentation utilisées par les constructeurs de mémoire.lwp Page . (Extrait de la documentation: Am27C256 De chez : AMD Chronogrammes en lecture de l'UVPROM Am27256..Les Mémoires N N Convention de représentation des chronogrammes pour la gestion des mémoires.13 - . afin de spécifier aux utilisateurs les conditions de fonctionnement limites de leurs circuits.

De même que pour les EPROM. Pour bloquer un transistor. les électrons précédemment piégés dans la grille flottante transitent en sens inverse à travers l'oxyde mince et la tension de seuil redevient normale. Dans les EEPROM la faible l'épaisseur de l'oxyde entre la grille flottante et le silicium (quelques dizaines de nanomètres) rend facile l'élimination par voie électrique des électrons piégés dans la grille flottante L'oxyde est de 15 nm environ au niveau du drain. des électrons issus du drain traversent la mince couche d'oxyde et viennent se piéger dans la grille flottante (au centre). DATA BOOK Applications 1981): Ü Pour effacer un bit. l'accroissement de tension de seuil qui en résulte pour la deuxième grille interdit au MOS de devenir conducteur au cours d'une lecture ultérieure tant que des électrons sont piégés dans la grille flottante. La possibilité de reprogrammer facilement les EEPROM (voir les mémoires flash) justifie le succès de ce type de point mémoire Organisation des cellules mémoires (doc Intel.Les Mémoires 1. Pour supprimer ce blocage du transistor la seconde grille (VG) et la source sont mises à la masse. Les mémoires suite2.20 V durant 10 ms.lwp Page . et les électrons peuvent alors voyager dans les deux sens par effet tunnel à travers la couche d'oxyde (SIO2) sous l'effet d’un champ électrique issu d'une tension de +/. et l'impulsion de tension est appliquée entre drain et masse. Ü Pour écrire un bit la colonne est placée sous une tension de 18 à 20v et la ligne à 0v. Technologie de fabrication des mémoires EEPROM Les EEPROM peuvent être programmées et effacées électriquement. (Structure FLOTOX Source ST Microelectronics). Ci dessous on peut voir la structure flotox (Floating Gate Tunnel Oxyde).14 - . on place une tension de 20v sur la ligne et 0v sur la colonne. la source et le drain sont mis à la masse. et une impulsion de tension positive est appliquée entre la seconde grille en Si polycristalin (+VG) et la masse.