INSTITUTO TECNOLGICO SUPERIOR DE ESCRCEGA

Ingeniera en sistemas computacionales

Materia: Principios electricos Semestre: 6 INVESTIGACION DE LA UNIDAD Alumno: Vctor Perez Gomez

LGICASECUENCIAL
La lgica secuencial es un tipo de circuito de lgica que salida dependa no slo de la actual entrada pero tambin de la historia de la entrada. Esto est en contraste con lgica combinational, del que salida es una funcin, y solamente de, la actual entrada. Es decir la lgica secuencial tiene almacenaje (memoria) mientras que la lgica combinational no. La lgica secuencial por lo tanto se utiliza para construir algunos tipos de computadora memoria, otros tipos de retrasan y los elementos del almacenaje, y autmatas finito. La mayora de los circuitos de computadora prcticos son una mezcla de la lgica combinational y secuencial.

FLIPS-FLOPS
Un biestable, tambin llamado bscula (flip-flop en ingls), es un multivibrador capaz de permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS. Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan sncronas y en caso contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las sncronas.

flip-flop bsico con compuertas NOR. Bajo operacin normal, ambas entradas permanecen en 0 a no ser que el estado del flip-flop haya cambiado. La aplicacin de un 1 momentneo a la entrada de puesta a uno causar que el flip-flop vaya a ese estado. La entrada de puesta en uno debe volver a cero antes que se aplique un uno a la entrada de puesta a cero. Un 1 momentneo aplicado a la entrada de puesta a cero causar que el flip-flop vaya al estado de borrado (o puesta a cero). Cuando ambas entradas son inicialmente cero y se aplica un 1 a la entrada de puesta a uno o se aplica un 1 a la entrada de puesta a cero mientras que el flip-flop este borrado, quedaran las salidas sin cambio. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero, ambas salidas irn a cero. Este estado es indefinido y se evita normalmente. Si ambas salidas van a 0, el estado del flip-flop es indeterminado y depende de aquella entrada que permanezca por mayor tiempo en 1 antes de hacer la transicin a cero.

FLIP-FLOP BSICO CON COMPUERTAS NAND

El circuito bsico NAND de la figura anterior opera con ambas entradas normalmente en 1 a no ser que el estado del flip-flop tenga que cambiarse. La aplicacin de un 0 momentneo a la entrada de puesta a uno, causar que Q vaya a 1 y Q vaya a 0, llevando el flip-flop al estado de puesta a uno. Despus que la entrada de puesta a uno vuelva a 1, un 0 momentneo en la entrada de puesta a cero causar la transicin al estado de borrado (crear). Cuando ambas entradas vayan a 0, ambas salidas irn a 1; esta condicin se evita en la operacin normal de un flip-flop.

Flip- Flop tipo J K

La operacin de un FF tipo J K es muy similar a la de un FF S C. La nica diferencia es que no tiene un estado invlido. Para la condicin J=K=1 el FF complementa el estado presente. La tabla caracterstica resume el comportamiento del FF tipo J K disparado por flanco negativo.

Flip Flop tipo S R

La operacin del FF S R disparado por flanco es similar a la operacin analizada anteriormente, con la diferencia de que el cambio de estado se efecta en el flanco de bajada del pulso de reloj. El estado S=R=1 sigue siendo un estado prohibido.

Flip Flop tipo D

La operacin de un FF tipo D es mucho mas simple. Solo posee una entrada adems de la del reloj. Se le denomina "data" y es muy til cuando queremos almacenar un dato de un bit (0 o 1). Si hay un 1 en la entrada D cuando se aplica el pulso de reloj la salida Q toma el valor de 1 (SET) y lo almacena. Si hay un 0 en la entrada D, cuando se aplica el pulso de reloj la salida toma el valor de 0 (RESET) y lo almacena. El cambio en la salida del FF se efecta en el flanco de

bajada del reloj. La tabla caracterstica resume el comportamiento del FF tipo D disparado por flanco negativo.

Diseo de circuitos secuenciales sncronos Cableados puros PLDs PROM PAL PLA LCAs ASICs Semicustom Gate array Standard cells Fullcustom Microprocesadores Microcontroladores Procesadores de seal Tipos de sistemas secuenciales Diseo de sistemas cableados Utilizacin Sistemas sencillos Sistemas muy especficos Sistemas de alta velocidad Seguridad frente a copia Diseo de CIs Estructura Arquitectura Secuenciador

 Metodologas de diseo del secuenciador Automatas finitos Diseos heursticos Microprogramacin

Diseo de autmatas

Moore Mealy de diseo Realizacin del diagrama de estados Obtencin de la tabla de transiciones Obtencin de la tabla de transiciones codificada Obtencin de las excitaciones Realizacin fsica Ejemplos: Contador sncrono de tres bits Detector de secuencia ....111.....

FAMILIAS LOGICAS DE CIRCUITOS INTEGRADOS Una familia lgica es el conjunto de circuitos integrados (CIs) los cuales pueden ser interconectados entre si sin ningn tipo de Interfase o aditamento, es decir, una salida de un CI puede conectarse directamente a la entrada de otro CI de una misma familia. Se dice entonces que son compatibles. Las familias pueden clasificarse en bipolares y MOS. podemos mencionar algunos ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS, NMOS, CMOS. Las tecnologas TTL (lgica transistor- transistor) y CMOS (metal oxido-semiconductor complementario) son los mas utilizadas en la fabricacin de CIs SSI (baja escala de integracin) y MSI (media escala de integracin).

TECNOLOGIA TTL

TTL es la sigla en ingls de transistor-transistor logic, es decir, "lgica transistor a transistor". Es una familia lgica o lo que es lo mismo, una tecnologa de construccin de circuitos electrnicos digitales. En los componentes fabricados con tecnologa TTL los elementos de entrada y salida del dispositivo son transistores bipolares.

CARACTERISTICAS

Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho). Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,0V y 0,08V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas).

.TTL trabaja normalmente con 5V.

EMITTER-COUPLED LOGIC

Emitter Coupled Logic (lgica de emisores acoplados) pertenece a la familia de circuitos MSI implementada con tecnologa bipolar; es la ms rpida disponible dentro de los circuitos de tipo MSI.

La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensin de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden obtiener simultneamente dos salidas con la salida y la salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor para proporcionar ganancia en corriente y el fan-outadecuado, que en muchos casos pueden alimentar lneas de 50 directamente. Es comn la presencia de pines de alimentacin separados para estos ltimos transistores ya que, a diferencia del par diferencial, su corriente varia con la seal si no estn los dos transistores conectados a impedancias iguales. Alimentndolos separadamente se evita que estas variaciones alcancen el par diferencial.

Esta estructura produce simultneamente la salida OR /NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por comparacin, la estructura TTL slo produce la funcin NAND. A diferencia de otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentacin entre 0 y -5'2V, habitualmente. Algunas familias permiten que VEE sea -5V, para compartir la alimentacin con circuitos TTL.

APLICACIONES

Adems de las familias lgicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnologa ECL se ha utilizando en circuitos LSI:

Matrices lgicas Memorias (Motorola, Fairchild) Microprocesadores (Motorola, F100 de Ferranti) Para mejorar las prestaciones de la tecnologa CMOS, la ECL se incorpora en ciertas funciones crticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

MOS

Estas familias, son aquellas que basan su funcionamiento en los transistores de efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos, segn el canal utilizado:
1. NMOS: se basa nicamente en el empleo de transistores NMOS para obtener una funcin lgica. Su funcionamiento de la puerta lgica es el siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el transistor NMOS estar en su zona de corte, por lo tanto, la intensidad que circular por el circuito ser nula y la salida estar la tensin de polarizacin (un nivel alto); y cuando la entrada se encuentra en el caso de que est en un nivel alto, entonces el transistor estar conduciendo y se comportar como interruptor, y en la salida ser un nivel bajo. 2. PMOS:

El transistor MOS se puede identificar como un interruptor controlado por la tensin de la puerta, V_G, que es la que determinar cundo conduce y cuando no.

COMPLEMENTARY METAL OXIDE SEMICONDUCTOR

Complementary metal-oxide-semiconductor o CMOS es una de las familias lgicas empleadas en la fabricacin de circuitos integrados. Su principal caracterstica consiste en la utilizacin conjunta de transistoresde tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energa es nicamente el debido a las corrientes parsitas. En la actualidad, la mayora de los circuitos integrados que se fabrican utilizan la tecnologa CMOS. Esto incluye microprocesadores, memorias, procesadores digitales de seales y muchos otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo. PRINCIPIOS DE FUNCIONAMIENTO En un circuito CMOS, la funcin lgica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS (circuito de pull-up), y otro basado exclusivamente en transistores nMOS (circuito de pull-down). El circuito pMOS es empleado para propagar el valor binario 1 (pull-up), y el circuito nMOS para propagar el valor binario 0 (pull-down). Vase la figura. Representa una puerta lgica NOT o inversor.

Cuando la entrada es 1, el transistor nMOS est en estado de conduccin. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por lo tanto a la salida de la puerta lgica. El transistor pMOS, por el contrario, est en estado de no conduccin. Cuando la entrada es 0, el transistor pMOS est en estado de conduccin. Al estar su fuente conectada a la alimentacin (1), el valor 1 se propaga al drenador y por lo tanto a la salida de la puerta lgica. El transistor nMOS, por el contrario, est en estado de no conduccin.

Otra de las caractersticas importantes de los circuitos CMOS es que son regenerativos: una seal degradada que acometa una puerta lgica CMOS se ver restaurada a su valor lgico inicial 0 1, siempre y cuando an est dentro de los mrgenes de ruido que el circuito pueda tolerar. LVT. Tecnologa BiCMOS de baja tensin LV. Baja tensin

LVC. CMOS de baja tensin ALVC. CMOS de baja tensin mejorada ALVT. Tecnologa BiCMOS de baja tensin mejorada AHC. CMOS de alta velocidad mejorada AVC. CMOS de muy baja tensin mejorada