LAPORAN PRAKTIKUM

ELEKTRONIKA DASAR

RANGKAIAN DECODE UP COUNTER

Mata Kuliah Praktek Perancangan Sistem Digital

Dosen Pengampu : Masayu Anisah, S.T., M.T

Disusun Oleh :

Kelompok 5

Nama : Tri Ayu Ningsih

NIM : 061630320916

Kelas : 4EC

Tanggal Kumpul : Senin, 24 April 2018

PROGRAM STUDI TEKNIK ELEKTRONIKA

POLITEKNIK NEGERI SRIWIJAYA

2018
 KATA PENGANTAR

Puji syukur atas kehadirat Allah SWT, karena berkat limpahan rahmat dan karunia-Nya
sehingga penulis dapat menyelesaikan penyusunan laporan yang berjudul “Rangkaian Decode Up
Counter” tepat pada waktunya. Penulisan laporan ini bertujuan untuk memenuhi salah Satu tugas
yang diberikan dalam mata kuliah Praktek Perancangan Sistem Digital Politeknik Negeri Sriwijaya di
Bengkel Elektonika ini tepat pada waktunya.

Penulis mengucapkan terima kasih kepada Ibu Masayu Anisah,S.T.,M.T. selaku dosen mata
kuliah Praktek Perancangan Sistem Digital, yang telah memberikan tugas dan petunjuk, sehingga
penulis dapat menyelesaikan laporan ini. Penulis menyadari bahwa dalam laporan ini masih banyak
terdapat kekurangan dan keterbatasan dalam penyajian data. Oleh karena itu, penulis
mengharapkan kritik dan saran yang membangun dari semua pihak demi kesempurnaan laporan ini.
Penulis berharap laporan ini dapat bermanfaat bagi para pembaca.

Palembang, 24 April 2018

Penulis
 BAB I

PENDAHULUAN

I. Tujuan Percobaan

Setelah melakukan percobaan ini, diharapkan :

1. Mengetahui cara kerja up counter
2. Mengetahui cara kerja dekoder counter
3. Membuat rancangan dekoder counter dengan ic 7493 untuk 1 digit
4. Membuat rancangan dekoder counter 2 digit (Pembagi 100) dengan ic 7493

II. Dasar Teori

Counter adalah sebuah rangkaian digital yang mengeluarkan urutan state – state atau biner –
biner tertentu, yang merupakan aplikasi dari pulsa – pulsa inputnya. Pulsa input tersebut dapat
berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan terjadi pada interval
waktu tertentu. Counter atau biasa disebut dengan Pencacah adalah aplikasi dari flip flop yang
mempunyai fungsi menghitung proses perhitungan yang dilakukan counter secara sekuensial, baik
menghitung naik (up counting) maupun menghitung turun (down counting).

Synchronous Counter

Synchronous counter adalah Sebuah cara sederhana untuk menerapkan logika untuk setiap
bit dari counter menaik untuk setiap bit untuk beralih ketika semua bit kurang signifikan berada pada
keadaan logika tinggi. Sebagai contoh, bit 1 matikan ketika bit 0 adalah logika tinggi; bit 2 matikan
ketika kedua bit 1 dan bit 0 adalah logika tinggi; bit 3 matikan saat bit 2, bit 1 dan bit 0 semua tinggi,
dan sebagainya. Sinkron counter , pencacah yang flip-flopnya bekerja secara bersamaan. Semua
flip-flop dalam pencacah ini mendapatkan pulsa clock yang sama (dari satu sumber) secara
bersamaan. Karena semua flip-flop bekerja secara bersamaan, sehingga pencacah ini bekerja lebih
cepat (delay-nya kecil).

Sedangkan decade counter merupakan nilai maksimal yang dapat dicacah oleh suatu counter.
Jadi decade counter adalah pencacah yang hanya dapat mencacah sampai 10 hitungan saja. Jika
counter modulo 10 telah mencacah dari 0 sampai 9 maka pencacah akan mengeluarkan pulsa reset
atau clear untuk mengulang cacahan dari 0. Satu dekade counter sinkron juga dapat dibuat dengan
3
menggunakan penghitung biner sinkron untuk menghasilkan urutan menghitung dari 0 sampai 9.
Sebuah counter biner standar dapat dikonversi ke satu dekade (desimal 10) counter dengan bantuan
dari beberapa logika tambahan untuk mengimplementasikan urutan keadaan yang diinginkan.
Setelah mencapai hitungan "1001", counter mendaur ulang kembali ke "0000". sekarang memiliki
satu dekade atau Modulo-10 counter. counter serupa dengan jumlah yang berbeda output juga
umum. Dekade Penghitung juga dikenal sebagai counter-mod . Salah satu penggunaan pencacah
mod adalah sebagai panampil digit desimal. Pecacah modulo 10 dihubungkan dengan decoder BCD
to 7 segment sehingga nilai cacahan dapat ditampilkan pada 7 segment. Jika akan membuat
penampil desimal 3 digit maka dibutuhkan 3 buah pencacah modulo 10, 3 buah decoder BCD to 7
segment dan 3 buah 7 segment sebagai panampil.

Dan synchronous decade counter Serupa dengan dekade counter asynchronous, jumlah
dekade sinkron counter mulai dari 0 sampai 9 dan kemudian mendaur ulang ke 0 lagi. Hal ini
dilakukan dengan memaksa keadaan 1010 kembali ke keadaan 0000.

Satu dekade counter menghitung dari 0 sampai 9 berulang kali. Oleh karena itu, total empat
flip - flop diperlukan karena menghitung 7 rangkaian logika pulsa masukan dari 0 hingga 9, kembali
ke 0, dan kemudian mengulang setelah keadaan mencapai 9, keadaan teks adalah 0, bukan 10.
komersial, satu dekade counter sinkron menggunakan arus keluaran sebagai input untuk flip nya-
menjatuhkan, sehingga waktu switching untuk setiap ff hampir sama dalam beberapa penundaan
sirkuit. yang desigh seperti satu dekade counter dibiarkan sebagai latihan.

Apabila nilai hitungan yang stabil adalah penting di beberapa bit, yang terjadi di kebanyakan
sistem counter, counter sinkron digunakan. Ini juga menggunakan flip-flop, baik D-tipe atau jenis JK
lebih kompleks, tapi di sini, setiap tahap clock secara bersamaan oleh sinyal clock umum. Logika
gerbang antara setiap tahap aliran data sirkuit kontrol dari panggung ke panggung sehingga jumlah
perilaku yang diinginkan direalisasikan. counter Synchronous dapat dirancang untuk menghitung
naik atau turun, atau keduanya menurut masukan arah, dan mungkin presetable melalui set paralel
input.

Counter Dekade adalah jenis counter yang penting dalam puluhan daripada harus representasi
biner. Setiap keluaran akan tinggi pada gilirannya, dimulai lebih dari sepuluh setelah output telah
terjadi.

4
Prinsip Kerjanya dapat dijelaskan sebagai berikut:
Sebelum pulsa pertama datang dan masuk ke input, seluruh output counter Q3,2,1,0 dibuat 0 dengan
menggunakan direct clear walaupun sebentar saja. Pada saat pulsa pertama bergerak dari 1 ke 0,
maka output flip-flop 0 akan berubah menjadi 1. Not Q flip-flop A berubah dari 1 ke 0 juga. Hasil
perubahan ini akan masuk ke flip-flop 1 sehingga menyebabkan output Q2 menjadi 1. Hal yang
sama juga terjadi pada flip-flop 2 dan 3 sehingga output mereka berubah menjadi 1. Jadi sesudah
pulsa pertama masuk output counter akan berubah menjadi 1111.
Ketika pulsa ke dua masuk (berubah dari 1 ke 0), maka output flip-flop pertama akan berubah dari 1
ke 0 yang berarti output not Q nya juga berubah dari 0 ke 1. perubahan output not Q ini akan
diteruskan ke flip-flop yang kedua. Tetapi tidak akan menyebabkanperubahan pada flip-flop ke dua
(Q flip-flop ke dua masih tetap 1). Hal yang sama juga terjadi pada flip ketiga dan keempat. Jadi
pada pulsa yang kedua ini output dari keempat flip-flop tersebut adalah 1110.
Demikianlah seterusnya sampai pulsa ke 15 sehingga ouputnya menjadi 0001. Ketika pulsa ke 16
datang output rangkaian berubah menjadi 0000. Jadi rangkaian ini merupakan rangkaian pencacah
(counter) dari nilai tertinggi (atas) ke nilai terendah (bawah) yaitu dari 1111 sampai 0000.

5
 BAB II
PERCOBAAN

III. Alat dan bahan

1. IC 7493 2 buah
2. IC 7408 1 buah
3. LED 4 buah
4. 7SEGMENT 1 buah
5. Resistor 220Ω 4 buah
6. Digital Trainer 1 buah
7. Kabel Jumper secukupnya
8. Protoboard secukupnya

IV. Prosedur Praktikum

1. Membuat Blok Diagram

Gambar 2.1 Blok Diagram Rangkaian Up Counter

2. Membuat tabel output pada saat Digital Trainer dinyalakan dan rangkaian running secara
otomatis sesuai dengan tabel di bawah ini (DCBA)
a. Percobaan 1

Dec Biner Dec Biner

0 0000 8 1000
1 0001 9 1001
2 0010 10 1010
3 0011 11 1011
4 0100 12 1100
5 0101 13 1101
6 0110 14 1110
7 0111 15 1111

6
 b. Percobaan 2

Dec Biner
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001

3. Menyimulasikan rangkaian dengan software, jika hasil simulasi benar, buatlah rangkaian
seperti gambar di atas protoboard.
a. Output biner (0000-1111)

R1
U1(CKA)
U1
14 12
1
CKA QA
9
R2
CKB QB
8
QC 100
11
QD
2
3
R0(1) R3
R0(2)
100
7493
R4
100

Gambar 2.2 Rangkaian Counter Up 0-15

7
 b. Output Binary code decimal 1 Digit (0-9)

R1
U1(CKA)
U1
14 12 R2
CKA QA
1 9
CKB QB
8 100
QC
11
QD
2 R3
R0(1)
3
R0(2)
100
7493
R4
100

Gambar 2.3 Rangkaian Counter Up 0-9

c. Output Up Counter (0-99)

R1
U1(CKA)
U1
14 12
1
CKA QA
9
R2
CKB QB
8
QC 100
11
QD
2
3
R0(1) R3
R0(2)
100
7493
2

R4
U3:A
7408 100

R5
3

U2 100
14 12 R6
CKA QA
1 9
CKB QB
8 100
QC
11 R7
QD
2
R0(1)
3 100
R0(2)
7493
R8
100

Gambar 2.4 Rangkaian Counter 0-99

4. Ujilah rangkaian dengan digital trainer.

8
V. Hasil Percobaan
1. Percobaan 1 (0-15)
Dec Biner Dec Biner
0 0000 8 1000
1 0001 9 1001
2 0010 10 1010
3 0011 11 1011
4 0100 12 1100
5 0101 13 1101
6 0110 14 1110
7 0111 15 1111

Ket : 1 = Menyala
0 = Padam
9
2. Percobaan 2 (0-9)
Dec Biner
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001

Ket : 1 = Menyala
0 = Padam

3. Percobaan 3 (0-99

10
VI. Analisa

BAB III
PENUTUP

VII. Kesimpulan
1.

11
Daftar Pustaka

12
Lampiran 1

1. Datasheet IC 7493

2. Datasheet IC 7408

3. Display Seven Segment

13