Merged

BAB 1.
KONSEP DASAR DIGITAL
Materi :
1. Representasi Bentuk Digital dan Analog
2. Bentuk Sinyal Digital
3. Transmisi Serial & Paralel
4. Switch dalam Rangkaian Elektronika
5. Gerbang Logika Dasar
6. Tabel Kebenaran
7. Analisa Pe-waktu-an
Pendekatan Æ Representasi Numerik
Representasi ANALOG :
Besarannya dinyatakan dalam tegangan, arus atau
gerakan meter yang proporsional dengan nilai dari
besaran itu sendiri.
Contoh :
Speedometer sepedamotor (kecepatan sepeda
motor ditunjukkan oleh gerakan jarum)
Thermostat ruangan (temperatur ruangan ditunjukkan
oleh gerakan strip metalnya)
Microfon pada peralatan audio
Representasi DIGITAL
Besarannya tidak hanya ditunjukkan dalam nilai
yang proporsional saja, tetapi juga dalam simbol
yang dinamakan digit.
Contoh :
-Jam digital
-Kalkulator
-Counter pulsa telepon
Beda sistim Analog dan Digital
Sistim DIGITAL
Kombinasi dari sejumlah peralatan yang didisain untuk
memanipulasi informasi logika atau besaran fisik yang
dinyatakan dalam bentuk digital; nilainya berupa nilai-nilai diskrit.
Sebagian besar berupa peralatan elektronik, juga bisa mekanik,
magnetik atau pneumatik.
Contoh : komputer, kalkulator, audio dan video digital, sistim
telepon.
Sistim ANALOG
Terdiri dari sejumlah peralatan untuk memanipulasi besaran fisik
yang dinyatakan dalam bentuk analog. Besarannya bisa
bervariasi dalam rentang nilai yang kontinyu.
Contoh : audio amplifier, magnetic tape recording, switch lampu
Keunggulan Sistem Digital
1. Mudah dalam mendisain

2. Mudah dalam penyimpanan informasi
3. Ketepatan dan akurasi tinggi
4. Pengoperasiannya dapat diprogram
5. Lebih tahan terhadap noise
6. Dapat dibuat dalam chip IC
Bagaimana mem-proses sistim analog
menggunakan teknik digital ?
Ada 3 langkah :
1. Ubah input analog menjadi bentuk digital
2. Lakukan pemrosesan informasi digital
3. Ubah kembali output digital ke dalam bentuk analog
temperatur
Peralatan A/D Digital
Analog Ukur Analog Converter Digital Processing
Digital
D/A Pengaturan
Controller
Converter Analog temperatur
Konversi A/D – D/A

Bentuk Sinyal Digital
5V
Vo(t)
Biner ‘1’
1 1
4V
2V
Tidak digunakan
0,8 V 0 0 0
0V Biner ‘0’ t0 t1 t2 t3 t4 t
Alokasi tegangan dalam sistim digital Timing diagram sinyal digital

Rangkaian Digital
Didisain untuk menghasilkan output digital yang
bervariasi, yaitu ‘0’ atau ‘1’
Case 1
vi
0V 5V
t
4V 0V
vo
vi Rangkaian vo
Digital
Case 2
vi
0,5 V 3,7 V
t
4V 0V
vo
Transmisi SERIAL dan PARALEL
Salah satu aspek penting dalam sistim digital adalah
memindahkan data / informasi digital dari satu tempat ke
tempat lainnya Æ Transmisi
Berdasarkan jumlah circuit/kabel yang menghubungkan

kedua tempat tersebut, ada 2 jenis transmisi :
a. Transmisi Paralel Æ jumlah circuit yang terhubung lebih dari 1

b. Transmisi Serial Æ jumlah circuit yang terhubung hanya 1
Kelebihan/kekurangan :
Transmisi Paralel Æ waktu pengiriman cepat, cost mahal
Contoh : DB-25 (printer)
Transmisi Serial Æ waktu pengiriman lambat, cost murah
Contoh : internet (RJ-45), USB, DB 9
MSB A4 1 B4
A3 0 B3
Circuit A2 1 B2 Circuit
A 1 B
A1 B1
0
LSB A0 B0
Transmisi Paralel
1 1 1
Circuit 0 0 Circuit
A B
T0 T1 T2 T3 T4
AOUT BIN
Transmisi Serial
SWITCH DALAM RANGKAIAN ELEKTRONIKA
Transisi antara level digital ‘1’ dan ‘0’ dapat dibuat dengan
men-switch dari level tegangan satu ke level tegangan
yang lain (biasanya 0V dan +5V).
Komponen-komponen yang bisa dijadikan switch :

-Dioda
-Transistor
Dioda sebagai switch

Dioda Dioda
A K K A
5V arus I
5V
Forward Biased Reverse Biased

Transistor sebagai switch
5V
5V
RC
RC
Vout = 0 V Vout = 5 V
RB
RB
Transistor ON Transistor OFF
Sinyal
2V
input 0V
GERBANG LOGIKA DASAR
Gerbang Logika Æ blok dasar untuk membentuk rangkaian

elektronika digital
¾ Sebuah gerbang logika mempunyai satu terminal output

dan satu atau lebih terminal input
¾ Output-outputnya bisa bernilai HIGH (1) atau LOW (0)
tergantung dari level-level digital pada terminal inputnya.
¾ Ada 7 gerbang logika dasar : AND, OR, NOT, NAND,
NOR, Ex-OR, Ex-NOR
output
input Gerbang
logika
Gerbang AND
Input A
Output X
Input B
Simbol gerbang logika AND

Operasi AND :
• Jika Input A AND B keduanya HIGH, maka output X akan HIGH
• Jika Input A atau B salah satu atau keduanya LOW maka output X
akan LOW
X= A.B
INPUT Output
A B X
Tabel Kebenaran 0 0 0
gerbang AND – 2 input 0 1 0
1 0 0
1 1 1
Cara kerja Gerbang AND :
0 0
A 1 1
B
X = A.B
5V
Analogi elektrikal gerbang AND

+5V
B X=A.B
Gerbang AND dengan switch Transistor

Konfigurasi Pin
QUAD 2-Input AND Gate

(7408)
1 14 VCC
2 13
3 12 Quad Æ Ada 4 gerbang AND

2 input AND gate Æ gerbang AND 2 input
4 11
7408 Æ (74 = TTL), (08 = nomor urut)
5 10
6 9
GND 7 8
Gerbang AND dengan banyak Input
A
A B
C
B X = A.B.C.D D
C E
D X = A.B.C.D.E.F.G.H
F
AND – 4 input G
H AND – 8 input
INPUT Output
A B C D X
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
Tabel Kebenaran AND-4 input

0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
Konfigurasi Pin
TRIPLE 3-Input AND Gate DUAL 4-Input AND Gate

(7411) (7421)
1 14 VCC 1 14 VCC
2 13 2 13
3 12 3 12
4 11 4 11
5 10 5 10
6 9 6 9
GND 7 8 GND 7 8
Gerbang OR
Input A
Output X
Input B
Simbol gerbang logika OR

Operasi OR :
• Jika Input A OR B atau keduanya HIGH, maka output X akan HIGH
• Jika Input A dan B keduanya LOW maka output X akan LOW
X= A+B
Konfigurasi Pin
Tabel Kebenaran
gerbang OR – 2 input QUAD 2-Input OR Gate
(7432)
INPUT Output
A B X 1 14 VCC
0 0 0
0 1 1 2 13
1 0 1
3 12
1 1 1
4 11
5 10
6 9
GND 7 8
Cara kerja Gerbang OR :
0
A 1
0
1 X = A+B
5V B
Analogi elektrikal gerbang OR

+5V
B X=A+B
Gerbang OR dengan switch Transistor

Gerbang OR dengan banyak Input
A
A B
X = A+B+C C
B D
C E
F X = A+B+C+D+E+F+G+H
OR – 3 input G
H OR – 8 input
Tabel Kebenaran OR-3 input

INPUT Output
A B C X
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Gerbang NOT / INVERTER
Input A Output X
Simbol gerbang logika NOT
Operasi NOT :
• Jika Input A HIGH, maka output X akan LOW
• Jika Input A LOW, maka output X akan HIGH
X=A
Konfigurasi Pin
Tabel Kebenaran
HEX Inverting Gate
gerbang NOT / INVERTER
(7404)
INPUT Output 1 14 VCC

A X
0 1 2 13
1 0
3 12
4 11
5 10
6 9
GND 7 8
Gerbang NAND
Input A Output X Input A Output X

Input B ATAU Input B
Simbol gerbang logika NAND

Operasi NAND :
• Merupakan Inversi (kebalikan) dari operasi AND
• Jika Input A AND B keduanya HIGH, maka output X akan LOW
• Jika Input A atau B atau keduanya LOW, maka output X akan HIGH
X= A.B
Konfigurasi Pin
Tabel Kebenaran
gerbang NAND
QUAD 2-input NAND Gate
(7400)
INPUT Output
A B X
0 0 1 1 14 VCC
0 1 1
1 0 1 2 13
1 1 0
3 12
4 11
5 10
6 9
GND 7 8
Gerbang NAND dengan banyak Input
A
A B
C
B X = A.B.C D
C E
F X = A.B.C.D.E.F.G.H
NAND – 3 input G
H NAND – 8 input
Tabel Kebenaran NAND-3 input

INPUT Output
A B C X
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Gerbang NOR
Input A Output X Input A Output X

Input B ATAU Input B
Simbol gerbang logika NOR

Operasi NOR :
• Merupakan Inversi (kebalikan) dari operasi OR
• Jika Input A dan B keduanya LOW, maka output X akan HIGH
• Jika Input A OR B salah satu atau keduanya HIGH, maka
output X akan LOW
X=A+B
Konfigurasi Pin
QUAD 2-Input NOR Gate
Tabel Kebenaran (7402)
gerbang NOR
1 14 VCC
INPUT Output
2 13
A B X
0 0 1
3 12
0 1 0
1 0 0
4 11
1 1 0
5 10
6 9
GND 7 8
Gerbang Ex-OR
Input A
Output X
Input B
Simbol gerbang logika Ex-OR

Operasi Ex-OR :
• Ex-OR adalah kependekan dari Exclusive OR
• Jika salah satu dari kedua inputnya HIGH (bukan kedua-duanya),
maka output X akan HIGH
• Jika kedua inputnya bernilai LOW semua atau HIGH semua,
maka output X akan LOW
Tabel Kebenaran Gerbang Ex-OR
INPUT OUTPUT
A B X Persamaan Logika Ex-OR
0 0 0
0 1 1
1 0 1 X=A+B
1 1 0
Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1),

Ex-OR dapat disusun dari gerbang dasar : AND, OR dan NOT
Persamaan EX-OR (dari AND, OR dan NOT) :
X = AB + AB
A
B A
X X
B
Gerbang Ex-OR dari AND, OR, NOT Simbol logika Ex-OR

Konfigurasi Pin
QUAD 2-Input Exclusive OR Gate

(7486)
1 14 VCC
2 13
3 12
4 11
5 10
6 9
GND 7 8
Gerbang Ex-NOR
Input A
Output X
Input B
Simbol gerbang logika Ex-NOR

Operasi Ex-NOR :
• Ex-NOR merupakan kebalikan dari Ex-OR
• Jika salah satu dari kedua inputnya HIGH (bukan kedua-duanya),
maka output X akan LOW
• Jika kedua inputnya bernilai LOW semua atau HIGH semua,
maka output X akan HIGH
Tabel Kebenaran Gerbang Ex-NOR
INPUT OUTPUT
A B X Persamaan Logika Ex-NOR
0 0 1
0 1 0
1 0 0 X=A+B
1 1 1
Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1),

Ex-NOR dapat disusun dari gerbang dasar : AND, OR dan NOT
Persamaan EX-NOR (dari AND, OR dan NOT) :
X = AB + AB
A
B A
X X
B
Gerbang Ex-NOR dari AND, OR, NOT Simbol logika Ex-NOR

RINGKASAN JENIS GERBANG LOGIKA
No NAMA TIPE IC Simbol Logika Persamaan Tabel Kebenaran

INPUT Output
A A B X
X X=A.B 0 0 0
1 AND 7408 B 0
1
1
0
0
0
1 1 1
INPUT Output
A A B X
X
2 OR 7432 B X=A+B 0
0
0
1
0
1
1 0 1
1 1 1
INPUT Output
3 NOT 7404 A X
X=A
A X
0 1
1 0
A
INPUT Output
X A B X
4 NAND 7400 B X=A.B 0

0
0
1
1
1
1 0 1
1 1 0
RINGKASAN JENIS GERBANG LOGIKA……cont
No NAMA TIPE IC Simbol Logika Persamaan Tabel Kebenaran

A
INPUT Output
X A B X
5 NOR 7402 B X=A+B 0

0
0
1
1
0
1 0 0
1 1 0
A
INPUT OUTPUT
X A B X
6 Ex-OR 7486 B X=A + B

0
0
0
1
0
1
1 0 1
1 1 0
INPUT OUTPUT
A X
A B X
7 Ex-NOR B X=A + B
0
0
0
1
1
0
1 0 0
1 1 1
TABEL KEBENARAN
• Sebuah Tabel yang digunakan untuk menganalisa respons output
dari gerbang / rangkaian logika berdasarkan kombinasi
input-inputnya
Terdiri dari 2 bagian : Input dan Output
Bagian input bisa terdiri dua atau lebih variabel, baik variabel input
gerbang maupun variabel kontrol (mis : enable, strobe, clock)
Bagian output juga bisa terdiri dari satu atau lebih variabel
INPUT OUTPUT
X Y Z W
Ada 3 var. input 0 0 0 1
Ada 1 var. output, dimana
(n=3, yaitu X,Y,Z) 0 0 1 0
0 1 0 0 masing-masing data
Jumlah data = 8 (=2n) 0 1 1 1 mempunyai nilai “1” atau “0”
(masing-masing 3 bit) 1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
ANALISA PE-WAKTU-AN
Cara penganalisaan response output terhadap kombinasi input-inputnya
pada periode waktu tertentu,
Cara penganalisaaan yang lain adalah dengan Tabel Kebenaran
Peralatan yang digunakan disebut : Timing Diagram (Diagram pe-waktu-an).
Bentuk Timing Diagram :
1
A
0
INPUT
1
B
0
1
OUTPUT X
0
t0 t1 t2 t3 t4 t5
Contoh :
1. Buatlah timing diagram untuk mendapatkan output dari gerbang AND
berikut ini :
A
X
B
Jawab :
1
A
0
1
B
0
1
X
0
2. Buatlah timing diagram untuk mendapatkan output dari gerbang Ex-OR
berikut ini :
A
X
B
Jawab :
1
A
0
1
B
0
1
X
0
Soal Latihan :
1. Sebuah input data mempunyai urutan : 101110010. Gambarkan bentuk

gelombang dari data input tersebut dalam representasi sinyal digital.
2. Sebutkan 3 jenis aplikasi yang menggunakan teknologi digital.
3. Buat Tabel Kebenaran untuk gerbang AND-3 input berikut ini :

A
B X
C
4. Buat Tabel Kebenaran untuk gerbang NOR-4 input berikut ini :
A
B X
C
D
5. Buat Timing Diagram untuk output X dari gerbang OR-3 input berikut ini :
1
A A
B X 0
C 1
B
0
1
C
0
ALJABAR BOOLEAN (1)
Pokok Bahasan :
1. Postulat Boolean
2. Teorema Aljabar Boolean
Tujuan Instruksional Khusus :

1.Mahasiswa dapat menjelaskan dan mengerti
Postulat dan Teorema Aljabar Boolean.
2.Mahasiswa dapat mengimplementasikan Aljabar Boolean
untuk penyederhanaan rangkaian.
3.Mahasiswa dapat menuliskan persamaan Boolean
untuk setiap gerbang logika dan rangkaian logika.
1
DASAR ALJABAR BOOLEAN
Dalam mengembangkan sistem Aljabar Boolean

Perlu memulainya dengan asumsi – asumsi
yakni Postulat Boolean dan Teorema Aljabar Boolean.
Postulat Boolean :
1. 0.0 =0
2. 0.1 =0 di turunkan dari fungsi AND
3. 1.0 =0
4. 1.1 =1
5. 0+0 =0
6. 0+1 =1 di turunkan dari fungsi OR
7. 1+0 =1
8. 1+1 =1
9. 0=1 diturunkan dari fungsi NOT
10. 1=0
2
TEOREMA ALJABAR BOOLEAN
T1. COMMUTATIVE LAW :

a. A + B = B + A
b. A . B = B . A
T2. ASSOCIATIVE LAW :

a. ( A + B ) + C = A + ( B + C )
b. ( A . B) . C = A . ( B . C )
T3. DISTRIBUTIVE LAW :

a. A. ( B + C ) = A . B + A . C
b. A + ( B . C ) = ( A+B ) . ( A+C )
3
T4. IDENTITY LAW:
a. A + A = A
b. A . A = A
T5. NEGATION LAW:

a.( A’ ) = A’
b. ( A’’ ) = A
T6. REDUNDANCE LAW :

a. A + A. B = A
b. A .( A + B) = A
4
T7. :
a. 0 + A= A
b. 1 . A=A
c. 1 + A= 1
d. 0 . A= 0
T8. :
a. A’ + A = 1
b. A’ . A = 0
T9. :
a. A + A’ . B = A + B
b. A.( A’ + B ) = A . B
5
10. DE MORGAN’S THEOREM:
a. (A + B ) = A . B
b. (A . B ) = A + B
6
PEMBUKTIAN TEOREMA T6(a)
TABEL KEBENARAN UNTUK A + A . B = A
A B A.B A + A.B
0 0 0 0
0 1 0 0
1 0 0 1
1 1 1 1
7
PEMBUKTIAN TEOREMA T9(a)
TABEL KEBENARAN UNTUK A + A’ B = A+B
A B A’ . B A + A’B A + B
0 0 0 0 0
0 1 1 1 1
1 0 0 1 1
1 1 0 1 1
8
Aplikasi soal Aljabar Boole
Dari Postulat dan Teorema Aljabar Boolean diatas

tujuan utamanya adalah untuk penyederhanaan :
- Ekspresi Logika
- Persamaan Logika
- Persamaan Boolean (Fungsi Boolean)
yang inti-intinya adalah untuk mendapatkan
Rangkaian Logika(Logic Diagram) yang paling sederhana.
Contoh 1 Sederhanakan A . (A . B + C)
Penyelesaian A . (A . B + C) = A.A.B+A.C (T3a)
= A.B+A.C (T4b)
= A . (B + C) (T3a)
9
Contoh 2 Sederhanakan A’. B + A . B + A’ . B’
Penyelesaian A’ . B + A . B + A’ . B’ = (A’ + A) . B + A’ . B’ (T3a)
= 1 . B + A’ . B’ (T8a)
= B + A’ . B’ (T7b)
= B + A’ (T9a)
Contoh 3 Sederhanakan A + A . B’ + A’ . B
Penyelesaian A + A . B’ + A’ . B = (A + A . B’ ) + A’ . B
= A + A’ . B (T6a)
= A+B (T9a)
10
Contoh 2 Sederhanakan A’. B + A . B + A’ . B’
Penyelesaian A’ . B + A . B + A’ . B’ = (A’ + A) . B + A’ . B’ (T3a)
= 1 . B + A’ . B’ (T8a)
= B + A’ . B’ (T7b)
= B + A’ (T9a)
Contoh 3 Sederhanakan A + A . B’ + A’ . B
Penyelesaian A + A . B’ + A’ . B = (A + A . B’ ) + A’ . B
= A + A’ . B (T6a)
= A+B (T9a)
11
Soal Latihan I :
Sederhanakan ekspresi logika dibawah dengan

Aljabar Boolean :
1. AB’ + BC + C’A
2. A’(BC + AB + BA’)
3. ABC + AB +A
4. (A’ + AB ) (A’B)
5. BC + AD + ABCD +ADC +A’
12
Soal Latihan II :
BUATLAH TABEL KEBENARAN DARI PERSAMAAN

LOGIKA DIBAWAH:
(a) X . Y + X’ . Y + X’ . Y’ = X’ + Y
(b) A . B . C + A . C + B . C = A + B + C
(c) ( X’ . Y + Y’ . X ) + X . Y = ( X . Y’ )
(d) A . B . D + A’ . B’ . D + A . B’ .D’ = A . ( B’.D’ + B.D )
13
FUNGSI CANNONICAL
Pokok Bahasan :
1. Komplemen, Duality, Lateral dan Term
2. Maxterm dan Minterm
3. Bentuk SOP dan POS
1.Mahasiswa dapat menjelaskan tentang komplemen,
maxterm dan minterm serta bentuk SOP dan POS
2.Mahasiswa dapat mengimplementasikan ke dalam bentuk
rangkaian.
3.Mahasiswa dapat menuliskan persamaan dan membuat
diagram logika dalam bentuk SOP dan POS.
1
FUNGSI BOOLEAN
PERSAMAAN ( EKSPRESI ) ALJABAR YANG DIBENTUK DARI

VARIABEL
- VARIABEL BINER, OPERATOR BINER (OR DAN AND) , OPERATOR
UNARY (NOT) , DAN TANDA SAMA DENGAN ( = ).
Contoh :
F = AB’C F : fungsi Boolean
F : bernilai 1 jika A , B dan C = 1 ,
dan F=0 pada A , B’dan C yang
lain.
2
DUALITY :
METODE YANG BISA DILAKUKAN PADA PERSAMAAN BOOLEAN,

DENGAN MENGGANTI NILAI ATAU OPERATOR :
‘0’ MENJADI ‘1’ ATAU ‘1’ MENJADI ‘0’
‘AND’ MENJADI ‘OR’ ATAU ‘OR’ MENJADI ‘AND’
CONTOH :
X .1 = X duality-nya X + 0 = X
X . (Y + Z) duality-nya X + (Y . Z)
3
LATERAL & TERM
Lateral = menyatakan input – input sebuah gerbang logika

Term = menyatakan operasi yang dilakukan dalam sebuah gerbang
Contoh :
F = ABC’ + A’DE
Persamaan Boolean di atas mempunyai 5 input (ada 5 lateral :
A, B, C,D dan E)
Ada 5 Term ( AND untuk ABC’, AND untuk A’DE, NOT untuk C,
NOT untuk A dan OR untuk F), berarti ada 5 gerbang yang
diperlukan.
4
KOMPLEMEN
Komplemen dari sebuah fungsi didasarkan pada aturan De

Morgan dan prinsip Duality, dimana Fungsi NAND mempunyai
nilai yang sama dengan fungsi OR dari komplemen variabel -
variabelnya, dan Fungsi NOR mempunyai nilai yang sama
dengan fungsi AND dari komplemen variabel – variabelnya.
contoh :
F = (A+B+C)
maka
F’ = (A+B+C)’ = A’ . B’. C’
( A + B + C + D + ….. + Z )’ = A’ . B’ . C’ . D’… .Z’
( A . B . C . D…Z )’ = A’ + B’ + C’ + D’… +Z’
5
MINTERM DAN MAXTERM
n variabel yang membentuk operasi AND menghasilkan

suatu bentuk persamaan yang disebut MINTERM atau
standart product
contoh : Minterm (dgn 3 variabel)
XYZ
A’BC
n variabel yang membentuk operasi OR menghasilkan

suatu bentuk persamaan yang disebut MAXTERM atau
standart sum
contoh : Maxterm (dgn 3 variabel)
X + Y + Z’
A’ + B’ + C’
6
Tabel Kebenaran MINTERM DAN MAXTERM
Map
Value A B C Y
0 0 0 0 1 A’B’C’
1 0 0 1 1 A’B’C
2 0 1 0 0 (A+B’+C)
3 0 1 1 0 MINTERM
(A+B’+C’)
4 1 0 0 0 (A’+B+C)
MAXTERM
5 1 0 1 1 AB’C
6 1 1 0 0 (A’+B’+C)
7 1 1 1 1 ABC
MINTERM adalah komplemen dari MAXTERM dan sebaliknya
7
Bentuk SOP (Sum of Product) dari Tabel diatas adalah :
Y(A,B,C) = A’B’C’ + A’B’C + AB’C + ABC

atau Persamaan
Y(A,B,C) = Σ ( 0, 1, 5, 7) Bentuk SOP
A
B’
C’
A’ Y
Rangkaian B’
C
Bentuk SOP
A
B’
C
A
B
C
SUM of PRODUCT (SOP) atau disebut juga SUM OF MINTERM
8
Bentuk POS (Product of Sum) dari Tabel diatas adalah :
Y(A,B,C) = (A+B’+C) . (A+B’+C’) . (A’+B+C) . (A’+B’+C)

atau
A Persamaan
Y(A,B,C) = π ( 2, 3, 4, 6) Bentuk SOP
B’
C
A
B’ Y
Rangkaian C’
Bentuk POS A’
B
C
A’
B’
C
PRODUCT of SUM (POS) atau disebut juga PRODUCT of MAXTERM 9

Buat Tabel Kebenaran dari fungsi di bawah ini dan ekspresikan setiap fungsi menjadi SOP
dan POS :
F = ( xy + z ).( y + xz )
Jawab :
x y z (xy + z) F (y + xz)
0 0 0 0 0 0 0 0 0 0
0 0 1 0 1 1 0 0 0 0
0 1 0 0 0 0 0 1 1 0
0 1 1 0 1 1 1 1 1 0
1 0 0 0 0 0 0 0 0 0
1 0 1 0 1 1 1 0 1 1
1 1 0 1 1 0 1 1 1 0
1 1 1 1 1 1 1 1 1 1
SOP POS
F = Σ ( 3, 5, 6, 7 ) F = π ( 0, 1, 2, 4 )
atau atau
F = x’yz + xy’z + xyz’ + xyz F = (x+y+z)(x+y+z’)(x+y’+z)(x’+y+z)
` 10
Ekspresikan persamaan dibawah ini menjadi Sum of Product ( SOP ) dan Product of
Sum ( POS )
F(A, B, C, D ) = B’D + A’D + BD

Jawab :
Persamaan diatas bernilai ‘1’ untuk nilai BD = 01, AD = 01, BD = 11.
Berdasarkan Tabel Kebenaran 4 variabel ( A, B, C, D ) maka output ‘1’
berlaku untuk minterm-minterm :
A’B’C’D, A’B’CD, A’BC’D, A’BCD, AB’C’D, AB’CD, ABC’D, ABCD
SOP : F ( A, B, C, D ) = Σ( 1, 3, 5, 7, 9, 11, 13, 15 )

= A’B’C’D + A’B’CD + A’BC’D + A’BCD + AB’C’D +
AB’CD + ABC’D + ABCD
POS : F ( A, B, C, D ) = π( 0, 2, 4, 6, 8, 10, 12, 14 )

= ( A+B+C+D)(A+B+C’+D)(A+B’+C+D)(A+B’+C+D’)
(A’+B+C+D)(A’+B+C’+D)(A’+B’+C’+D)
11
DISAIN RANGKAIAN LOGIKA KOMBINASIONAL
LANGKAH - LANGKAH DI DALAM PROSES DISAIN :
1. Buat Tabel Kebenarannya
2. Tulis minterm-minterm pada output yang bernilai ‘1’
3. Tulis persamaan SOP untuk output

f = u’xy + ux’y + uxy’ + uxy
f = u’xy + ux’y + uxy’ + uxy

= u’xy + uxy + ux’y + uxy + uxy’ + uxy
4. Sederhanakan persamaan output
= xy(u’ + u) + uy(x’ + x) + ux(y’ + y)
= xy + uy + ux
5. Implementasikan dalam bentuk rangkaian
y
x
u f
12
Latihan Soal I :
Buat ekspresi logika dibawah kedalam bentuk SOP dan

bentuk POS, serta gambar rangkaian logikanya :
(a) F(a, b, c, d ) = AC’ + C’D + B’D’

(b) F(x, y, z ) = X (Y’ +Z’) + Y+ Y’Z
(c) F(a, b, c, d ) = B’C’ + AC’D + B’D
13
Latihan Soal II :
Buat Tabel Kebenaran dari fungsi di bawah ini dan ekspresikan

setiap fungsi menjadi SOP dan POS , serta rangkaian
logikanya:
F1=A(C’D+BD’).D(A’C+BD’)
F2=(AC’+CD’).B(C’+AD)
F3=(AB+C’)(A+CD’)
14
Karnaugh MAP (K-Map)
Pokok Bahasan :
1. K-map 2 variabel
2. K-map 3 variabel
3. K-map 4 variabel
4. Penyederhanaan rangkaian dengan k-map

1.Mahasiswa dapat menerangkan dan memahami cara
membuat k-map 2, 3, 4 variabel.
2.Mahasiswa dapat menerangkan dan memahami cara
peng-cover-an minterm dalam sebuah k-map..
3.Mahasiswa dapat menyederhanakan persamaan logika
melalui metode k-map.
1
Karnaugh Map (K-Map)
•Suatu peralatan grafis yang digunakan untuk menyederhanakan

persamaan logika atau mengkonversikan sebuah tabel kebenaran
menjadi sebuah rangkaian logika.
•Salah satu metode yang paling mudah untuk penyederhanaan

Rangkaian Logika.
2
Karnaugh Map 2 Variabel :
( A dan B )
B 0
Tabel Kebenaran A 1
Map
0 A’B’ A’B
Value A B Y Model I
0 1
0 0 0 A’B’
1 AB’ AB
2 3
1 0 1 A’B
Map Value
2 1 0 AB’ A 0
B 1
3 1 1 AB
0 A’B’ AB’
0 2
Model II
1 A’B AB
1 3
3
Desain Pemetaan K- Map 2
Variabel
A 0
B 1
0 B’
1 B
A’ A
4
dengan minterm-mintermnya
y F = Σ(m0,m1) = x’y + x’y’

y
x 0 1
x y F
0 x’y’ x’y y
x 0 1 0 0 1
x 1 xy’ xy 0 1 1 0 1 1
1 0 0 1 0 0
1 1 0
5
B B
A 0 1 A 0 1
00 1 00 1 F=AB +A′B +AB ′
F=AB ′+A’B
11 0 11 1
B B
A 0 1 A 0 1
00 1 00 1 F=AB +A′B +AB ′
F=AB ′+A’B
11 0 11 1 F=A+B
6
Contoh : 1
B 0
Tabel Kebenaran A 1
Map
Value A B Y 0 1 0
0 2
0 0 0 1 A’B’ 1 0 1
1 3
1 0 1 0
2 1 0 0 B 0
A 1
3 1 1 1 AB
0 A’B’ 0
0 1
Jadi Y = A’B’ + AB
1 0 AB
2 3
7
Contoh : 2
B 0
Tabel Kebenaran A 1
Map
Value A B Y 0 1 1
0 1
0 0 0 1 A’B’ 1 0 0
2 3
1 0 1 1 A’B
2 1 0 0 B 0
A 1
3 1 1 0
0 A’B’ A’B
0 1
Jadi Y = A’
1 0 0
2 3
8
A
Catatan untuk K-Map 0 1
2 Variabel 0 1
1 AB
• 0 kotak terlingkupi = “0” (Low) 1
• 1 kotak terlingkupi = 2 variabel output
• 2 kotak terlingkupi = 1 variabel output A’B’
• 4 kotak terlingkupi = “1” (High)
• Melingkupinya harus posisi “Horisontal “ Y = AB + A’B’
atau “vertikal” , yang dilingkupi digit ”1” dan
jumlah digit “1” yang dilingkupi 2n (1,
A
2,4,8,16, ...) B 0 1
0 1 1
1 1
B’ A
Y = B’ + A
9
Contoh 3:
Dari Tabel Kebenaran dibawah, tulis persamaan
logikanya dengan menggunakan K-map :
A 0
B 1
Map
Value A B Y 1
0 B’
0 0 0 1
1 0 1 1 1 1 1 B
2 1 0 0
A’ A
3 1 1 1 A 0
1
B
1 B’
0
Jadi Y = A’ + B 1 1 1 B
10
A’ A
Contoh 4 :
Sederhanakan persamaan logika :
Y = A + AB’ + A’B
Menggunakan K- map :
A 0 A 0
B 1 B 1
1 B’ 1 B’
0 0
1 1 1 B 1 1 1 B
A’ A A’ A
Jadi Y = A + B
11
( A, B dan C )
Tabel Kebenaran
Model I
Map
Value A B C Y BC
A 00 01 11 10
0 0 0 0 A’B’C’ A’B’C A’BC A’BC’
0 0 1 3 2
1 0 0 1
1 AB’C’ AB’C ABC ABC’
2 0 1 0 4 5 7 6
3 0 1 1 Model II Map Value

AB
4 1 0 0 C 00 01 11 10
5 1 0 1 0 A’B’C’
0
A’BC’
2
ABC’
6
AB’C’
4
6 1 1 0 1 A’B’C A’BC ABC AB’C

1 3 7 5
7 1 1 1
12
Tabel Kebenaran
Map
Value A B C Y
Model III Model IV
0 0 0 0
1 0 0 1
C A
AB 0 1 BC 0 1
2 0 1 0
A’B’C’ A’B’C A’B’C’ AB’C’
3 0 1 1 00
0 1
00
0 4
A’BC’ A’BC A’B’C AB’C

4 1 0 0 01
2 3
01
1 5
ABC’ ABC A’BC ABC

5 1 0 1 11
6 7
11
3 7
AB’C’ AB’C A’BC’ ABC’

6 1 1 0 10
4 5
10
2 6
7 1 1 1
Map Value
13
Variabel
C’
BC
A 00 01 11 10
0 A’
1 A
B’ B
14
Catatan untuk K- Map
3 Variabel
A 00 01 11 10
• 0 kotak terlingkupi = “0” (Low)
• 1 kotak terlingkupi = 3 variabel output 0 1
1
•
•
4 kotak terlingkupi = 1 variabel output
8 kotak terlingkupi = “1” (High)
1 1
• Melingkupinya harus posisi “Horisontal “
jumlah digit “1” yang dilingkupi 2n (1, 2, 4,
Y = AB’C’ + A’BC + A’BC’
8, ... )
00 01 11 10
A
0 1 1
A
1
1 1
BC00 01 11 10
A
0 1 1 B’
1
1 1
15
Contoh pengcoveran
AB A
C 00 01 11 10
ab
0
c 00 01 11 10
C 1 0 0 0 1 0
1 0 1 1 1
B
cout = ab + bc + ac
A
ab
0 0 1 1
G(A,B,C) = A c 00 01 11 10
C 0 0 1 1 0 0 0 1 1
B 1 0 0 1 1
f=a
A
1 0 0 1
F(A,B,C) = Σm(0,4,5,7) = AC + B’C’
C 0 0 1 1
B
16
A B C F
BC 0 0 0 0
00 01 11 10 0 0 1 1
A
00 1 0 1 0
0
1
1
0
1
1
0
11 1 1 1 1 0 0 1
1 0 1 1
1 1 0 1
+
1 1 1 1
F=AB’C’ +AB ′C +ABC +ABC ′ + A’B’C + A’BC’
BC
00 01 11 10
A
00 1 0 1
1 1 1 1 1 F=A+B ′C +BC ′
F=AB’C’ +AB ′C +ABC +ABC ′ + A’B’C + A’BC’

17
Contoh 1 :
Tabel Kebenaran Diketahui Tabel Kebenaran seperti disamping :
Map Cari persamaan logikanya :
Value A B C Y
0 0 0 0 1
BC
1 0 0 1 1 A 00 01 11 10
2 0 1 0 0 0 1 1 A’B’
1
3 0 1 1 0 1 1 1 AB
4 1 0 0 0 AC
5 1 0 1 1
6 1 1 0 1 Jadi Y = AC + AB + A’B’
7 1 1 1 1
18
Contoh 2 :
Diketahui Persamaan Boolean :

D = A’BC + A’BC’ + ABC’ + ABC + AB’C
Sederhanakan dengan metode K-map
A’BC
A BC 00 01 11 10
0 1 1 A’BC’
1
1 1 1 ABC’
AB’C ABC
BC 00 01 11 10
A
0 1 1 B
1
1 1 1
AC
Jadi D = B + AC
19
Tabel Kebenaran
( A, B, C dan D )
Map
A B C D Y CD
Valu
e AB 00 01 11 10
0 0 0 0 0 A’B’C’D’ A’B’C’D A’B’CD A’B’CD’
00 0 1 3 2
1 0 0 0 1
A’BC’D’ A’BC’D A’BCD A’BCD’
2 0 0 1 0 01 4 5 7 6
Model 1
11 ABC’D’ ABC’D ABCD ABCD’
3 0 0 1 1
12 13 15 14
4 0 1 0 0
5 0 1 0 1 10 AB’C’D’
8
AB’C’D
9
AB’CD
11
AB’CD’
10
6 0 1 1 0 AB
7 0 1 1 1 CD 00 01 11 10
8 1 0 0 0 A’B’C’D’ A’BC’D’ ABC’D’ AB’C’D’
00 0 4 12 8
9 1 0 0 1
A’B’C’D A’BC’D ABC’D AB’C’D
10 1 0 1 0 01 1 5 13 9
11 1 0 1 1 Model 2
11 A’B’CD A’BCD ABCD AB’CD
12 1 1 0 0 3 7 15 11
13 1 1 0 1 10 A’B’CD’
2
A’BCD’
6
ABCD’
14
AB’CD’
10
14 1 1 1 0
20
15 1 1 1 1
Dengan wxyz input
21
Variabel
A’ A
AB
CD 00 01 11 10
00
C’
01
D D’
11
C
10
B’
22
Catatan untuk K-Map
4 Variabel AB
CD 00 01 11 10
00 1 1 1 1
• 0 kotak terlingkupi = “0” (Low) AC’
• 1 kotak terlingkupi = 4 variabel output 01 1 1 1 1
• 4 kotak terlingkupi = 2 variabel output 11 1 1 A’
10
• 16 kotak terlingkupi = “1” (High) 1 1 1 1 ACD’
• Melingkupinya harus posisi “Horisontal “
jumlah digit “1” yang dilingkupi 2n ( 1,2, 4, 8, AB
16, ... ) CD 00 01 11 10
00 1 1 B’C’
01 1 1
11 1
10
1
A’BCD ABCD’ 23
Contoh pengcoveran :
A A A
0 0 0 0 1 0 0 0 0 1 1 1
1 0 0 0 0 1 0 0 0 0 1 1
D D D
1 1 0 1 0 0 1 0 0 0 0 0
C C C
1 1 0 0 0 0 0 1 0 0 1 0
B B B
K-map untuk LT K-map untuk EQ K-map untuk GT
LT = A' B' D + A' C + B' C D

EQ = A'B'C'D' + A'BC'D + ABCD + AB'CD’
GT = B C' D' + A C' + A B D'
24
Contoh pengcoveran :
CD F= A′BC ′+A′CD ′+ABC

00 01 11 10 +AB ′C′D ′+ABC ′+AB ′C
AB
00 0 0 0 1
01 1 1 0 1
11 1 1 1 1
10 1 0 1 1 F=BC ′+CD ′+ AC+ AD ′
25
Contoh 1
• F(A,B,C,D) =
Σm(0,2,3,5,6,7,8,10,11,14,15)
F=
C + A’BD + B’D’
A 1111
0111
1 0 0 1
0 1 0 0
D
C
1 1 1 1 D
C A
1000
1 1 1 1 0000 B
B
Kalau digambarkan dengan system coordinate
26
A
AB
Contoh 2 : Diketahui Tabel Kebenaran , CD
cari persamaan logikanya. 00 01 11 10
00 0 1
Map
A B C D Y
Value
01 1 1
0 0 0 0 0 0 D
1 0 0 0 1 0 C
11 3 1 1 1
2 0 0 1 0 1
3 0 0 1 1 1
10
2 1 1
4 0 1 0 0 0
5 0 1 0 1 0 AB A B
CD 00 01 11 10
6 0 1 1 0 1
7 0 1 1 1 1 00 1 ABC’D’
8 1 0 0 0 0
9 1 0 0 1 1
01 1 D
10 1 0 1 0 0 11 1 1 1
11 1 0 1 1 1 C 10
12 1 1 0 0 1
1 1 AB’D
13 1 1 0 1 0 A’C
B
14 1 1 1 0 0
Jadi Y = A’C + AB’D + ABC’D’ 27
15 1 1 1 1 0
W
WX
YZ 00 01 11 10 Contoh 3 : Lingkarilah dan
Tulis Persamaan Logikanya.
00 1 1
01 1
Z
11 1 1 1 1
Y WXZ’
10
1
W
WX
X YZ 00 01 11 10
00 1 1
W’X’Y’Z’
01 1
Z
YZ
Y
11 1 1 1 1
10
1
Y WX’Z
Jadi M = W’X’Y’Z’ + WXZ’ + WXX’Z + YZ

28
Physical Implementasi
° Step 1: Truth table
A B C D
° Step 2: K-map
° Step 3: Minimized sum-of-
products
° Step 4: Implementasi dengan
EQ gates
A
1 0 0 0
0 1 0 0
D
0 0 1 0
C
0 0 0 1
B
K-map untuk EQ 29
Poin-poin penggunaan K-map
• Buat persamaan ke • Tulis persamaan
bentuk SOP (melalui logika hasil peng-
tabel kebenaran). coveran.
• Minterm-mintermnya
masukkan ke k-map (
sesuaikan jumlah kotak
atau variabel input).
• Lingkari (pe-ngcover-
an) yang benar.
30
Don’t Care
• Kondisi don’t care merupakan kondisi dimana ada beberapa
kombinasi variable input yang tidak selalu dapat dinyatakan nilai
outputnya.
• Keadaan dimana nilai outputnya tersebut bisa berlogic ‘1’ atau

berlogic ‘0’ yang disimbulkan dengan “X” atau “d”.
• Kegunaan dari kondisi don’t care pada penyederhanaan fungsi

dapat dinyatakan pada fakta bahwa dapat diset dengan logic ‘1’
atau logic ‘0’, berdasar kegunaannya untuk format kelompok
logic ‘1’ yang lebih besar.
31
Karnaugh maps: don’t cares (cont’d)
• f(A,B,C,D) = Σ m(1,3,5,7,9) + d(6,12,13)
– f = A'D + B'C'D tanpa don't cares
– f = A’D + C’D dengan don't cares
A B C D f
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0 A
0 0 1 1 1
0 1 0 0 0 0 0 X 0
0 1 0 1 1
0 1 1 0 X 1 1 X 1
+
0 +
1 1 1 1 D
1 0 0 0 0 1 1 0 0
1 0 0 1 1 C
1 0 1 0 0 0 X 0 0
1 0 1 1 0 B
1 1 0 0 X
1 1 0 1 X
1 1 1 0 0
1 1 1 1 0
32
Pengcoveran dengan Don’t Cares
CD
00 01 11 10
AB
00 0 1 0 0
01 x x x 1 F=A′C′D+B+AC
11 1 1 1 x
10 x 0 1 1
33
Bentuk ilustrasi pengkoveran
A
0 X 1 0 6 prime implicants:
A'B'D, BC', AC, A'C'D, AB, B'CD
1 1 1 0
D
essential
1 0 1 1
C
0 0 1 1
minimum cover: 3 essential implicants
B
minimum cover: AC + BC' + A'B'D
A
5 prime implicants: 0 0 1 0
BD, ABC', ACD, A'BC, A'C'D
1 1 1 0
D
essential 0 1 1 1
C
0 1 0 0
minimum cover: 4 essential implicants
B
minimum cover: ABC’+ACD+A’BC+A’C’D 34
Aplikasi K-map
Pada Rangkaian Full Adder
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1 Metode Aljabar Boole
1 1 0 0 1
Cout +
1 1 1 1 1
S = A’B’Cin + A’BCin’ + A’BCin + ABCin

Cout = A’BCin + A B’Cin + ABCin’ + ABCin
= A’BCin + ABCin + AB’Cin + ABCin + ABCin’ + ABCin
= (A’ + A)BCin + (B’ + B)ACin + (Cin’ + Cin)AB
= 1·BCin + 1· ACin + 1· AB
= BCin + ACin + AB
35
Aplikasi K-map
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 0 1 0
Pengisiaan digit 1 ke K-map
B 0 1 1 1
Cin
Karnaugh Map for Cout
36
Aplikasi K-map
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 0 1 0
Pengcoveran pertama.
B 0 1 1 1
Cin
Cout = ACin
Karnaugh Map untuk Cout
37
Aplikasi K-map
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 0 1 0
Pengcoveran kedua.
B 0 1 1 1
Cin
Cout = Acin + AB
Karnaugh Map for Cout
38
Aplikasi K-map
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 0 1 0
Pengcoveran ketiga (seluruhnya)
B 0 1 1 1
Cin
Cout = ACin + AB + BCin
Karnaugh Map untuk Cout
39
Aplikasi K-map
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 1 0 1
B 1 0 1 0
Cin S = A’BCin’
Karnaugh Map untuk S
40
Aplikasi K-map
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 1 0 1
B 1 0 1 0
Cin S = A’BCin’ + A’B’Cin

41
Aplikasi K-map
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 1 0 1
B 1 0 1 0
Cin S = A’BCin’ + A’B’Cin + ABCin

42
Aplikasi K-map
Coba anda gambar rangkaian diagramnya ?
Cin
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
A 0 1 0 1 0
Adder S 0 1 1 0 1
B 1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
Cout 1 1 1 1 1
A
+
0 1 0 1
B 1 0 1 0
Cin S = A’BCin’ + A’B’Cin + ABCin + AB’Cin’

Karnaugh untuk S
Tidak bisa direduksi
43
Latihan Soal 1:
Gambarlah K-map untuk setiap ekspresi logika dibawah

serta sederhanakan dengan pengcoveran yang benar :
1. AB + B’C + A’B’
2. AC + AC’B + BC + B’C’
3. XY + X’Z + Y’Z’
4. XY +YZ + XZ +X’Y’
44
Latihan Soal 2 :
Gambarlah K-map untuk setiap ekspresi logika dibawah

serta sederhanakan dengan pengcoveran yang benar :
1. A(BC’ + C) + B(A + A’C)

2. (AC + AC’B). (BC + B’C’)
3. Z(XY + X’Z) . Y’Z’(X+ Z)
Catatan : cari minterm-mintermnya dulu (rubah kebentuk SOP)
45
MULTILEVEL NAND DAN NOR
Pokok Bahasan :
1. Pendahuluan
2. Implementasi teorema De Morgan
3. Konversi rangkaian AND, OR, NOT ke NAND dan NOR saja
4. Cara cepat merubah rangkaian AND, OR, NOT menjadi
NAND atau NOR saja
1. Mahasiswa mengerti cara meng-implementasikan teorema
de Morgan ke bentuk NAND dan NOR
2. Mahasiswa dapat membuat rangkaian pengganti AND, OR,
NOT ke NAND dan NOR dengan persamaan de Morgan
3. Mahasiswa dapat merubah rangkaian AND, OR, NOT
menjadi NAND atau NOR saja secara langsung
1
PENDAHULUAN
Gerbang NAND dan NOR merupakan gerbang universal,
artinya hanya dengan menggunakan jenis gerbang NAND saja
atau NOR saja dapat menggantikan fungsi dari 3 gerbang dasar
yang lain (AND, OR, NOT).
Multilevel, artinya : dengan mengimplementasikan gerbang NAND

atau NOR, akan ada banyak level / tingkatan mulai dari sisi input
sampai ke sisi output.
Keuntungan pemakaian NAND saja atau NOR saja dalam sebuah

rangkaian digital adalah dapat mengoptimalkan pemakaian
seluruh gerbang yang terdapat dalam sebuah IC, sehingga
menghemat biaya
2
IMPLEMENTASI TEOREMA DE MORGAN
A
1. X
X = A.A A
Teorema
de Morgan
A
X
X = A+A A
Aturan
Boolean No.6
A X
X=A
A A
Keterangan X X
A
3
A
2. X = A+A X
A
Teorema
de Morgan
A
X = A.A X
A
Aturan
Boolean No.5
X=A A X
A A
Keterangan X X
A
4
A
A.B X
3. X = A.B B
Aturan Boolean
No.10
A
X
X = A.B B
A
4. X = A+B A+B X
B
Aturan Boolean
No.10
A
X = A+B X
B
5
5. X = A+B A
X
Teorema B
De Morgan
X = A.B
Aturan Boolean
No.10
A
X = A.B X
B
6
A
6. X = A.B
X
Teorema B
De Morgan
X = A+B
Aturan Boolean
No.10
A
X
X = A+B B
7
RINGKASAN PADANAN NAND dan NOR
GERBANG NAND NOR
A X A X A X
A
A X A X
X B
B B
A A A
X X X
B B B
8
KONVERSI RANGKAIAN AND, OR, NOT KE NAND & NOR
Konversi dapat dilakukan dengan 2 cara :

1. Melalui penyelesaian persamaan logika / Boolean
2. Langsung dari gambar padanan
Melalui penyelesaian persamaan logika

Contoh 1:
Diketahui sebuah persamaan : Y = (A+B)C + AC
Selesaikan persamaan tersebut hanya dengan gerbang NAND saja
9
Jawab :
Y = (A+B)C + AC
= AC + BC + AC Å Uraikan berdasarkan Hukum Boolean
= AC + BC + AC Í Double bar- kan seluruh persamaan

(tidak mengubah nilai fungsi)
= AC.BC.AC Å selesaikan dengan De Morgan untuk Bar yang bawah
(seluruh persamaan sudah dalam bentuk NAND)
A A
B
C B
Y
Y C
Rangkaian Asal Rangkaian Dengan NAND saja

10
Contoh 2:
Selesaikan soal seperti contoh 1, dengan menggunakan gerbang NOR saja
Jawab :
Y = (A+B)C + AC
Y = AC + BC + AC Å Uraikan menurut Hk. Boolean
Y = AC + BC + AC Å Double bar-kan seluruh persamaan

dan masing-masing minterm
Y = (A+C) + (B+C) + (A+C) Å selesaikan dengan de Morgan untk

masing-masing minterm
11
A
B
C
Y
Rangkaian Asal
B Y
Rangkaian Dengan NOR saja

12
Langsung dari gambar Padanan
ÆMerupakan penyelesaian cara cepat untuk mengubah
sebuah rangkaian dengan gerbang AND, OR, NOT menjadi
hanya NAND atau NOR saja.
ÆCukup mengingat padanan seperti yang ditunjukkan
dalam ringkasan
Contoh 3:
Selesaikan soal contoh 1 dengan NAND saja
13
A
B
C
Y
A
Rangkaian Asal B
C
A Y
B
C
Rangkaian Akhir
Y
Dua NOT yang berdekatan

dapat saling dihilangkan
14
Soal Latihan :
1. Dengan menggunakan gerbang NAND saja, gambarlah rangkaian

pengganti gerbang OR.
2. Diketahui sebuah fungsi dengan persamaan :

W = A(B+C) + ABC + AB
Ubahlah fungsi tersebut hanya dengan menggunakan gerbang NOR saja.
3. Diketahui sebuah rangkaian logika sebagai berikut :

X
Y Z
Jadikan sebagai rangkaian NAND saja. Ada berapa level yang didapat ?
15
4. Diketahui sebuah rangkaian dengan NAND saja.
Ubahlah rangkaian tersebut ke dalam bentuk AND, OR dan NOT
A
B
Y
C
5. Diketahui sebuah rangkaian dengan NOR saja.

Ubahlah rangkaian tersebut ke dalam bentuk AND, OR dan NOT
D
E W
F
16
RANGKAIAN ARITMETIKA 1
Pokok Bahasan :
1. Sistim Bilangan : Desimal, Biner, Oktal, Hexadesimal
2. Konversi Sistim Bilangan

1. Mahasiswa dapat menjelaskan perbedaan bentuk dan
cara membilang dari sistim Desimal, Biner, Oktal dan
Hexadesimal
2. Mahasiswa dapat mengkonversi dari satu sistim bilangan
ke sistim bilangan yang lain.
1
SISTIM BILANGAN
Sistim Bilangan terdiri dari :

1. Sistim Desimal Æ Dasar 10
2. Sistim Biner Æ Dasar 2
3. Sistim Oktal Æ Dasar 8
4. Sistim Hexadesimal Æ Dasar 16
Aplikasi Sistim Bilangan :

1. Sistim Desimal Æ nilai mata uang : puluhan, ratusan,
ribuan dsb
2. Sistim Biner Æ rangkaian elektronika digital
3. Sistim Oktal Æ instruksi komputer dengan kode 3-bit
4. Sistim Hexadesimal Æ pengalamatan memory pada
micro controller
2
Sistim Desimal
puluhan ribu ratusan satuan
ribuan puluhan Least S
it ignifican
ign ific ant Dig t Digit
Mos t S
….. 104 103 102 101 100
…. 0 0 0 0 0
1 1 1 1 1
2 2 2 2 2
3 3 3 3 3
4 4 4 4 4
5 5 5 5 5
6 6 6 6 6
7 7 7 7 7
8 8 8 8 8
9 9 9 9 9
3
0
• Cara membilang dengan sistim desimal 1
.
.
9
10
11
.
.
• Cara menghitung dengan sistim desimal 99
100
Contoh : .
4623 .
999
3x100 = 3 1000
2x101 = 20 .
.
6x102 = 600 9999
4x103 = 4000 + .
4623 .
(empat ribu enam ratus dua puluh tiga)

4
Sistim Biner BIT = BInary digiT
Least S
ignifican
n i fi c an t Bit t Bit
ig
Most S
….. 24 23 22 21 20
…. 0 0 0 0 0
0
1 1 1 1 1 1
10
11
100
101
• Cara membilang dengan sistim biner 110
111
1000
1001
.
.
5
• Cara menghitung dengan sistim biner
Contoh :
1 0 1 1
1x 20 = 1
1x 21 = 2
0x 22 = 0
1x 23 = 8+
1110
1 0 1 0 0 1
1x20 = 1
0x21 = 0
0x22 = 0
1x23 = 8
0x24 = 0
1x25 = 32+
6
4110
Sistim Oktal
Least S
it ignifican
ignific ant Dig t Digit
Mo s t S
….. 84 83 82 81 80
…. 0 0 0 0 0
1 1 1 1 1
2 2 2 2 2
3 3 3 3 3
4 4 4 4 4
5 5 5 5 5
6 6 6 6 6
7 7 7 7 7
7
• Cara membilang dengan sistim Oktal 0
1
.
.
7
10
11
.
.
77
100
• Cara menghitung dengan sistim Oktal 101
102
Contoh : .
.
5674 777
4x80 = 4 1000
1001
7x81 = 56 .
6x82 = 384 .
5x83 = 2560 +
300410
8
Sistim Hexadesimal
Least S
Digit ignifican
fi c an t t Digit
igni
Most S
….. 164 163 162 161 160
…. 0 0 0 0 0
1 1 1 1 1
2 2 2 2 2
3 3 3 3 3
4 4 4 4 4
5 5 5 5 5
6 6 6 6 6
7 7 7 7 7
8 8 8 8 8
9 9 9 9 9
A A A A A
B B B B B
C C C C C
D D D D D
E E E E E
F F F F F 9
0
• Cara membilang dengan sistim Hexadesimal 1
2
.
.
9
A
.
.
F
• Cara menghitung dengan sistim Hexadesimal 10
11
Contoh : .
.
2E5C 9F
12x160 = 12 A0
.
5x161 = 80 .
14x162 = 3584 FF
100
2x163 = 8192 + 101
1186810 .
.
FFF
.
10
.
KONVERSI SISTIM BILANGAN
DESIMAL BINER
OKTAL HEXA
11
1. DESIMAL Æ BINER
Contoh :
1) 2810 = ……. 2 ?
LSB
2 28 0
2 14 0
2 71
2810 = 111002 2 31
1
MSB 2 345 1 LSB
2 172 0
2 86 0
2) 34510 = ……. 2 ? 2 43 1
2 21 1
2 10 0
2 5 1
34510 = 1010110012 2 0
2
1 MSB 12
2. DESIMAL Æ OKTAL
Contoh :
1) 2810 = ……. 8 ?
8 28 4 LSD
3
MSD
2810 = 348
2) 34510 = ……. 8 ?
8 345 1 LSD
8 43 3
5
34510 = 5318 MSD
13
3. DESIMAL Æ HEXADESIMAL
Contoh :
1) 2810 = ……. 16 ?
16 28 12=C LSD
1
MSD
2810 = 1C16
2) 34510 = ……. 16 ? 345 9 LSD

16
16 21 5
1 MSD
34510 = 15916
14
4. BINER Æ DESIMAL
Contoh :
1) 11012 = ……. 10 ?
11012 = 1x23+1x22+0x21+1x20
=8+4+0+1
= 1310
11012 = 1310
2) 101101112 = ……. 10 ?
101101112 = 1x27+0x26+1x25+1x24
101101112 = 18310 + 0x23+1x22+1x21+1x20
= 128+0+32+16+0+4+2+1
= 18310
15
5. OKTAL Æ DESIMAL
Contoh :
1) 758 = ……. 10 ?
758 = 7x81 + 5x80
= 56 + 5
= 6110
758 = 6110
2) 63418 = ……. 10 ?
63418 = 6x83 + 3x82 + 4x81 + 1x80
= 3072 + 192 + 32 + 1
63418 = 329710 = 329710
16
6. HEXADESIMAL Æ DESIMAL
Contoh :
1) 9F16 = ……. 10 ?
9F16 = 9x161 + 15x160
= 144 + 15
= 15910
9F16 = 15910
2) 3FE816 = ……. 10 ?
3FE816 = 3x163+15x162+14x161+8x160
= 12288 + 3840 + 224 + 8
3FE816 = 1636010 = 1636010
17
7. BINER Æ OKTAL
Contoh :
11010112 = ……. 8 ?
Cara 1 :
Konversikan Biner Æ Desimal Desimal Æ Oktal
11010112 = 1x26+1x25+1x23+1x21+1x20
8 107 3
= 64+32+8+2+1
8 13 5
= 10710 1
11010112 = 1538
Cara 2 :
Ambil per – 3bit menjadi 1 kelompok, mulai dari LSB.
Bit MSB ditambahkan “0”
1101011 Æ 001 101 011
1 5 3 8 18
8. BINER Æ HEXADESIMAL
Contoh :
11010112 = ……. 16 ?
Cara 1 :
Konversikan Biner Æ Desimal Desimal Æ Hexadesimal
11010112 = 1x26+1x25+1x23+1x21+1x20 107 11=C
16
= 64+32+8+2+1 6
= 10710
11010112 = 6C16
Cara 2 :
Ambil per – 4bit menjadi 1 kelompok, mulai dari LSB.
Bit MSB ditambahkan “0”
1101011 Æ 0110 1011
6 C 16 19
9. OKTAL Æ BINER
Contoh :
648 = ……. 2 ?
Cara 1 :
Konversikan Oktal Æ Desimal Desimal Æ Biner
648 = 6x81+4x80
2 52 0
= 48 + 4
2 26 0
= 5210
2 13 1
2 6 0
648 = 1101002 2 3 1
1
Cara 2 :
Masing-masing digit dikonversikan menjadi 3 bit biner.
64 Æ 6 4
110 1002 20
10. HEXADESIMAL Æ BINER
Contoh :
7D16 = ……. 2 ?
Cara 1 :
Konversikan Hexa Æ Desimal Desimal Æ Biner
7D16 = 7x161+13x160
2 125 1
= 112 + 14
2 62 0
= 12510
2 31 1
2 15 1
7D16 = 11111012
2 7 1
2 3 1
Cara 2 : 1
Masing-masing digit dikonversikan menjadi 4 bit biner.
7D Æ 7 D
0111 11012 21
11. OKTAL Æ HEXADESIMAL
Contoh :
578 = ……. 16 ?
Cara 1 :
Konversikan Oktal Æ Desimal Desimal Æ Hexa
578 = 5x81+7x80 47 15=F
16
= 40 + 7 2
= 4710
578 = 2F16
Cara 2 :
Konversikan Oktal Æ Biner Biner Æ Hexa
57 Æ 5 7 0010 1111
101 1112 2 F 16
22
12. HEXADESIMAL Æ OKTAL
Contoh :
6A16 = ……. 8 ?
Cara 1 :
Konversikan Hexa Æ Desimal Desimal Æ Oktal
6A16 = 6x161+10x160
= 96 + 10 8 106 2
= 10610 8 13 5
1
6A16 = 1528
Cara 2 :
Konversikan Hexa Æ Biner Biner Æ Oktal
6A Æ 6 A 001 101 010
0110 10102 1 5 28
23
Soal Latihan
Konversikan sistim bilangan berikut :
a) 2710 = …….2 f) 5178 = …….10

b) 110102 = …….8 g) D3A16 = ……..8
c) 638 = …….10 h) 478 = …..…2
d) 6FE16 = …….2 i) 7568 = ……..16
e) 11011102 = …….10 j) 4C16 = ….….2
24
Pokok Bahasan :
1. Sistim Coding
2. Fungsi-fungsi Aritmetika Biner : penjumlahan, pengurangan,
perkalian, pembagian
3. Implementasi fungsi Aritmetika pada sistim Bilangan yang
lain
1. Mahasiswa dapat membedakan sistim kode : BCD, ASCII,
Grey dan Hamming
2. Mahasiswa dapat melakukan fungsi : penjumlahan,
pengurangan, pembagian dan perkalian dengan sistim biner
3. Mahasiswa dapat melakukan fungsi : penjumlahan,
pengurangan, perkalian dan pembagian dengan sistim
yang lain 1
SISTIM CODING
1. Kode BCD (Binary Coded Decimal)
Merepresentasikan masing-masing 10 digit desimal

menjadi kode 4-digit biner.
Kode ini digunakan untuk meng-outputkan hasil digital ke

peralatan yang men-displaykan bilangan numerik (0-9),
seperti : jam digital, voltmeter digital
2
Ada 5 jenis kode BCD :
1. Kode 8421
2. Kode 5421 Kode dengan faktor pembobot
3. Kode 2421
4. Kode Excess-3
Bukan kode pembobot
5. Kode 2 of 5
Kode pembobot direpresentasikan sebagai :
d10 = 8xa3 + 4xa2 + 2xa1 + 1xa0
Nilai desimal Nilai bobot (tergantung jenis

kode pembobot)
3
Contoh :
1) 710 = ….BCD (8421) ?
710 = 8x0 + 4x1 + 2x1 + 1x1 Æ 710 = 0111BCD(8421)
2) 1810 = ….BCD (5421) ?

1810 = 5x0 + 4x0 + 2x0 + 1x1 5x1 + 4x0 + 2x1 + 1x1
= 0001 1011BCD(5421)
3) 4810 = ….BCD (2421) ?
4810 = 2x0 + 4x1 + 2x0 + 1x0 2x1 + 4x1 + 2x1 + 1x0

= 0100 1110BCD(2421)
Dari ke-tiga jenis kode BCD dengan bobot, yang paling

banyak digunakan adalah kode 8421 4
Kode Excess-3
Kode ini memiliki kelebihan nilai 3 dari digit asalnya.
Contoh :
010 disimpan sebagai (0+3) = 0011Excess-3
Nilai tertinggi untuk BCD Excess-3 adalah (9+3) = 1100Excess-3
Kode 2 of 5
Kode ini memiliki 2 nilai bit “1” dari 5 bit yang tersedia.
Penempatan bit “1” dimulai dari MSB, sedang bit “1”
untuk digit berikutnya mengikuti posisi di sebelahnya.
Contoh :
210 disimpan sebagai 100102 of 5
5
Ringkasan Kode BCD
Digit Kode Kode Kode Kode Kode 2

desimal 8421 5421 2421 Excess-3 of 5
0 0000 0000 0000 0011 11000
1 0001 0001 0001 0100 10100
2 0010 0010 0010 0101 10010
3 0011 0011 0011 0110 10001
4 0100 0100 0100 0111 01100
5 0101 1000 1011 1000 01010
6 0110 1001 1100 1001 01001
7 0111 1010 1101 1010 00110
8 1000 1011 1110 1011 00101
9 1001 1100 1111 1100 00011
tidak 1010 0101 0101 0000 sembarang
digunakan 1011 0110 0110 0001 pola
1100 0111 0111 0010 yg lain
1101 1101 1000 1101
1110 1110 1001 1110
1111 1111 1010 1111
6
2. Kode ASCII (American Standard Code for
Information Interchange)
Merepresentasikan nilai alphanumeric (huruf, bilangan dan simbol)

menjadi nilai-nilai biner
Nilai-nilai ini akan dibaca dan diproses oleh peralatan digital

(misal : komputer, microprocessor) dalam bentuk biner
ASCII Code terdiri dari 7 bit biner Æ 27 = 128 kombinasi kode

7 bit Æ 3 bit MSB dan 4 bit LSB
Contoh :
100 0111 = G
Grup 3 bit Grup 4 bit
(MSB) (LSB)
7
Tabel ASCII
LSB MSB 000 001 010 011 100 101 110 111
0000 NUL DLE SP 0 @ P ` p
0001 SOH DC1 ! 1 A Q a q
0010 STX DC2 " 2 B R b r
0011 ETX DC3 # 3 C S c s
0100 EOT DC4 $ 4 D T d t
0101 ENQ NAK % 5 E U e u
0110 ACK SYN & 6 F V f v
0111 BEL ETB ' 7 G W g w
1000 BS CAN ( 8 H X h x
1001 HT EM ) 9 I Y i y
1010 LF SUB * : J Z j z
1011 VT ESC + ; K [ k {
1100 FF FS , < L \ l |
1101 CR GS - = M ] m }
1110 SOH RS . > N ^ n ~
1111 SI US / ? O _ o DEL
8
Definisi kelas kontrol :
ACK Acknowledge GS Group Separator
BEL Bell HT Horizontal Tag
BS Backspace LF Line Feed
CAN Cancel NAK Negative Acknowledge
CR Carriage Return NUL Null
DC1-DC4 Direct Control RS Record Separator
DEL Delete idle SI Shift In
DLE Data Link Escape SO Shift Out
EM End of Medium SOH Start of Heading
ENQ Enquiry STX Start of Text
EOT End of Transmission SUB Substitute
ESC Escape SYN Synchronous Idle
ETB End f Transmission Block US Unit Separator
ETX End Text VT Vertical Tab
FF Form Feed
FS Form Separator
Contoh :
Dengan menggunakan Tabel ASCII, tentukan kode ASCII untuk 65-M
Jawab : 6 = 011 0110

5 = 011 0101
- = 010 1101
M = 100 1101 9
3. Gray Code
Digunakan dalam peng-kode an posisi sudut dari peralatan yang

bergerak secara berputar, seperti motor stepper, mesin bubut
otomatis, gerinda
Kode ini terdiri dari 4 bit biner, dengan 24 Æ 16 kombinasi untuk

total putaran 360o.
Masing-masing kode digunakan untuk perbedaan sudut 22,5o
(= 360o/16)
10
Bilangan Gray Code Biner 4-bit
1000 0000 0 0000 0000
1001 0001 1 0001 0001
2 0011 0010
1011 0011 3 0010 0011
4 0110 0100
1010 0010 5 0111 0101
6 0101 0110
1110 7 0100 0111
0110
8 1100 1000
9 1101 1001
1111 0111
10 1111 1010
1101 0101 11 1110 1011
1100 0100 12 1010 1100
13 1011 1101
14 1001 1110
Roda Gray Code 15 1000 1111
Tabel Gray Code dan Biner

11
4. Hamming Code
Kode ini dikenalkan oleh Richard Hamming (1950) sebagai

kode tunggal pengoreksi kesalahan (single error-correcting code).
Bit penge-cek ditambahkan ke dalam bit-bit informasi,

jika suatu saat ada perubahan bit-bit data ketika proses transmisi,
maka bit-bit informasi asli masih bisa diselamatkan.
Kode ini dikenal pula sebagai parity code
Bit penge-cek tambahan diberikan pada bit-bit informasi sebelum

ditransmisikan, sedangkan pada sisi penerima dilakukan
penge-cek an dengan algoritma yang sama dengan
pembangkitan bit penge-cek tambahan
12
Cara pengisian bit tambahan pada bit-bit informasi
a1 a2 a3 a4 a5 a6 a7
x x 1 x 0 1 1
Bit data /
Bit pengisi informasi
Untuk bit data 4-bit, bit-bit data terletak pada posisi 3, 5, 6 dan 7
Bit pengisi terletak pada posisi 1, 2, 4 (2K) Æ K = jumlah bit data - 1
Σ Bit pengisi/cek Σ bit informasi
Jumlah bit informasi = 2 1
2n – n – 1 3 4
(n Æ jumlah bit cek) 4 11
5 26 13
Nilai bit pengisi/cek : (untuk informasi 4-bit)
a1 = a3 + a5 + a7
a2 = a3 + a6 + a7
a4 = a5 + a6 + a7
Untuk informasi n-bit, nilai bit pengisi / cek adalah :
a1= 3,5,7,9,11,13,15,...
a2= 3,6,7,10,11,14,15,...
a4= 5,6,7,12,13,14,15,20,21,22,23,... Bit-bit masing-masing
a8= 9-15,24-31,40-47,... posisi yang disertakan
a16= 17-31,48-63,80-95,... di Ex-OR kan
a32= 33-63,96-127,160-191,...
dst. 14
Tabel Hamming untuk informasi 4-bit
Data/bit a1 a2 a3 a4 a5 a6 a7
0000 0 0 0 0 0 0 0
0001 1 1 0 1 0 0 1
0010 0 1 0 1 0 1 0
0011 1 0 0 0 0 1 1
0100 1 0 0 1 1 0 0
0101 0 1 0 0 1 0 1
0110 1 1 0 0 1 1 0
0111 0 0 0 1 1 1 1
1000 1 1 1 0 0 0 0
1001 0 0 1 1 0 0 1
1010 1 0 1 1 0 1 0
1011 0 1 1 0 0 1 1
1100 0 1 1 1 1 0 0
1101 1 0 1 0 1 0 1
1110 0 0 1 0 1 1 0
1111 1 1 1 1 1 1 1
15
Contoh :
Bagaimana bentuk data yang ditransmisikan dengan

kode Hamming, jika diketahui bit data = 1010 ?
Jawab :
a1 = a3 + a5 + a7 Æ a1 = 1 + 0 + 0 = 1
a2 = a3 + a6 + a7 Æ a2 = 1 + 1 + 0 = 0
a4 = a5 + a6 + a7 Æ a3 = 0 + 1 + 0 = 1
Sehingga bentuk data yang ditransmisikan menjadi : 1011010
16
Cara penge-cek an di sisi terima : (untuk informasi 4-bit)
e1 = a1 + a3 + a5 + a7
e2 = a2 + a3 + a6 + a7
e3 = a4 + a5 + a6 + a7
Jika nilai e = 0, maka seluruh data yang diterima adalah benar
17
Untuk informasi n-bit, cara penge-cek an adalah :
1. Tanda semua posisi bit yang merupakan pangkat dua

sebagai bit penge-cek (posisi 1, 2, 4, 8, 16, 32, 64, ...) .
2. Posisi yang lain digunakan sebagai bit data yang akan
dikodekan (posisi 3, 5, 6, 7, 9, 10, 11, 12, 13, 14, 15, 17, ...)
3. Masing-masing bit pengecek menghitung bit setiap posisi
dengan cara menge-cek dan melewati, sebagai berikut :
Posisi 1 : cek 1 bit, lewat 1 bit, cek 1 bit, lewat 1 bit dsb
(1,3,5,7,9,11, 13, 15…)
(2,3,6,7,10,11, 14, 15,…)
………….. Next page
18
…..….cont’d
(4,5,6,7,12,13,14,15,20,21,22,23, …)
Posisi 8: cek 8 bit, lewat 8 bit, cek 8 bit, lewat 8 bit dsb
(8-15,24-31,40-47,...)
Posisi 32: cek 32 bit, lewat 32 bit, cek 32 bit, lewat 32
bit, dsb. (32-63,96-127,160-191,...)
Beri nilai bit penge-cek = 1 jika total bit “1” di posisi

yang di cek adalah ganjil (Odd)
dan beri nilai 0 jika total bit “1” adalah genap (Even)
19
Contoh :
Sebuah urutan data diterima : 0010011
Dengan : e1 = 0 e2 = 1 e4 = 0
Tentukan bit di posisi mana yang salah ? Berapa nilai
data asli (sebelum ditambah bit penge-cek) ?
Jawab :
e1 = a1 + a3 + a5 + a7 = 0 + 1 + 0 + 1 = 0 Æ benar
e2 = a2 + a3 + a6 + a7 = 0 + 1 + 1 + 1 = 1 Æ salah
e3 = a4 + a5 + a6 + a7 = 0 + 0 + 1 + 1 = 0 Æ benar
a1 = a3 + a5 + a7 = 1 + 0 + 1 = 0 Æ sama dengan yang dikirim

a2 = a3 + a6 + a7 = 1 + 1 + 1 = 1 Æ tidak sama dengan yang
dikirim
a3 = a5 + a6 + a7 = 0 + 1 + 1 = 0 Æ sama dengan yang dikirim
Berarti bit di posisi 2 yang salah, seharusnya yang diterima

adalah : 0110011
Nilai data asli = a3a5a6a7 = 1011 20
FUNGSI-FUNGSI ARITMETIKA BINER
1. PENJUMLAHAN
- Penjumlahan dasar (pada kolom LSB)
A0 + B0 = Σ0 + Cout
Tabel Kebenaran untuk

Penjumlahan 2 bit biner (LSB)
0 + 0 = 0 carry 0
0 + 1 = 1 carry 0 A0 B0 Σ0 Cout
1 + 0 = 1 carry 0 0 0 0 0
1 + 1 = 0 carry 1 0 1 1 0
1 0 1 0
1 1 0 1
21
- Penjumlahan lanjut (selain kolom LSB)
Ai + Bi + Cin = Σi + Cout i = 2,3,4,..

Cin Cin
Penjumlahan 2 bit biner (lanjut)
A1 A0
+ B1 B0 A1 B1 Cin Σ1 Cout
Σn Σ1 Σ0 0 0 0 0 0
0 0 1 1 0
+ +
0 1 0 1 0
Cout Cout
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
22
Contoh :
1. 5 0101
+4 + 0100
9 1001 = 910
2. 18 10010
+2 + 00010
20 10100 = 2010
3. 147 10010011
+ 75 + 01001011
222 11011110 = 22210
23
2. PENGURANGAN
- Pengurangan dasar (pada kolom LSB)
A0 - B0 = R0 + Bout

Pengurangan 2 bit biner (LSB)
0 - 0 = 0 borrow 0
0 - 1 = 1 borrow 1 A0 B0 R0 Bout
1 - 0 = 1 borrow 0 0 0 0 0
1 - 1 = 0 borrow 0 0 1 1 1
1 0 1 0
1 1 0 0
24
- Pengurangan lanjut (selain kolom LSB)
Ai - Bi - Bin = Ri + Bout i = 2,3,4,..

Bin Bin
Pengurangann 2 bit biner (lanjut)
A1 A0
- B1 B0 A1 B1 Bin R1 Bout
Rn R1 R0 0 0 0 0 0
+ + 0 0 1 1 1
Bout Bout 0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
25
Contoh :
1. 9 1001
- 4 + 0100
5 0101 = 510
2. 18 10010
-12 - 01100
6 00110 = 610
3. 147 10010011
- 75 + 01001011
72 10001000= 7210
26
3. PERKALIAN
9 Perkalian biner pada dasarnya sama dengan perkalian

desimal, nilai yang dihasilkan hanya “0” dan “1”
9 Bergeser satu ke kanan setiap dikalikan 1 bit pengali
9 Setelah proses perkalian masing-masing bit pengali selesai,
lakukan penjumlahan masing-masing kolom bit hasil
Desimal Biner
13 1101 Æ yang dikalikan
x 11 x 1011 Æ pengali
13 1101
13 1101
143 0000
1101
10001111 = 14310 Æ hasil kali
27
4. PEMBAGIAN
9 Pembagian biner pada dasarnya sama dengan pembagian

desimal, nilai yang dihasilkan hanya “0” dan “1”
9 Bit-bit yang dibagi diambil bit per bit dari sebelah kiri.
Apabila nilainya lebih dari bit pembagi, maka bagilah
bit-bit tersebut, tetapi jika setelah bergeser 1 bit
nilainya masih di bawah nilai pembagi, maka hasil bagi = 0.
Desimal Biner
3 11 = 310 hasil bagi
3/9 011 / 1001
-9 - 011 yang dibagi
0 pembagi 0011
- 011
0
28
FUNGSI ARITMETIKA untuk sistim bilangan lain
1. PENJUMLAHAN
OCTAL HEXADECIMAL BCD
Contoh : Contoh : Contoh :
73 1D3 47 0100 0111

+ 15 + 39 + 15 0001 0101
110 20C 62 0101 1100
0110
0110 0010
invalid ( > 9), 6 2

tambahkan 6 (0110)
29
2. PENGURANGAN
OCTAL HEXADECIMAL BCD
Contoh : Contoh : Contoh :
62 1D3 56 0101 0110

- 34 - 9F - 34 0011 0100
26 134 22 0010 0010
2 2
30
3. PERKALIAN
OCTAL HEXADECIMAL
Contoh : Contoh :
14 1E2
x 13 x 25
44 96A
14 3C4
204 45AA
31
4. PEMBAGIAN
OCTAL HEXADECIMAL
Contoh : Contoh :
62 64
5/372 F/ 5DC
- 36 - 5A
12 3C
- 12 - 3C
0 0
32
Soal Latihan
1. Konversikan command berikut ini ke dalam kode ASCII :

BEGIN()
23:LD A,100h;
LD B,20h;
ADD A,B;
GOTO 23;
END;
2. Sebuah urutan data diterima : 1010101

dimana : e1 = 1 e2 = 0 e4 = 0
Dengan kode Hamming, tentukan bit di posisi mana yang

salah ? Berapa nilai data asli (sebelum ditambah bit
penge-cek) ?
33
3. Selesaikan seluruh operasi aritmetika berikut menggunakan
sistim bilangan :
1) biner 2) oktal 3) hexadecimal
a. 19 + 3 = …. c. 22 – 8 = …..
b. 12 x 5 = …. d. 48 : 12 = ….
34
Pokok Bahasan :
1. Bilangan biner bertanda (positif dan negatif)
2. Sistim 1’st dan 2’s-complement
3. Rangkaian Aritmetika : Adder, Subtractor
4. Arithmetic/Logic Unit
1. Mahasiswa dapat membentuk bilangan biner bertanda dari
bilangan desimal positif dan negatif
2. Mahasiswa dapat melakukan operasi penjumlahan bilangan-
bilangan biner bertanda dengan bentuk 2’s complement
3. Mahasiswa dapat membuat rangkaian Adder dan Subtractor
4. Mahasiswa dapat menggunakan IC Arithmetic/Logic Unit
1
BILANGAN BINER BERTANDA
Tanda + dinyatakan sebagai biner “0”

+5 Æ 0 0101
-5 Æ 1 0101
Tanda - dinyatakan sebagai biner “1”
Tanda di depan bilangan membingungkan dalam

menyatakan besaran dari bilangan itu sendiri
+5 -5 +5 -5 +3 -3
+3 -3 -3 +3 -5 +5
+8 -8 +2 -2 -2 +2
Hanya menjumlahkan besaran Merupakan pengurangan dari bilangan
dari 2 bilangan, tanda sesuai besar dengan bilangan kecil, tanda
dengan tanda kedua bilangan mengikuti bilangan yang besar 2
SISTIM 1’S dan 2’S COMPLEMENT
1’S COMPLEMENT
Bilangan Komplemen : Biner “0” menjadi “1”
Biner “1” menjadi “0”
Contoh :
Carilah komplemen dari 10110
10110 Æ komplemen-nya : 01001
Carilah komplemen dari 110

110 Æ komplemen-nya : 001
3
2’S COMPLEMENT
• Bentuk ini banyak digunakan dalam sistim komputer
untuk memproses persamaan aritmetika dan bilangan biner.
• Dengan bentuk ini mudah membedakan bilangan biner
positif dan negatif
Cara membuat 2’s Complement :

1. Jika yang diketahui adalah bilangan desimal, jadikan
ke bentuk biner.
2. Apabila bilangan tersebut bertanda +, biarkan ke bentuk
biner yang sudah ada
3. Apabila bilangan tersebut bertanda -, lakukan cara sbb :
a. Carilah komplemen dari bilangan biner-nya.
b. Tambahkan 1.
c. Untuk kembali ke bentuk desimal, lakukan konversi biner
ke desimal 4
Contoh :
1. Konversikan +3510 ke bentuk 2’s complement-nya

Jawab :
35 = 010011
2’s compl : 010011
2. Konversikan -3510 ke bentuk 2’s complement-nya

Jawab :
35 = 010011
1’s compl : 101100
+1 : 1
2’s compl : 101101
5
3. Konversikan bentuk 2’s complement 1101 1101 kembali
ke bentuk desimal-nya
Jawab :
2’s compl : 1101 1101
1’s compl : 0010 0010
+1 : 1
biner : 0010 0011
desimal : -35
4. Konversikan -9810 ke bentuk 2’s complement-nya

Jawab :
biner : 0110 0010
1’s compl : 1001 1101
+1 : 1
2’s compl : 1001 1110
6
RANGKAIAN ARITMETIKA
• Rangkaian Aritmetika yang dipelajari di sini adalah

rangkaian Adder (penjumlah) dan Subtractor (pengurang)
• Bentuk data yang dijumlah / dikurangkan adalah BINER
• Adder merupakan dasar dari Multiplier (Perkalian)
• Subtractor merupakan dasar dari Divider (Pembagian)
HALF ADDER HALF

SUBTRACTOR
ADDER SUBTRACTOR
FULL ADDER FULL
SUBTRACTOR
7
HALF ADDER
Merupakan implementasi operasi penjumlahan dasar

dua bilangan
A0 + B0 = Σ0 + Cout
A0 Augend / yang dijumlahkan

+ B0 Addend / penjumlah
Σo Sum / hasil
+
Cout Carry
8
Penjumlahan 2 bit biner (LSB)
A0 B0 Σ0 Cout
0 0 0 0 A0
0 1 1 0 Σ0
1 0 1 0 B0
1 1 0 1
Cout
Dari Tabel Kebenaran,
dapatkan persamaan untuk Σ0
Rangkaian Half Adder
dan Cout (menggunakan K-Map)
A0 B0 0 1 A0 B0 0 1
0 0 1 0 0 0
1 1 0 1 0 1
Σ0 = A0.B0 + A0.B0 Cout = A0.B0

= A0 + B0
9
FULL ADDER
Merupakan implementasi operasi penjumlahan dasar

dua bilangan
Ai + Bi + Cin = Σi + Cout i = 2,3,4,..
Cin Cin
A1 A0
+ B1 B0
Σn Σ1 Σ0
+ +
Cout Cout
10
Penjumlahan 2 bit biner (lanjut)
B1Cin
A1 B1 Cin Σ1 Cout A1 00 01 11 10
0 0 1 0 1
0 0 0 0 0 1 1 0 1 0
0 0 1 1 0
0 1 0 1 0 Σ1 = A1B1Cin + A1B1Cin
0 1 1 0 1 + A1B1Cin + A1B1Cin
1 0 0 1 0 = A1 + B1 + Cin
1 0 1 0 1
1 1 0 0 1 B1Cin
1 1 1 1 1 A1 00 01 11 10
0 0 0 1 0
1 0 1 1 1
dapatkan persamaan untuk Σ0 Cout = A1Cin + A1B1 + B1Cin
11
Rangkaian Full Adder
A1
B1 Σ1
Cin
Cout
12
PARALLEL ADDER
Terdiri dari beberapa Full adder yang dirangkai seri,
sehingga dapat melakukan operasi penjumlahan dua bilangan
dengan lebih dari 1 bit biner
1 0 1 0 1 B4 B3 B2 B1 B0
A
B 0 0 1 1 1 C5 C4 C3 C2 C1 C0
+ FA FA FA FA FA
Σ 1 1 1 0 0 #4 #3 #2 #1 #0
Cout 0 0 1 1 1 Σ4 Σ3 Σ2 Σ1 Σ0
A4 A3 A2 A1 A0
13
IC PARALLEL ADDER (74HC283)
10 11 8 7 3 4 1 16
A1 B1 A2 B2 A3 B3 A4 B4
13 14 VCC = pin5
Cin Cout
Σ1 Σ2 Σ3 Σ4 GND = pin 12
9 6 2 15
A1 – A4 = Augend
B1 – B4 = Addend
Σ1 – Σ4 = Sum
Cin = Carry In
Cout = Carry out
14
74HC283 sebagai Adder 8-bit
8-bit Augend
A8 A7 A6 A5 A4 A3 A2 A1
C8 4-bit paralel adder C5 4-bit paralel adder C1

74HC283 74HC283
B8 B7 B6 B5 B4 B3 B2 B1
8-bit Addend
Σ8 Σ7 Σ6 Σ5 Σ4 Σ3 Σ2 Σ1
8-bit Sum
15
HALF SUBTRACTOR
Merupakan implementasi operasi pengurangan dasar

dua bilangan
A0 - B0 = R0 + Bout

Pengurangan 2 bit biner (LSB)
A0
- B0 A0 B0 R0 Bout
0 0 0 0
Ro
+ 0 1 1 1
Bout 1 0 1 0
1 1 0 0
16
dapatkan persamaan untuk R0 A0
dan Bout (menggunakan K-Map) R0
B0
A0 B0 0 1
0 0 1 Bout
1 1 0
R0 = A0.B0 + A0.B0 Rangkaian Half Subtractor

= A0 + B0
A0 B0 0 1
0 0 1
1 0 0
Bout = A0.B0
17
FULL SUBTRACTOR
Merupakan implementasi operasi pengurangan dasar

dua bilangan
Ai - Bi - Bin = Ri + Bout i = 2,3,4,..
Bin Bin
A1 A0
+ B1 B0
Rn R1 R0
+ +
Bout Bout
18
Tabel Kebenaran untuk Pengurangan 2 bit biner (lanjut)
A1 B1 B in R1 B out
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
19
Dari Tabel Kebenaran, dapatkan persamaan untuk Σ0
B1Bin B1Bin
A1 00 01 11 10 A1 00 01 11 10
0 0 1 0 1 0 0 1 1 1
1 1 0 1 0 1 0 0 1 0
R1 = A1B1Bin + A1B1Bin Bout = A1Bin + A1B1+ B1Bin

+ A1B1Bin + A1B1Bin
= A1 + B1 + Bin
Rangkaian Full Subtractor
A1
B1 R1
Bin Bout
20
ARITHMETC/LOGIC UNIT (ALU)
Merupakan paket Large Scale Integrated-Circuit (LSI).

Mempunyai dua jenis operasi, yaitu : Aritmetika dan Logika
A0 F0
A A1 F1 F
A2 F2
A3 F3
74181 Carry-in(CN)
B0 CN
B B1 M Mode Control
B2 CN+4 Carry-out(CN+4)
B3 Equality
A=B
S0 Generate
Function S1 G
S2 P Propagate
Select
S3
21
Tabel Fungsi ALU 74181
M= L
SELECTION
M=H Aritmetic Operation
Logic Function Cn=H
S3 S2 S1 S0
(no carry)
L L L L F = A' F=A
L L L H F = (A+B)' F=A+B
L L H L F=A'B F=A+B'
L L H H F=0 F=minus 1 (2's comp)
L H L L F=(AB)' F=A plus AB'
L H L H F=B' F=(A+B) plus AB'
L H H L F=A+B F=A minus B minus 1
L H H H F=AB' F=AB' minus 1
H L L L F=A'+B F=A plus AB
H L L H F=(A+B)' F=A plus B
H L H L F=B F=(A+B') plus AB
H L H H F=AB F=AB minus 1
H H L L F=1 F=A plus A*
H H L H F=A+B' F=(A+B) plus A
H H H L F=A+B F=(A+B') plus A
H H H H F=A F=A minus 1
22
Contoh :
Tunjukkan bagaimana meng-implementasi kan pengurangan

13 – 7 menggunakan 74181
1 0
A0 F0
0 A1 F1 1
13 1 1 6
1 A2 F2
A3 F3 0
1 74181 0 Tanpa carry
B0 CN
1 B1 0 Operasi
7 1 M
B2 CN+4 0 matematika
0 B3 0
0 A=B
S0 0
1 S1 G
F=A-B-1 1 0
S2 P
0 S3
23
Soal Latihan
1. Konversikan :
Desimal Æ 8-bit 2’s complement
a) 12 b) -15 c) -112 d) 125
2’s complement Æ desimal
a) 0101 1100 b) 1110 1111 c) 1000 0011
2. Selesaikan operasi aritmetika berikut menggunakan

bentuk 2’s complement
a) 5 b) 32 c) -28 d) -38
+7 -18 35 -46
24
3. Selesaikan operasi penjumlahan berikut menggunakan
bentuk BCD
a) 8 b) 43 c) 7 d) 80
+3 +72 +38 +23
4. Ubahlah rangkaian Half Adder hanya menggunakan

gerbang NOR saja
5. Buat rangkaian 4-bit Parallel Adder menggunakan 3 buah

rangkaian Full Adder dan 1 buah Half Adder
25
PARITY GENERATOR & CHECKER
Pokok Bahasan :
1. Pengertian bit Parity
2. Pembagian Jenis bit Parity
3. Pembangkitan Bit Parity (Parity Generator)
4. Pengecekan Bit Parity (Parity Checker)

1. Mahasiswa mengerti kegunaan dari bit parity
2. Mahasiswa dapat membuat rangkaian Parity Generator
dan Parity Checker
1
PENGERTIAN BIT PARITY
9 Bit Parity merupakan bit tambahan yang disisipkan
pada urutan bit-bit data yang ditransmisikan
9 Tujuan pemberian bit Parity ini adalah untuk memastikan
bahwa bit-bit yang ditransmisikan tidak mengalami
perubahan nilai setelah sampai di penerima.
9 Perubahan nilai dapat terjadi karena pengaruh noise
(sinyal liar).
Perubahan nilai : 0 Æ 1 atau 1Æ 0
Contoh : 0110100 Æ 0100100
Tx Rx
Urutan data
0 01001 11
00100111
Tx Rx Start bit Bit data Bit Parity Stop Bit
2
JENIS BIT PARITY
Berdasarkan jumlah bit-bit “1” pada urutan bit yang

disertainya, bit parity dibagi menjadi 2 jenis :
1. Odd Parity (Parity Ganjil) Æ jika jumlah bit “1” dan
bit parity-nya adalah ganjil
2. Even Parity (Parity Genap) Æ jika jumlah bit “1” dan
bit parity-nya adalah genap
Contoh :
Berikan tambahan Even Parity bit pada urutan data berikut ini :
1001, 00111101, 10110
Jawab :
1001 Æ0
00111101 Æ 1 Even Parity Bit
3
10110 Æ1
Tabel Kebenaran
Odd Parity Bit yang dibangkitkan dari

urutan data 3 bit biner (ABC)
INPUT OUTPUT
A B C P
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
4
Even Parity Bit yang dibangkitkan dari
urutan data 3 bit biner (ABC)
INPUT OUTPUT
A B C P
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
5
PARITY GENERATOR
9 Sebuah rangkaian untuk membangkitkan / membuat bit parity

9 Bit parity dibangkitkan dari urutan data yang terdiri dari
sejumlah bit biner
9 Bit Parity dibuat sebelum data ditransmisikan, karena itu
Parity Generator letaknya di Transmitter
Bit-bit data
TX
Parity Bit Parity
Generator
……………. ke RX
Rangkaian Parity Generator di sisi Transmitter
6
Cara Membuat Parity Generator
Contoh :
Buat Rangkaian Even Parity Generator dari data 3 bit
Tabel Kebenaran
INPUT OUTPUT
A B C P
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
7
Dari Tabel Kebenaran yang ada, kumpulkan minterm-
minterm yang bernilai 1 :
P = ABC + ABC+ABC + ABC

= A(BC+BC) + A(BC+BC)
= A(B + C) + A(B + C)
= A + (B + C)
Rangkaian Even Parity Generator
B
C P
A
8
PARITY CHECKER
9 Sebuah rangkaian untuk mengecek urutan bit-bit data dan

bit parity (yang dibangkitkan oleh Parity Generator) setelah
ditransmisikan
9 Parity Checker menghasilkan nilai “0” atau “1” yang
menunjukkan indikasi kesalahan bit saat diterima
9 Apabila Nilai Indikator Kesalahan adalah “1” maka bit yang
diterima salah, dan apabila “0” maka bit-bit yang diterima benar
9Parity Checker berada di sisi Receiver
9
RX Data
Bit-bit data
Bit Parity Parity Indikator

Checker kesalahan
……………. dari TX
Rangkaian Parity Checker di sisi Receiver
10
Cara Membuat Parity Checker
Contoh :
Buat Rangkaian Even Parity Checker untuk menge-cek
urutan data 3 bit dan bit Parity yang diterima.
INPUT OUTPUT
A B C P Ch
0 0 0 0 0
0 0 0 1 1
Tabel Kebenaran 0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0 11
Dari Tabel Kebenaran yang ada, kumpulkan minterm-
minterm yang bernilai 1 :
Ch = ABCP + ABCP+ABCP + ABCP+ABCP+ABCP

+ABCP+ABCP
= AB(CP+CP) + AB(CP+CP)+AB(CP + CP) + AB(CP+CP)
= (AB + AB)(C + P) + (AB + AB)(C + P)
= (A + B) + (C + P)
Rangkaian Even Parity Checker
A
B Ch
C
P
12
Cara penge-cek an Kesalahan :
Misal :
diketahui urutan data biner yang datang bersama bit parity-nya
adalah 1101, maka Parity Checker akan memproses sebagai berikut :
1101
data Bit parity
Jika bit parity di Tx dibangkitkan secara even, maka data di Rx juga

akan di-cek secara even
1 + 1 + 0 + 1=1 Indikator kesalahan = 1, artinya

urutan bit yang diterima ini SALAH !
Perhatikan !
Jika Bit parity di Tx dibangkitkan secara Even, penge-cek an di Rx juga secara Even.
Jika Bit parity di Tx dibangkitkan secara Odd, penge-cek an di Rx juga secara Odd
Even dan Odd harus dalam satu paket, tidak dapat dikombinasikan
13
Rangkaian Even Parity Generator dan Checker 3 Bit
Tx Rx
B B
C C
D D
Parity Indikator
Parity
Generator Kesalahan
Checker
Blok Diagram
Tx Rx
B
C P
D B
C
Ch
D
P
Dengan Gerbang Ex-OR 14

Soal Latihan :
1. Buat sebuah rangkaian Odd Parity Generator untuk

membangkitkan bit parity dari urutan data 2 bit.
2. Buat sebuah rangkaian Odd Parity Checker untuk

menge-cek data 4 bit bersama bit parity nya
3. Selesaikan soal no. 1 hanya dengan menggunakan

gerbang NAND saja
4. Buat gambar rangkaian Odd Parity Generator dan Checker

untuk urutan data 3 bit
15
DECODER
Pokok Bahasan :
1. Pendahuluan
2. Dasar-dasar rangkaian Decoder.
3. Mendesain rangkaian Decoder

1. Mahasiswa dapat menerangkan dan memahami rangkaian
Decoder.
2. Mahasiswa dapat membuat dan mendesain rangkaian
Decoder
3. Mahasiswa dapat membedakan antara rangkaian Decoder
Dan rangkaian bukan Decoder
1
BINARY DECODING
- Mengkonversi sebuah n-bit code ke dalam sebuah 1 (satu) output
yang aktif (low/high)
- Rangkaiannya dapat dibentuk menggunakan AND atau OR gate.
- Jumlah masukan (input) < Jumlah Keluaran (Output)
n Binary 2n outputs
inputs Decoder
• n input dan 2n output

• Hanya satu output yang aktif(low/high) dari banyak input yang
diberikan
2
1-to-2 Binary Decoder
Tabel 1 to 2
A Y0 Y1 Y0
A 1-to-2
n 0 1 0 Decoder Y1
1 0 1
Rangkaian
3
Tabel Kebenaran:
X Y F0 F1 F2 F3
F0
0 0 1 0 0 0 X 2-to-4 F1
0 1 0 1 0 0 Y Decoder F2
1 0 0 0 1 0 F3
1 1 0 0 0 1
• Dari tabel kebenaran 2 to 4 diperoleh persamaan :

2-variable minterm (X'Y', X'Y, XY' , XY)
4
Rangkaian
F0 = X'Y'
F1 = X'Y
F2 = XY'
F3 = XY
X Y
5
Tabel Kebenaran
x y z F0 F1 F2 F3 F4 F5 F6 F7
0 0 0 1 0 0 0 0 0 0 0 F0
0 0 1 0 1 0 0 0 0 0 0 F1
X
0 1 0 0 0 1 0 0 0 0 0 F2
3-to-8 F3
0 1 1 0 0 0 1 0 0 0 0 Y
1 0 0 0 0 0 0 1 0 0 0 Decoder F4
Z
F5
1 0 1 0 0 0 0 0 1 0 0 F6
1 1 0 0 0 0 0 0 0 1 0 F7
1 1 1 0 0 0 0 0 0 0 1
6
Rangkaian
F0 = x'y'z'
F1 = x'y'z
F2 = x'yz'
F3 = x'yz
F4 = xy'z'
F5 = xy'z
F6 = xyz'
F7 = xyz
x y z
7
Rangkaian penghasil output ‘3’ (active
HIGH) untuk input 0 1 1
2
0
2
22
1
1
1 1 2 1 0
2 3 Output = 2 2 2
1
( Active LOW )
2 1
1
0
2
20
8
Implementasi Decoder
untuk Full Adder
Tabel Kebenaran
x y z C S
0 0 0 0 0 S(x, y, z) = Σ (1,2,4,7)
0
0
0
1
1
0
0
0
1
1 C(x, y, z) = Σ (3,5,6,7)
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1 3-to-8 0
Decoder 1 S
2
x S2 3
y S1 4
5 C
z S0 6
7
9
Catatan :
untuk Output aktif ‘High’ menggunakan Gate AND dan
untuk Output aktif ‘Low’ menggunakan Gate NAND.
Binary to Octal Decoding
Tabel kebenaran Active High output Tabel kebenaran Active Low output
3-Bit Biner to Octal Decoder 3-Bit Biner to Octal Decoder
Input Output Input Output

2
2 21 20 0 1 2 3 4 5 6 7 22
21 22 0 1 2 3 4 5 6 7
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1
0 0 1 0 1 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1
0 1 0 0 0 1 0 0 0 0 0 0 1 0 1 1 0 1 1 1 1 1
0 1 1 0 0 0 1 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1
1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1
1 0 1 0 0 0 0 0 1 0 0 1 0 1 1 1 1 1 1 0 1 1
1 1 0 0 0 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 1
1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0
Aktif High menggunakan AND Aktif Low menggunakan NAND
10
2 to 4 Decoder dengan
Enable Input
Diagram Logic:
Tabel Kebenaran :
11
Menggunakan 2 buah decoder 3 to 8 untuk
membuat decoder 4 to 16
• Enable dapat bernilai ‘active high’

• Pada contoh dibawah, hanya 1 decoder dapat aktif setiap saat.
• Input x, y, z dipilih lewat w untuk memilih decoder yang mana yang
aktif.
16 output
4 input
12
Contoh Standard MSI Binary Decoders
IC 74138 adalah sebuah octal decoder (3-line to 8-line)
4 5 6
A
0 1 16 VCC 1 2 3
E1 E2 E3
A
1 2 15 0
A 1
2 3 14
74138
E1 4 A A A E
13 2 0 1 2
E 3
2 5 12
E 4
3 6 11
0 1 2 3 4 5 6 7
7 7 10 5
15 14 13 12 11 10 9 7
GND 8 9 6
VCC = Pin 16
GND = Pin 8
Pin Configurasi IC 74138 Logic Simbol IC 74138 13

Logic Diagram IC 74138
A2 A1 A0 E E E3 ( ) = Pin Number
1 2
(3) (2) (1) (4) (5) (6) VCC = Pin 16
GND = Pin 8
(7) (9) (10) (11) (12) (13) (14) (15)
7 6 5 4 3 2 1 0
14
Tabel Fungsi IC 74138
INPUT OUTPUT
E1 E2 E3 A0 A1 A2 0 1 2 3 4 5 6 7
H X X X X X H H H H H H H H
X H X X X X H H H H H H H H
X X L X X X H H H H H H H H
L L H L L L L H H H H H H H
L L H H L L H L H H H H H H
L L H L H L H H L H H H H H
L L H H H L H H H L H H H H
L L H L L H H H H H L H H H
L L H H L H H H H H H L H H
L L H L H H H H H H H H L H
L L H H H H H H H H H H H L
NOTES
H = HIGH voltage level
L = LOW voltage level
X = Don't care
15
Type IC DECODER yang lain
Device number Function

74138 1-of-8 octal decoder (3 line-to-8 line)
7442 1-of-8 BCD decoder (4 line-to-10 line)
74154 1-of-16 hex decoder (4 line-to-16 line)
7447 BCD-to-seven segment decoder
16
ENCODER
Pokok Bahasan :
1. Pendahuluan
2. Dasar-dasar rangkaian Encoder.
3. Mendesain rangkaian Encoder

Encoder.
Enecoder
3. Mahasiswa dapat membedakan antara rangkaian Encoder
Dan rangkaian bukan Encoder
17
Encoding
• Adalah proses kebalikan dari Decoding
• Bila sebuah Decoder mempunyai bit-bit output lebih sedikit dari bit-
bit input, perangkat seperti itu biasanya disebut sebagai Encoder.
M Keluaran
N Masukan ENCODER (M<N)
Saluran Masukan > Saluran Keluaran
18
BINARY ENCODING
- Mengkonversi 2n input dan dikeluarkan ke dalam bentuk n bit output

- Banyak digunakan untuk kompresi data.
- Dapat dibangun menggunakan AND atau OR Gate
- Jumlah masukan (input) > Jumlah Keluaran (Output)
2n Binary n
. encoder .
input . . output
. .
19
8-to-3 Binary Encoder
Pada setiap (satu) waktu hanya ada 1 input line yang mempunyai nilai ‘1’.
Tabel Kebenaran
0
Inputs Outputs 1 LSB
2 Y0
I0 I1 I2 I3 I4 I5 I6 I7 y2 y1 y0 Octal 3 Y1 Binary
1 0 0 0 0 0 0 0 0 0 0 Input 4 output
5 Y2
0 1 0 0 0 0 0 0 0 0 1 6 MSB
0 0 1 0 0 0 0 0 0 1 0 7
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1 Blok Diagram
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1 Octal to Biner Encoder
20
Rangkaian
8-to-3 Binary Encoder
I0
I1 y2 = I4 + I5 + I6 + I7
I2
I3 y1 = I2 + I3 + I6 + I7
I4
I5
I6
y0 = I1 + I3 + I5 + I7
I7
21
Desimal to BCD Encoder
Tabel kebenaran
Decimal BCD output
Input D C B A 0
0 0 0 0 0 1 LSB
2 A
1 0 0 0 1 3 B BCD
2 0 0 1 0 Decimal 4
3 0 0 1 1 input 5 C output
4 0 1 0 0 6 D
5 0 1 0 1 7 MSB
6 0 1 1 0 8
7 9
0 1 1 1
8 1 0 0 0
9 1 0 0 1
Blok Diagram
Desimal to BCD Encoder
22
Rangkaian Desimal to BCD Encoder
1 LSB
A
2
3 B
4
5 C
6
7
8
D
9
MSB
23
Decimal to BCD Encoder
IC 74147 adalah sebuah decimal to BCD encoder (10-line to 4-line)
INPUT OUTPUT
11 12 13 1 2 3 4 5 10 I1 I2 I3 I4 I5 I6 I7 I8 I9 A3 A2 A1 A0
H H H H H H H H H H H H H
X X X X X X X X L L H H L
I1 I2 I3 I4 I5 I6 I7 I8 I9 X X X X X X X L H L H H H
X X X X X X L H H H L L L
74147 X X X X X L H H H H L L H
X X X X L H H H H H L H L
X X X L H H H H H H L H H
A3 A2 A1 A0
X X L H H H H H H H H L L
X L H H H H H H H H H L H
14 6 7 9 L H H H H H H H H H H H L
V CC = Pin 16 H = HIGH voltage level

GND = Pin 8 L = LOW voltage level
X = Don't care
24
8-to-3 Priority Encoder
Tabel Kebenaran
Inputs Outputs
I0 I1 I2 I3 I4 I5 I6 I7 y2 y1 y0 Idle
0 0 0 0 0 0 0 0 x x x 1
1 0 0 0 0 0 0 0 0 0 0 0
X 1 0 0 0 0 0 0 0 0 1 0
X X 1 0 0 0 0 0 0 1 0 0
X X X 1 0 0 0 0 0 1 1 0
X X X X 1 0 0 0 1 0 0 0
X X X X X 1 0 0 1 0 1 0
X X X X X X 1 0 1 1 0 0
X X X X X X X 1 1 1 1 0
• Idle indicator bahwa tidak ada input bernilai 1.
25
Perbandingan Priority Encoder
dengan Encoder 8 to 3
• Priority Encoder :
H7=I7 (Highest Priority)
H6=I6.I7’
H5=I5.I6’.I7’
H4=I4.I5’.I6’.I7’
H3=I3.I4’.I5’.I6’.I7’
H2=I2.I3’.I4’.I5’.I6’.I7’
H1=I1. I2’.I3’.I4’.I5’.I6’.I7’
H0=I0.I1’. I2’.I3’.I4’.I5’.I6’.I7’
IDLE= I0’.I1’. I2’.I3’.I4’.I5’.I6’.I7’
• Encoder
Y0 = I1 + I3 + I5 + I7
Y1 = I2 + I3 + I6 + I7
Y2 = I4 + I5 + I6 + I7
26
Priority encoder
Priority Circuit Binary encoder
I0 I0 H0 I0
I1 I1 H1 I1
I2 I2 H2 I2 Y0
Y0
I3 I3 H3 I3 Y1
Y1
I4 I4 H4 I4 Y2
Y2
I5 I5 H5 I5
I6 I6 H6 I6
I7 I7 H7 I7
IDLE IDLE
Blok Diagram
Priority Encoder (8 to 3 encoder)
27
IMPEMENTASI 4-TO-2 ENCODER dgn V indikator
Input 0
V Tabel Kebenaran
Input 1 0 1 2 3 SI S0 V
S0 0 0 0 0 0 0 0
1 0 0 0 0 0 1
0 1 0 0 0 1 1
0 0 1 0 1 0 1
0 0 0 1 1 1 1
Input 2
S1
Input 3
28
Encoder Application
(Monitoring Unit)
Alarm Controller
Signal Response
Machine 1
Machine 2 Machine
Code Action
Encoder Controller
Machine n
29
COMPARATOR
Pokok Bahasan :
1. Pendahuluan
2. Dasar-dasar rangkaian Comparator
3. Mendesain rangkaian Comparator

Comparator
Comparator
30
Code Comparator
• Sebuah rangkaian Comparator berfungsi membandingkan dua buah
bilangan input / kode.
• Jika digunakan untuk membandingkan dua input dan kemudian

menyatakan apakah kedua input tersebut sama, lebih besar atau
lebih kecil, maka rangkaian tersebut dinamakan Magnitude Comparator.
Tabel Kebenaran
X>Y Xi Yi X >Y X=Y X<Y

Xi
Comparator 0 0 0 1 0
X=Y
0 1 0 0 1
Yi
X<Y 1 0 1 0 0
1 1 0 1 0
31
Rangkaian Comparator 2 input X dan Y
Xi X>Y
X=Y
X<Y
Yi
32
Comparator 2 input 2-bit
A1 A > B (G)
A2
Comparator
A = B (E)
Tabel Kebenaran B1
A < B (L)
B2
INPUT OUTPUT
(A) (B) (A<B) (A=B) (A>B)
A1 A2 B1 B2 L E G
0 0 0 0 0 1 0 Blok Diagram
0 0 0 1 1 0 0
0 0 1 0 1 0 0
0 0 1 1 1 0 0
0 1 0 0 0 0 1 Dari Tabel Kebenaran, didapatkan
0 1 0 1 0 1 0
0 1 1 0 1 0 0
persamaan masing-masing output
0 1 1 1 1 0 0
1 0 0 0 0 0 1 L = A1 B1 + A1 A2 B2 + A2 B1 B2
1 0 0 1 0 0 1
1 0 1 0 0 1 0
1 0 1 1 1 0 0 G = A1 B1 + A1 A2 B2 + A2 B1 B2
1 1 0 0 0 0 1
1 1 0 1 0 0 1 E = A1 A2 B1 B2 + A1 A2 B1 B2 + A1 A2 B1 B2 + A1 A2 B1 B2
1 1 1 0 0 0 1
1 1 1 1 0 1 0
33
Rangkaian Comparator untuk 2 buah input 2-bit
A
7408
7432
7404 7421 L
7432
7421
B
7408
7404
7432
G
7421
C 7432
7421
7404
7421
D
7432
7421 E
7404 7432
7421
7432
7421
34
Soal Latihan
1. Dengan Decoder 4 to 16, buat rangkaian yang akan memberikan
output HIGH saat 4 bit inputnya bernilai lebih besar dari 12.
2. Dengan menggunakan IC 74138 (3 to 8 Decoder), carilah niai output

decoder tersebut jika diketahui input-inputnya adalah sebagai berikut :
E3=E2=1, E1=0, A2=A1=1, A0=0

E3=1,E2=E1=0,A2=0,A1=A0=1
Semua input = 0
Semua input = 0, kecuali E3 = 1
3. Dengan menggunakan Priority Encoder :

- jika ada 2 bilangan desimal berbeda diinputkan, mana yang akan di-
encode kan ?
- diinputkan I1= I2=I3=LOW dan I4=I5=I6=I7=I8=I9=HIGH. Berapa nilai
A0,A1,A2 dan A3 ?
35
MULTIPLEXER
Pokok Bahasan :
1. Pendahuluan
2. Dasar-dasar rangkaian Multiplexer.
3. Mendesain rangkaian Multiplexer

Multiplexer.
Multiplexer.
3. Mahasiswa dapat membedakan antara rangkaian
Multiplexer Dan rangkaian bukan Multiplexer.
1
MULTIPLEXER
Multiplexer : - Adalah perangkat pemilih beberapa jalur data
kedalam satu jalur data untuk dikirim ke titik lain.
- Mempunyai dua atau lebih signal digit sebagai input
dan control sebagai pemilih (selector)
- Merupakan Data Selector ( Pemilih data)
- Jumlah Masukan (Input) > Jumlah Keluaran (1 Output)
Ilustrasi
D0 Multiplexer
D1
Data
Y Data
inputs D2
Output
D3
Data select
control inputs Data input
S1 S0 selected
S1 S0
0 0 D0
0 1 D1
Data select control 1 0 D2
input determines
Which data input is 1 1 D3
connected to the
output 2
Diagram logika untuk 4 jalur Multiplexer dengan S1=0, S2=1
(Data D1 yang dipilih)
t0 t1 t2 t3 t4 t5
D0
1 1
0
D1 t0 t1 t2 t3 t4
1 2
1
Data
output
D2 (Gate 2 is enabled, so
0 3
data input D1 passes
0
to the output)
D3 0 4
1
1 0
0 1
S1 S0
3
Tabel
IC TTL dan IC CMOS Multiplexer
Function Device Logic family

Quad two-input 74157 TTL
74HC157 H-CMOS
4019 CMOS
Dual eight-input 74153 TTL
74HC153 H-CMOS
4539 CMOS
Eight-input 74151 TTL
74HC151 H-CMOS
4512 CMOS
16-input 74150 TTL
4
IC 74151 Multiplexer 8 jalur input
7 4 3 2 1 15 14 13 12
E I0 I1 I2 I3 I4 I5 I6 I7
11 S0
10 S1
9 S2
Y Y
6 5
V CC = Pin 16
GND = Pin 8
Logic Simbol
5
IC 74151 Multiplexer 8-jalur input
I0 I1 I2 I3 I4 I5 I6 I7
(4) (3) (2) (1) (15) (14) (13) (12)
S2 (12)
S1 (11)
S0 (10)
(7)
E
( ) = Pin Number
VCC = Pin 16
GND = Pin 8 (5) (6)
Y Y
Logic Diagram 6
IC 74151 Multiplexer 8 jalur input
0 I3 1 16 VCC +5V
1 I2 2 15 I4 1
1 I1 3 14 I5 1
0 I0 4 13 I6 0
74151
Y 5 12 I7 1
Y 6 11 S0
E 7 10 S1
GND 8 9 S0
Hubungan pin-pin
7
DEMULTIPLEXER
Pokok Bahasan :
1. Pendahuluan
2. Dasar-dasar rangkaian Demultiplexer.
3. Mendesain rangkaian Demultiplexer

Demultiplexer.
Demultiplexer
Demultiplexer dan rangkaian bukan Demultiplexer
8
DEMULTIPLEXER
Demultiplexer : - Merupakan kebalikan dari Multiplexer
- Mempunyai satu input data dan beberapa output ( yang
dicontrol oleh selector untuk menentukan keluaran yang
diinginkan)
- Merupakan Data Distributor (Pendistribusi data )
- Jumlah masukan (1 Input) < Jumlah Keluaran (Output)
Ilustrasi
Demultiplexer D0
Data D1 Data
Input A D2 Outputs
D3
S1 S0
Data select
(determines the
destination on
the data input) 9
IC 74139 Demultiplexer 2-4 jalur
( 2 selector dan 4 jalur output )
1 2 3 15 14 13
Ea A0a A1a Eb A0b A1b
DECODER a DECODER b
0a 1a 2a 3a 0b 1b 2b 3b
4 5 6 7 12 11 10 9
V CC = Pin 16
GND = Pin 8
Logic Simbol
10
Ea E 0a E 1a Eb E 0b E 1b
(1) (2) (3) (15) (14) (13)
(4) (5) (6) (7) (12) (11) (10) (9)
0a 1a 2a 3a 0b 1b 2b 3b
( ) = Pin Number
VCC = Pin 16
GND = Pin 8
Logic Diagram
11
1 74139 0a 0a
2
Input 1a 1a
Ea Output
data
signal
Ea 2a 2a signal
3a 3a
A0a A1a
1 0
Output Output pada
destination
select
( 22 )
Koneksi input dan output
12
IC 74154 Demultiplexer 16 jalur
0
1
Input 2
data
signal
E0 3
E1 4
Output
5 signal
6
7
A0 74154 8
1
Output
0 A1 9
destination
select 1 A2 10
0 A3 11
12
13
14
15
Demultiplexer 74154 me-rute kan sinyal input ke output nomor 5
13
CODE CONVERTER
Pokok Bahasan :
1. Pendahuluan
2. Dasar-dasar rangkaian Code Converter
3. Mendesain rangkaian Code Converter

Code Converter
Code Converter
Code Converter dan rangkaian bukan Code Converter
14
CODE CONVERTER
Converter : Pengkonversi dari suatu code bilangan ke code bilangan
yang lain
Jenis-jenis Converter : BCD to Excess Three, BCD to seven segment,
atau code-code lainnya.
1. BCD to Excess Three Converter
A (8*) W
Logic
BCD input B (4) Circuit X Excess Three
BCD to output
Excess
C (2) Y
Three
D (1) Z
Blok Diagram BCD to Excess Three Converter

15
Tabel Converter BCD to Excess three
Decimal Number BCD Excess-three

(Map Value) A B C D W X Y Z
(8) (4) (2) (1)
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
16
A
(a) W map
CD
AB
00 01 11 10
4 12
0 8
A
00 d 1 W=A+BD+BC
1 5 13 9
01 1 d 1
3 7 15 11
D
11 1 d 1
(b) X map
C 2 6 14 10
10 1 d 1 BCD A
B AB
B.D B.C CD 00 01 11 10
0 4 12 8
00 1 d
1 5 13 9
X=BD+BC+BCD 01 1 1
D
3 7 15 11
11 1 d
C
BC 2 6 14 10
10 1 d BD
17
B
A
(c) Y map
AB
CD 00 01 11 10
0 4 12 8
CD
00 1 1 d 1
Y=CD+CD
1 5 13 9
01 d
D
3 7 15 11
C
11 1 1 d d
2 6 14 10
10 d d CD A
B CD
AB
00 01 11 10
D
0 4 12 8
(d) Z map 00 1 1 d 1
1 5 13 9
01 d
3 7 15 11 D
Z= D C
11 d
2 6 14 10
10 1 1 d d
18
B
Rangkaian BCD to Excess Three Converter
B B(C+D)
C (C+D)
D A W
B • (C + D )
B
B
BC D X
C
D
(C + D) C D
C Y
D
D Z
19
2. 2*421 to BCD Converter
A (2*) W (8)
2*421 input B (4) X (4) BCD output

Logic
Circuit Y (2)
C (2)
D (1) Z (1)
Blok Diagram 2*421 to BCD converter
20
Tabel Converter 2*421 to 8421 CODE
Decimal A B C D W X Y Z
Map Value
Number (2*) (4) (2) (1) (8) (4) (2) (1)
0 0 0 0 0 0 0 0 0 0
1 1 0 0 0 1 0 0 0 1
2 2 0 0 1 0 0 0 1 0
3 3 0 0 1 1 0 0 1 1
4 4 0 1 0 0 0 1 0 0
11 5 1 0 1 1 0 1 0 1
12 6 1 1 0 0 0 1 1 0
13 7 1 1 0 1 0 1 1 1
14 8 1 1 1 0 1 0 0 0
15 9 1 1 1 1 1 0 0 1
21
AB
CD 00 01 11 10
x
00 0 4 12 8
x x
01 1 5 13 9 W=BC
11 x 1
3 7 15 11
10 x 1 x
2 6 14 10
AB
CD 00 01 11 10
1 1 x
00 0 4 12 8
X=AB+BC
x 1 x
01 1 5 13 9
11 x 1
3 7 15 11
10 ’2 6
x
14 10
x
22
AB
CD 00 01 11 10
1 x
00 0 4 12 8
x 1 x
01 1 5 13 9
Y=AC+AC
11 x
3 1 7 15 11
10 1 x x
2 6 14 10
AB
CD 00 01 11 10
00 x
0 4 12 8
Z=D
1 x 1 x
01 1 5 13 9
11 1 x 1 1
3 7 15 11
10 x x
2 6 14 10
23
Rangkaian 2*421 to BCD Converter
24
3. Seven Segment Display Code
7 segments of Segments Segments

display a, b, d, e, g a, b, c, d, g
ON for decimal 2 ON for decimal 3
25
Tabel Code Seven-Segments Display
26
K Map dan Rangkaian untuk Output segment a :
0 4 12 8
1 5 13 9
3 7 15 11
2 6 14 10
27
K Map dan Rangkaian Logic untuk Output segment b :
0 4 12 8
1 5 13 9
3 7 15 11
2 6 14 10
28
Soal Latihan
1. Buat sebuah rangkaian Multiplexer 4-line to 1-line dari gerbang NAND saja
2. Disain sebuah rangkaian multiplexer 8x1 yang dibentuk dari dua buah
multiplexer 4x1 (Dual 4-line to 1-line Multiplexer 74153).
Gunakan Enable input untuk mengaktifkan kedua mux tersebut.
3. Buat rangkaian yang mengkonversikan Binary Code 4 bit ke Gray Code
29
I. DASAR RANGKAIAN SEKUENSIAL
Tujuan :
1. Memahami perbedaan antara rangkaian kombinasional dan
sekuensial
2. Mengerti State Diagram
3. Mengerti maksud dan tujuan Elemen Penyimpan Biner
4. Dapat membuat SR Flip-flop dari gerbang NOR
5. Dapat membuat SR Flip-flop dari gerbang NAND
6. Mengerti Elemen Penyimpan dengan Clock
7. Dapat melakukan Analisa Rangkaian Sekuensial
8. Dapat melakukan Sintesa Rangkaian Sekuensial
Rangk. Sekuensial 1
INPUT OUTPUT
RANGKAIAN
KOMBINASIONAL
a) Blok Diagram Rangkaian Kombinasional
INPUT OUTPUT
RANGKAIAN
KOMBINASIONAL Next Present
State Elemen State
Penyimpan
b) Blok Diagram Rangkaian

Rangk. Sekuensial Sekuensial 2
Fungsi Delay pada Elemen Penyimpan
tPD
1
X
0
2 7
1
A
X 0
2 1
A B
0
12
1
F ( A, B, X ) 1
1
3 5 0
B 3 8
1
2
0
3 8
4 1
3
0
13
1
f ( A, B, X ) = XA. AB.B X 4
0
13
1
5
0
4 9 14
Rangk. Sekuensial 3
C
A B
D
G
1
G
0
5 19
1
A
0
6 9 12 15 18 20
1
B
0
7 10 13 16 19 21
1
C
0
8 11 14 17 20 22
1
D
0
9 12 15 18 21 23
OSILASI DARI 4 BUAH GERBANG NAND

Rangk. Sekuensial 4
A X X (t + ∆) = A(t ).B(t )
Z
B Y (t + ∆) = B(t ).C (t )
Z (t + 2∆) = X (t + ∆) + Y (t + ∆)
= A(t ) B (t ) + B (t )C (t ) = B (t )[A(t ) + C (t )]
C Y
1
0 5 10
A
1
4 12 18 21
B0
1
C0 15 23
1
Z0 7 12 20 23
RANGKAIAN KOMBINASIONAL
Rangk. Sekuensial
& TIMING DIAGRAM 5
A X
Zn
B
Z (t + 2∆) = X (t + ∆) + Y (t + ∆)
Y = B (t )[A(t ) + Z (t )]
1
A
0 5 10
1
B
0 4 12 18 21
1
Zn
0 7 14
RANGKAIAN SEKUENSIAL & TIMING DIAGRAM

Rangk. Sekuensial 6
STATE DIAGRAM
• Menggambarkan perubahan kondisi sebuah variabel (output) dari

kondisi sekarang (Present State) ke kondisi berikutnya (Next State).
• Kondisi tersebut berubah karena adanya pengaruh input dari luar
State diagram terdiri dari

a. Lingkaran (node) yang jumlahnya satu untuk tiap-tiap keadaan.
b. Anak panah transisi, yang meninggalkan tiap-tiap keadaan
dan berakhir pada keadaan berikutnya.
Rangk. Sekuensial 7
A
B
A B
Rangkaian sekuensial A = Present input B = Present output

gerbang NAND
0
1
0 1 0
1
State Diagram untuk

rangkaian NAND di atas
Rangk. Sekuensial 8
AB xyz = present state
xyz
A X AB = present input
0-,-0
Z 01
B
Y -0 0-,-0
000 001 010
11
11 0-,-0 0-,-0
-0 -0 110
100 11
Tabel 8-1Tabel
00
PS/NS
Tabel Present utk rangkaian
state/next di atasgambar 8-9
state untuk rangkaian 11
Present Next State X(t + τ).Y(t + τ). Z(t + τ) 011
01 01
State Present input A(t). B(t)
111 11 01 101
X(t)Y(t)Z(t) 00 01 10 11
000 000 000 000 100 11
001 000 010 000 110 11 11
010 001 001 001 101
011 001 011 001 111
State diagram utk
rangkaian di atas
100 001 001 001 101
101 001 011 001 111
110 001 001 001 101
111 001 011 001 111
Rangk. Sekuensial 9
ELEMEN PENYIMPAN BINER
Bentuk sederhana dari elemen penyimpan biner adalah sebuah
rangkaian yang dapat mengingat sebuah sinyal biner sebelumnya,
terutama nilai logika.
S Y Z Z(t) = 0 , t ≤ 0
τ τ2 S(t) = 0 , t ≤ 0
1
Y(t) = 0, t ≤ 0
1
S0
t1 t2 t3 t4
Y1
0 t1+ τ1
Z1
2 t1+ τ1+τ2
Rangk. Sekuensial 10
NOR SR FLIP-FLOP
S(t) = 0
S Y Y(t) =1
τ
1 Z R(t) = 0
τ
2
R Z(t) = 0, t ≤ 0
τ1 = τ2 = 1 unit
S
1
Y (t + τ 1 ) = Z (t ) + S (t )
0
1
5 10 Z * (t + τ 2 ) = Y (t ) + R(t )
R 0
Z (t + τ 1 + τ 2 ) = Y (t + τ 1 ) + R(t + τ 1 )
15 20
1
Y 0
1
6 17 = Z (t ) + S (t ) + R (t + τ 1 )
Z
= R (t + τ 1 )[Z (t ) + S (t )]
0
7 16
Rangk. Sekuensial Persamaan NOR SR Flip-flop

11
S Z 1
S 1
Z
R 0 Z 0
R
Simbol Logika NOR SR Flip-flop
Tabel Kebenaran NOR SR Flip-Flop

S R Z* Z Kondisi
0 0 Zn Zn Hold
0 1 0 1 Reset
1 0 1 0 Set
1 1 0 0 Not used
NAND SR FLIP-FLOP
* S(t) = 1
S Z R(t) = 1
Z
Z*(t) = 1
R Z(t) = 1
1
S
0
5 10
1
R
0
15 20
*
1
Z
0
6 17
1
Z
0
7 16
S 1
S Z
*
Z
R 0
R Z
Simbol Logika NAND SR Flip-flop
Tabel Kebenaran NAND SR Flip-flop

S R Z* Z Kondisi
0 0 Zn Zn Hold
0 1 0 1 Reset
1 0 1 0 Set
1 1 1 1 Not used
ELEMEN PENYIMPAN DENGAN CLOCK
Di dalam sistem digital sering terjadi beberapa buah SR flip flop yang
bekerja secara bersamaan (synchron). Untuk mengatasi hal itu,
maka diperlukan suatu alat pengontrol yang bekerja untuk mengatur
proses dari rangkaian tersebut.
Clock SR flip flop yaitu menambahkan sinyal enable pada gerbang SR.
Tujuan dari suatu sinyal clock adalah agar user dapat menahan dan
mengembalikan SR flip flop untuk berhenti sejenak (rest state)
selama perubahan terjadi pada input SR.
R S
Z Z
C C
Z* Z*
S R
a b
NOR SR-FF dengan Clock NAND SR-FF dengan Clock
S 1
R C 0
Rangk. Simbol
c Sekuensial Logika SR-FF dengan Clock
15
Persamaan output untuk gerbang NOR :
Z(t + ∆) = [R(t) + C(t)][S(t)C(t) + Z(t)]
Z(t + ∆) = [S(t) + C(t)][R(t)C(t) +Z(t)]

Jika C(t) = 0
Z(t + ∆) = Z(t), Z*(t + ∆) = Z*(t)
Jika C(t) = 1
Z(t + ∆) = R(t)[S(t) + Z(t)],
Z(t + ∆) = S(t)[R(t) + Z*(t)]
ANALISA RANGKAIAN SEKUENSIAL
Digunakan untuk mendapatkan hasil keluaran dari sebuah
rangkaian sekuensial yang diketahui
Langkah-langkah melakukan analisa :
a. Tentukan persamaan logika kombinasional untuk input S dan R,

serta anggap gerbangnya dalam keadaan ideal.
b. Tentukan apakah S.R = 0

Catatan : Jika S.R ≠ 0, prosedur harus dihentikan.
c. Gunakan persamaan gerbang NAND atau NOR untuk

menentukan persamaan next state.
Z(t + ∆) = S(t) + R (t)Z(t) NAND
Z(t + ∆) = R (t)[S(t) + Z(t)] NOR
Catatan : Jika S.R = 0, kedua persamaan ini adalah ekivalen.17
Rangk. Sekuensial
Contoh 1 :
Tentukan persamaan next state dan tabel present state/next state
untuk clock SR flip flop di bawah ini.
A S 1
X
R 0
B C
clock
Jawab :
1. S(t) = A(t) , R(t) = A(t) + B(t) = A(t) ⋅ B(t)
2. S(t) . R(t) = A(t) . A(t) B(t) = 0
3. X(t + ∆) = S(t) R+ (t)X(t)
= A(t) + [A(t) + B(t)] X(t)
= A(t) + B(t)X(t)
Tabel Present State / Next State untuk soal contoh 1 :
Tabel 8-8 Tabel PS/NS untuk gambar 8-20
Present
Present Input Next State
State
A(t) B(t) X(t) X (t + ∆)
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
State Diagram untuk soal contoh 1

0- 1- 1-,1-
0 1
AB
00 X
SINTESA RANGKAIAN SEKUENSIAL
Digunakan untuk mendisain sebuah rangkaian logika sekuensial,
jika diberikan deskripsi dari fungsi rangkaian tersebut
Prosedur sintesa dengan menggunakan clock SR flip flop :

1. Dengan menggunakan persamaan next state yang diketahui,
buatlah tabel present state/next state untuk rangkaian yang
akan dibangun.
2. Tambahkan kolom pasangan eksitasi SXi(t) dan RXi(t) untuk setiap
variabel keadaan. Masukkan ke dalam kolom ini, dengan
menggunakan pasangan : [Xi(t), Xi(t + ∆)
3. Tuliskan persamaan logika untuk kolom eksitasi SQi(t) dan RQi(t).
4. Buatlah tabel eksitasi dan persamaan outputnya.
5. Periksa kembali dan analisa setiap flip flop dengan
menggunakan persamaan umum next state, yaitu :
Qi(t + ∆) = SQi(t) +RQi(t)Qi(t)
Kemudian : SQi(t) .RQi(t) =Rangk.
0 Sekuensial 20
Contoh 2 :
Rancanglah rangkaian sekuensial dengan menggunakan clock
SR flip flop dimana persamaan next statenya adalah :
X(t + ∆) = A(t)X(t) + B(t)
Jawab :
Dengan menggunakan persamaan next state, maka dapat
dibangun tabel present state/next statenya
Tabel 8-12 Tabel present state/next state contoh 8-4
Present Next
Present Input Nilai eksitasi
State State
A(t) B(t) X(t) X(t + ∆) Sx(t) Rx(t)
0 0 0 0 0 d
0 0 1 0 0 1
0 1 0 1 1 0
0 1 1 1 d 0
1 0 0 0 0 d
1 0 1 1 d 0
1 1 0 1 1 0
1 1 1 1
Rangk. d
Sekuensial 0 21
Mencari persamaan logika menggunakan K-Map :
Untuk Sx Untuk Rx
A B A B A B A B A B A B A B A B
X 1 1 X d d
X d d d X 1
Sx(t) = B(t) Rx(t) = A (t).B(t) = A(t) + B(t)
Bentuk rangkaian adalah sbb :
B S 1
X
R 0
A C
clock
2 FLIP-FLOP
TUJUAN :
Setelah mempelajari bab ini mahasiswa diharapkan mampu :
¾Menjelaskan rangkaian dasar SR-FF dan SR-FF dengan gate

¾Membandingkan operasi dari rangkaian D Latch dan D-FF
menggunakan timing diagram
¾Menguraikan perbedaan antara pulse-triggered dan
edge-triggered flip-flop
¾Menjelaskan operasi rangkaian Master Slave JK-FF
¾Membuat Toggle FF dan D-FF dari JK-FF dan SR-FF
¾Menjelaskan operasi sinkron dan asinkron dari JK-FF dan D-FF
menggunakan timing diagram
¾Menganalisa dan mendisain rangkaian dengan Flip-flop
ed2 1
SR-FLIP-FLOP
merupakan singkatan dari Set & Reset Flip-flop
Dibentuk dari dua buah NAND gate atau NOR gate
Operasinya disebut transparent latch, karena bagian outputnya
akan merespon input dengan cara mengunci nilai input yang diberikan (latch)
atau mengingat input tersebut.
PRESENT PRESENT NEXT

Set
Q’ INPUT OUTPUT OUTPUT COMMENT
S R Q Qn
0 0 0 0 Hold
0 0 1 1 Condition
0 1 0 0 Flip-Flop
Input Output 0 1 1 0 Set
1 0 0 1 Flip-Flop
1 0 1 1 Reset
Q 1 1 0 *
Not Used
Reset 1 1 1 *
Cross-NOR SR Flip-Flop
ed2 2
S Q
R Q’
Cross-NAND SR Flip-Flop
PRESENT PRESENT NEXT
INPUT OUTPUT OUTPUT COMMENT
S R Q Qn
0 0 0 0 Hold
Persamaan Next State SR-FF
0 0 1 1 Condition
0
0
1
1
0
1
0
0
Flip-Flop
Set
Reset
Q(t + ∆ ) = S (t ) + R (t )Q(t )
1 0 0 1 Flip-Flop
1 0 1 1 Reset
Set
1 1 0 *
Not Used
1 1 1 *
State Table dari SR-FF
ed2 3
PRESENT NEXT
NILAI EKSITASI
OUTPUT OUTPUT
Q (t) Q (t+∆) S (t) R (t)
0 0 0 d
0 1 1 0
1 0 0 1
1 1 d 0
Tabel Eksitasi dari SR-FF
S Q
R Q’
Simbol dari SR-FF
ed2 4
Timing Diagram sebuah SR-FF
Diketahui :
timing diagram dari input S dan R pada sebuah SR-FF adalah
seperti di bawah. Gambarkan timing diagram outputnya.
R
Q
output H R H H R
e H H
S o e o S o o S o
e l s l e l s
e l e l
t d e d t d d t d
t t
ed2 5
Gated SR-FF
Rangkaian SR-FF yang diberi input tambahan : Gate

Gate berfungsi mengontrol output dari SR-FF
Gate/Clock merupakan rangkaian sinyal kontinyu
Merupakan SR-FF sinkron (karena nilai output berubah sesuai dengan peng-aktifan
input gate-nya).
S Q’
Gate
enable
Q
R
Gated SR-FF
ed2 6
G S R Q Q' COMMENT
0 0 0 Q Q' Hold
0 0 1 Q Q' Hold
0 1 0 Q Q' Hold Gate disable
0 1 1 Q Q' Hold
1 0 0 Q Q' Hold
1 0 1 0 1 Reset
1 1 0 1 0 Set Gate enable
1 1 1 0 0 Unused
Tabel Fungsi dari Gated SR-FF

Timing Diagram Gated SR-FF
R
Q
ed2 7
Sinyal Clock
Positive-edge Negative-edge
Transition (PET) Transition (NET)
Clock 1
Clock 2
Positive-edge transition : saat clock berpindah dari 0 ke 1

Negative-edge transition : saat clock berpindah dari 1 ke 0
Flip-Flop ber clock
Q Q
CLK Q’ CLK Q’
trigger ed2 trigger 8
Clocked SR-FF
S
S Q
S R CLK OUT
0 0 Hold R
CLK 0 1 0
1 0 1
Q’ CLK
R 1 1 unused
Q
Positive-edge triggered SR-FF
S Q S R CLK OUT S
0 0 Hold
0 1 0 R
CLK 1 0 1
1 1 unused
Q’
R CLK
Negative-edge triggered SR-FF
Q
ed2 9
JK-FLIP-FLOP
RANGKAIAN DASAR JK-FF

J
Q J
Q’ S Q
atau
Q’ Q Q’
R
K K
J Q
Simbol dari JK-FF
K Q’
ed2 10
Tabel State dari JK-FF
PRESENT NEXT
PRESENT INPUT
OUTPUT OUTPUT
Comment
J (t) K (t) Q (t) Q (t+∆)
0 0 0 0
Hold
0 0 1 1
0 1 0 0
Set
0 1 1 0
1 0 0 1
Reset
1 0 1 1
1 1 0 1
Toggle
1 1 1 0
DIketahui Æ Persamaan Next State SR-FF

Tabel Eksitasi dari JK-FF
Q(t + ∆) = S (t ) + R(t )Q(t )
PRESENT NEXT
NILAI EKSITASI
OUTPUT OUTPUT
Q (t) Q (t+∆) J (t) K (t) Jika : S (t ) = J (t )Q(t ) dan R(t ) = K (t )Q(t )
0 0 0 d maka
0 1 1 d
1 0 d 1
Persamaan Next State JK-FF
Q(t + ∆ ) = J (t )Q(t ) + K (t )Q(t )

1 1 d 0
ed2 11
MASTER-SLAVE JK-FF
Master Slave
J
1 Q 3 Q
S S Q
CLK
2 R Q’ 4 R Q’ Q’
K
Rangkaian Ekivalen MS JK-FF
If CLK=1, gate 1 & 2 enable Master ON input enable, output disable

gate 3 & 4 disable Slave OFF
If CLK=0, gate 1 & 2 disable Master OFF input disable, output enable
gate 3 & 4 enable Slave ON
ed2 12
Timing diagram Clock
J Q CLK
CLK
K Q’
Gate 1 & 2 enable; Cycle repeats
master loaded
Gate 1 & 2 disable;
Gate 3 & 4 enable;
slave loaded from master
Simbol dari MS JK-FF
Positive-pulse triggered JK-FF
Timing diagram
CLK
Q
set reset toggle
ed2 13
Edge-triggered JK-FF
J Q J Q
CLK CLK CLK CLK
K Q’ K Q’
(a) (b)
Simbol dari :
a) Positive-edge triggered JK-FF
b) Negative-edge triggered JK-FF
CLK CLK
(LOW to HIGH) (HIGH to LOW)
= LOW to HIGH = HIGH to LOW
ed2 14
JK-FF dengan input-input ASINKRON
S’D CL’1 1 16 K1
2
S’D1 2 15 Q1
4
J SD Q 15
R’D1 3 14 Q’1
1 J1 4 13 GND
CLK CLK VCC 5 12 K2
16 74LS76
K Q’ 14 CL’2 6 11 Q2
RD S’D1 7 10 Q’
2
R’D2 8 9 J
3 2
R’D
Konfigurasi pin
Dual JK-FF
INPUT OUTPUT
OPERATING MODE
S'D R'D CLK' J K Q
Asynchronous Set L H X X X H
Asynchronous Reset H L X X X L
Synchronous Hold H H l l q
Synchronous Set H H h l H
Synchronous Reset H H l h L
Synchronous Toggle H H h h q'
ed2 15
Timing diagram dari 74LS76 negative-edge triggered JK-FF
CLK’ 0 1 2 3
S’D
R’D
AS SR SS AR SH AS SH
ed2 16
D-FLIP-FLOP
D-FF * = Data / delay Flip-flop
D-Latch (7475)
2
D Q
16 EN D Q Comment
0 X Q Hold
1 0 0 Data '0'
13
EN Q’ 1
1 1 1 Data '1'
ed2 17
Q’0 1 16 Q0
D0 2 15 Q EN
1
D1 3 14 Q’1
E2-3 4 13 E0-1 D
VCC 5 12 GND
D2 6 7475 11 Q’2
Q
D3 7 10 Q2
Q’3 8 9
Transparent Transparent
Q3
Q=D Latch Q=D Latch
Konfigurasi pin dari
Quad bistable D latch 7475
Timing Diagram dari
D latch 7475
ed2 18
D-FF dengan INPUT ASINKRON
Input Output
PR Operating Mode S'D R'D CLK D Q
4
Asinkron Set L H X X H
2
D SD Q 5 Asinkron Reset H L X X L
Not used L L X X H
3
Sinkron Set H H h H
CLK Sinkron Reset H H l L
Q’ 6
RD
1 CLR CLR1 1 14 VCC
D1 2 13 CLR2
D-FF (7474) CLK1 3 12 D2
PR1 4 74LS74 11 CLK2
D,CLK = input sinkron (data,clock) Q1 5 10 PR2
Q1 6 9 Q2
R’D, S’D = input asinkron (set,reset) GND 7 8 Q2
Konfigurasi pin
Dual positive-edge triggered D-FF
ed2 19
Tabel Eksitasi dari D-FF
PRESENT NEXT NILAI

Timing Diagram OUTPUT OUTPUT EKSITASI
Q(t) Q(t+∆) D(t)
0 0 0
0 1 1
CLK 1 0 0
1 1 1
S’D
R’D
Persamaan Next State D-FF

D
Q
AR AR
Q(t + ∆) = D(t )
AS SR SS SS
ed2 20
D-FF dari SR-FF D-FF dari JK-FF
D 1
S Q
D
J SD Q
CLK CLK
R Q’ CLK
CLK
K Q’
RD
1
Timing diagram dari D-FF
CLK
ed2 21
T-FLIP-FLOP
T-FF * = Toggle Flip-flop
T-FF dari SR-FF T-FF dari JK-FF
1 1
S Q
J SD Q
T CLK
R Q’ CLK CLK
K Q’
RD
1
T Q Comment
0 Q' Toggle
1 Q Hold
ed2 22
Tabel Eksitasi dari T-FF
PRESENT NEXT NILAI
OUTPUT OUTPUT EKSITASI
Q(t) Q(t+∆) T(t)
0 0 1
0 1 0
1 0 0
1 1 1
Persamaan Next State T-FF Q(t + ∆) = Q(t )
Timing Diagram dari T-FF :
Q
h t h t h t
o o o o o o
l g l g l g
d g d g d g
l l l
e e e
ed2 23
Analisa rangkaian
Prosedur meng-analisa rangkaian dengan Flip-flop
a. Tentukan persamaan logika kombinasional untuk input-input
Flip-flopnya :
input S dan R untuk SR-FF, input J dan K untuk JK-FF,
input D untuk D-FF dan input T untuk T-FF
b. Untuk SR-FF ÆTentukan apakah S.R = 0

Catatan : Jika S.R ≠ 0, prosedur harus dihentikan.
c. Cari persamaan Next State dari Flip-flop yang dicari :

SR-FF Æ Q(t + ∆) = S (t ) + R(t )Q(t )
JK-FF Æ Q(t + ∆ ) = J (t )Q(t ) + K (t )Q(t )
D-FF Æ Q(t + ∆) = D(t )
T-FF Æ Q(t + ∆) = Q(t )
d. Buat Tabel PS/NS – nya
e. Buat State Diagram-nya (jika perlu)
ed2 24
Contoh :
Carilah Tabel PS/NS dan State Diagram untuk rangkaian berikut ini :
X A A
J Q D Q S Q
Z X
X Y Z
A K Q Q R Q
C C
C
Clock
Jawab :
Persamaan next state :
JK-FF D-FF
J (t ) = X (t ) Z (t ) Y (t + ∆) = D(t ) = A(t ) X (t )
K (t ) = A(t )
X (t + ∆ ) = J (t ) X (t ) + K (t ) X (t )
= X (t ) Z (t ) X (t ) + A(t ) X (t ) = A(t ) X (t )
ed2 25
SR-FF Tabel PS/NS
S (t ) = A(t ) R(t ) = A(t ) A(t) X(t) Y(t) Z(t) X(t+∆) Y(t+∆) Z(t+∆)
0 0 0 0 0 0 0
S (t ).R (t ) = A(t ). A(t ) = 0 0 0 0 1 0 0 0
0 0 1 0 0 0 0
Z (t + ∆ ) = S (t ) + R (t ) Z (t ) 0 0 1 1 0 0 0
0 1 0 0 1 0 0
= A(t ) + A(t ) Z (t ) 0 1 0 1 1 0 0
0 1 1 0 1 0 0
= A(t )[1 + Z (t )] = A(t ) 0 1 1 1 1 0 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 0 0 1
State Diagram 1 0 1 1 0 0 1
0 1 1 0 0 0 1 1
1 1 0 1 0 1 1
01 1 1 1 0 0 1 1
0
1 1 1 1 0 1 1
000 1 001 1 010
1 0 1
111 1 011
1 1
0
110 101 100
0
0
0
ed2 26
Disain/Sintesa rangkaian
Prosedur mendisain rangkaian dengan Flip-flop
1. Dengan menggunakan persamaan next state atau State Diagram yang

diketahui, buatlah tabel present state/next state untuk rangkaian
yang akan dibangun.
2. Tambahkan kolom pasangan eksitasi dari masing-masing Flip-flop
yang akan digunakan.
3. Dengan menggunakan K-Map, carilah persamaan logika dari
nilai eksitasi yang didapat
4. Buat rangkaian sesuai dengan persamaan yang didapat.
ed2 27
Contoh :
Diketahui sebuah State Diagram dari rangkaian sekuensial
dengan D-FF seperti dibawah ini. Gambarkan bentuk rangkaiannya.
0
0 001 010 1 Jawab :
0
1
Tabel PS/NS
1
000 011 A X Y Z Xn Yn Zn
1 0 0 0 0 0 0 1
0 0 0 0 0 1 0 1 0
0 1 0 0 1 0 0 0 0
111 100 0 0 1 1 1 0 1
1 0 1 0 0 0 1 1
1 110 1
101 0 1 0 1 1 0 1
0 1 1 0 1 1 0
0 1 1 1 1 1 0
0 0 1 0 0 0 0 1 0
1 0 0 1 1 0 0
1 0 1 0 0 1 1
1 0 1 1 1 1 0
1 1 0 0 1 0 1
1 1 0 1 1 0 0
1 1 1 0 1 1 1
1 1 1 1 0 1 1
ed2 28
Tabel PS/NS dan Nilai Eksitasi dari D-FF
PI PO NO Eksitasi
A X Y Z Xn Yn Zn Dx Dy Dz
YZ
0 0 0 0 0 0 1 0 0 1 AX 00 01 11 10
0 0 0 1 0 1 0 0 1 0 00 1 0 1 0
0 0 1 0 0 0 0 0 0 0
0 0 1 1 1 0 1 1 0 1
01 1 1 0 0
0 1 0 0 0 1 1 0 1 1 11 1 0 1 1
0 1 0 1 1 0 1 1 0 1 10 0 0 0 1
0 1 1 0 1 1 0 1 1 0
0 1 1 1 1 1 0 1 1 0 Dz= AYZ + XYZ + AXY + AXY+
1 0 0 0 0 1 0 0 1 0
1 0 0 1 1 0 0 1 0 0 AY Z + A X YZ
1 0 1 0 0 1 1 0 1 1
1 0 1 1 1 1 0 1 1 0
1 1 0 0 1 0 1 1 0 1
1 1 0 1 1 0 0 1 0 0
1 1 1 0 1 1 1 1 1 1
1 1 1 1 0 1 1 0 1 1
YZ YZ
AX 00 01 11 10 AX 00 01 11 10
00 0 0 1 0 00 0 1 0 0
01 0 1 1 1 01 1 0 1 1
11 1 1 0 1 11 1 0 1 1
10 0 1 1 0 10 0 0 1 1
Dy = AY + XY + X Z
Dx = AX Z + A X Z + AYZ + AYZ + AXZ + AXY
ed2 29
Gambar rangkaian
A
Y
A
X
A
X
Y
A
X
Z
Z
A
Y
A
X
Z
Z
X
Z
X
Y
A
X
Y
A
X
Y
A
Y
A
Y
Z
Z
Z
X
Y
A
X
Y
Z
A
Y
D SD Q D SD Q D SD Q
X Y Z
Q’ Q’ Q’
RD RD RD
Clock
ed2 30
Soal Latihan
1. Gambarkan bentuk gelombang output untuk beberapa jenis Flip-flop
di bawah ini, jika diketahui bentuk gelombang inputnya adalah sebagai berikut :
IN
‘1’
S Q J SD Q D SD Q S Q
1 2 4
3
R Q’ ‘1’
K R Q’ Q’ R Q’
D RD
PR ‘1’
CLK
CLK
IN
PR
Q1, Q2, Q3, Q4 ….?? ed2 31

BAB 5. MULTIVIBRATOR
Materi :
1. Dasar rangkaian Clock / Multivibrator
2. Jenis-jenis multivibrator
3. Laju Pengisian dan Pengosongan Kapasitor
4. Multivibrator Astabil dari IC 555
5. Multivibrator Monostabil dari IC 555
6. IC Multivibrator Monostabil 74121
7. Crystal Oscillator
multivibrator 1
1. PRINSIP DASAR MULTIVIBRATOR
1. Multivibrator merupakan osilator.

2. Sedangkan osilator adalah rangkaian elektronika yang menghasilkan perubahan keadaan
pada sinyal output.
3. Osilator dapat menghasilkan clock / sinyal pewaktuan untuk sistem digital seperti komputer.
4. Osilator juga bisa menghasilkan frekuensi dari pemancar dan penerima pada radio.
Pada dasarnya ada 3 tipe dari multivibrator, yaitu :

1. Multivibrator astabil
2. Multivibrator monostabil
3. Multivibrator bistabil
multivibrator 2
2. LAJU PENGISIAN DAN PENGOSONGAN KAPASITOR
Prinsip kerja dari sebuah rangkaian multivibrator dapat dijelaskan dengan

model pengisian dan pengosongan kapasitor yang berulang-ulang
Saat pengisian
1 SW R
2
VC
3
+
E + VC
_ Saat C _
pengosongan
Waktu
a b
VC
a. Rangkaian dasar RC saat pengisian

dan pengosongan tegangan kapasitor Waktu
b. Kurva saat pengisian c
c. Kurva saat pengosongan
multivibrator 3
Diketahui :
Δv = E 1 − e ( − t/RC
)
dimana :
Δv = perubahan tegangan kapasitor.
E = perbedaan tegangan antara tegangan kapasitor yang pertama dan tegangan total.
e = ketetapan yang bernilai log (2,718)
t = waktu saat pengisian kapasitor
R = resistansi , ohm
C = kapasitansi , farad
Dari penurunan persamaan di atas, akan didapatkan nilai waktu pengisian kapasitor, t, yaitu :
⎛ 1 ⎞⎟
⎜
t = RC ln ⎜
⎜ 1 − Δv ⎟⎟
⎝ E⎠
multivibrator 4
Contoh soal : R
1 10 ΚΩ
2
3
+
C
_5 V 0,047 μF
1. Berdasarkan gambar di atas, anggap bahwa mulanya tegangan pada kapasitor berisi sebesar 1 V.
Berapa lama waktu yang dibutuhkan setelah saklar dirubah dari posisi 2 ke posisi 1 dan
tegangan kapasitor menuju 3 V.
Jawab : Δv = 3 V − 1 V = 2 V Bentuk grafik dari tegangan kapasitor tersebut adalah:

E = 5 V − 1 V = 4 V, 5.0
kemudian gunakan persamaan t :
t = 0.326 ms
⎛ 1 ⎞⎟
4.0 Toward
⎜
t = RC ln ⎜ +5 V
⎜ 1 − Δv ⎟⎟
vkap (V)
3.0 E = 4.0 V
⎝ E⎠
⎛ 1 ⎞ 2.0 v = 2.0 V
t = (10KΩ ) ⋅ (0,047 μF) ln ⎜⎜ ⎟
1− 2 ⎟
⎝ 4⎠ 1.0
t = 0,326 ms
0 0 0.2 0.4 0.6 0.8 1.0
multivibrator Waktu (ms) 5
2. Berdasarkan gambar yang sama, anggap bahwa mulanya tegangan kapasitor berisi sebesar 4,2 V.
Berapa lama waktu yang dibutuhkan jika saklar dirubah dari posisi 2 ke posisi 3 dan menyebabkan
tegangan pada kapasitor drop menjadi 1,5 V.
Jawab : soal ini merupakan prinsip dari laju pengosongan tegangan pada kapasitor.
Δv = 4,2 V − 1,5 V = 2,7 V
E = 4,2 V − 0 V = 4,2 V, gunakan persamaan t:
⎛ 1 ⎞
⎜
t = RC ln ⎜ ⎟ Bentuk grafik dari tegangan kapasitor tersebut adalah :
⎜ 1 − Δv ⎟⎟
⎝ E⎠
⎛ ⎞ 5.0
⎜ 1 ⎟
t = (10KΩ ) ⋅ (0,047 μF) ln ⎜ ⎟
⎜1− 2,7 4.0
⎝ 4,2 ⎟⎠
v = 2.7 V
3.0
vkap (V)
t = 0,484 ms E = 4.2 V
2.0
t = 0.484 ms Toward
1.0
0V
0
0 0.2 0.4 0.6 0.8 1.0
Waktu (ms)
multivibrator 6
3. JENIS MULTIVIBRATOR
3a. MULTIVIBRATOR ASTABIL
9 Multivibrator astabil adalah suatu rangkaian yang mempunyai dua state dan yang berosilasi secara
kontinu guna menghasilkan bentuk gelombang persegi atau pulsa di outputnya.
9 Pada multivibrator astabil, outputnya tidak stabil pada setiap state, tapi akan berubah secara kontinu
dari 0 ke 1 dan dari 1 ke 0.
9 Prinsip ini sama dengan rangkaian osilator dan kondisi ini sering disebut dengan free running.
Saat Saat pengosongan

pengisian
Vout = 5 V/ 0 V
C 74HC14
Rangkaian Multivibrator Astabil Schmitt Trigger
multivibrator 7
Operasi dari osilator seperti pada gambar Rangkaian Multivibrator Astabil Schmitt Trigger adalah :
1. Tegangan supply IC dalam keadaan hidup / ON, sehingga Vkap adalah 0 V dan Vout akan tinggi /
sama dengan tegangan IC ≈ 5 V.
2. Kapasitor akan mulai mengisi yang sama dengan tegangan Vout.
3. Ketika Vkap menuju tegangan positif (VT+) dari schmitt trigger yaitu sebesar 5 V, maka output
dari Schmitt akan berubah menjadi rendah (≈ 0 V).
4. Karena Vout ≈ 0 V, maka akan terjadi pengosongan kapasitor terhadap 0 V.
5. Ketika Vkap drop menuju tegangan negatif (VT-), maka output Schmitt akan kembali menjadi tinggi.
6. Kejadian seperti ini akan terus berulang, dimana saat pengisian tegangan kapasitor menjadi VT+
dan saat pengosongan tegangan kapasitor turun menjadi VT-.
Bentuk gelombang dari Vout dan Vkap dapat dilihat pada gambar di bawah.
V CC
V
V kap T +
VT -
0V
V OH
V out
V OL multivibrator 8
Contoh Soal :
a. Buatlah bentuk gelombang dari rangkaian multivibrator astabil Schmitt trigger berdasarkan
rangkaian Scmitt Trigger yang mempunyai spesifikasi CMOS 74HC14 (VCC = 5 V).
VOH = 5 V, VOL = 0 V
VT+ = 2,75 V, VT- = 1,67 V
b.Hitunglah waktu yang dibutuhkan saat pengisian tegangan kapasitor (tHI), pengosongan
tegangan kapasitor (tLO), duty cycle dan rekuensi jika R = 10 KΩ dan C = 0,022 μF.
Jawab:
a.Bentuk gelombang dari rangkaian Schmitt Trigger Multivibrator Astabil adalah :
5V
2,75 V
Vkap
1,67 V
0V
5V
Vout
0V
multivibrator 9
tHI tLO tLO
b. Untuk mencari tHI adalah :
ΔV = VT+ − VT-
ΔV = 2,75 V − 1,67 V = 1,08 V
E = 5 V − 1,67 V = 3,33 V ⎛ ⎞
⎛ ⎞ ⎜ ⎟
tHI = RC ln⎜ 1 ⎟= (10 KΩ).(0,022 μF) ln 1
⎜ 1,08V ⎟ = 86,2 μs
⎜⎜ 1 − Δv ⎟⎟
⎝ E⎠ ⎜1− 3,33V ⎟⎠
⎝
Untuk mencari tLO adalah :
ΔV = 2,75 V − 1,67 V = 1,08 V
E = 2,75 V − 0 V = 2,75 V ⎛
⎜
⎞
⎟
⎛ 1 ⎞ 1
tLO = RC ln ⎜ ⎟ = (10 KΩ).(0,022 μF) ln ⎜ ⎟ = 110 μs
⎜⎜ 1 − Δv ⎟⎟ ⎜ 1 − 1,08V 2,75V ⎟
⎝ E⎠ ⎝ ⎠
Untuk mencari duty cycle (perbandingan antara lebar waktu saat kondisi high/tinggi dengan
total perioda suatu gelombang) adalah :
t HI 86,2
D= t HI + t LO = = 0,439 = 43,9 %
86,2 + 110
Untuk mencari frekuensi adalah :
1 1
f = = = 5,10 KHz
t HI + t LO 86,2 + 110
multivibrator 10
3b. MULTIVIBRATOR MONOSTABIL
9 Multivibrator monostabil ini sering disebut dengan one shot.
9 Multivibrator monostabil adalah suatu rangkaian yang banyak dipakai untuk membangkitkan pulsa output
yang lebarnya dan amplitudonya tetap.
9 Pulsa pada outputnya akan dihasilkan jika diberikan sebuah trigger pada inputnya.
9 Multivibrator monostabil ini dapat dibuat dengan menggunakan komponen-komponen tersendiri
atau dapat diperoleh dalam paket terintegrasi.
74HC00
A
(Input trigger) 1 Q
Vcc
R
Pt. D
2 Q
C
Multivibrator monostabil yang

dibangun dari gerbang NAND
multivibrator 11
Cara kerja rangkaian tersebut adalah :
1. Ketika tegangan diberikan, anggaplah bahwa A dalam keadaan tinggi, Q = rendah, Q = tinggi dan
pada C terjadi pengosongan tegangan, sehingga titik D = tinggi.
2. Jika diberikan pulsa negatif pada A , maka Q menjadi tinggi dan Q = rendah.
3. Tegangan kapasitor akan berubah dengan segera dan titik D akan drop menjadi 0 V.
4. Karena pada titik d = 0 V, maka akan menyebabkan salah satu input pada gerbang 1 menjadi rendah,
meskipun A ditrigger menjadi tinggi. Oleh karena itu Q tetap dalam keadaan tinggi dan Q = rendah.
5. Beberapa lama kemudian akan terjadi pengisian kapasitor terhadap VCC. Ketika tegangan kapasitor
pada titik D menuju level tegangan input (VIH) dari gerbang 1 dalam keadaan tinggi, maka Q akan
menjadi rendah dan Q menjadi tinggi.
6. Rangkaian kembali pada state yang stabil, sampai munculnya sinyal trigger dari A. dan pada kapasitor
terjadi lagi pengosongan tegangan ≈ 0 V.
Bentuk gelombang pada gambar dibawah menunjukkan karakteristik input/output dari rangkaian
dan akan digunakan untuk membangun suatu persamaan untuk menentukan tw.
Pada kondisi state stabil ( Q = tinggi ), tegangan pada titik D akan sama dengan VCC.
multivibrator 12
VCC
A
0V
VCC
Q
0V
4
VCC 1 5
V1H 3
D
0V
2 tw tw
Bentuk gelombang input/output untuk rangkaian Multivibrator Monostabil dengan gerbang NAND
multivibrator 13
3c. MULTIVIBRATOR BISTABIL
9 Multivibrator ini disebut juga dengan flip flop atau latch (penahan) yang mempunyai dua state.
9 Flip flop merupakan elemen dasar dari rangkaian logika sekuensial.
9 Output dari flip flop tergantung dari keadaan rangkaian sebelumnya.
9 Output dari flip flop terdiri dari Q dan
Q . Dimana keadaan berlawanan dengan Q.
9 Salah satu contoh dari triggered flip flop adalah RS flip flop.
input output
Flip flop
1 2 3 1 2 3
Diagram menunjukkan
trigger pulsa 3 buah
input.Sesudah pulsa ke tiga
outputnya tetap tinggi
multivibrator 14
4. MULTIVIBRATOR ASTABIL DARI IC 555
VCC
(8)
VCC (4.8 V to 18 V)
RA
5k
(6) Treshold
+
Comp.
Charging 1
R
(5)
Path -
Control
RB
Voltage
0.01 µF 5k FF
Discharge + Output
Path Comp.
S Q
(2) Trigger 2 (3)
-
Output buffer
(IOL=IOH=200ma)
5k
C (7) Discharge
Discharge
Transistor
GND Reset 555

(1) (4)
Blok diagram dari IC pewaktu 555 dengan komponen eksternal
multivibrator 15
¾IC pewaktu 555 sudah banyak dikenal sebagai suatu IC pewaktu yang general purpose.
¾555 berasal dari tiga buah resistor yang terdapat pada rangkaian tersebut yang masing-masing
nilainya adalah 5 KΩ.
¾Resistor ini akan membentuk rantai pembagi tegangan dari VCC ke ground.
¾Ada tegangan sebesar 1/3 VCC pada komparator 1 yang melewati resistor 5 KΩ yang pertama.
dan tegangan 2/3 VCC pada komparator 2 yang melewati resistor 5 KΩ yang kedua.
¾Komparator disini berfungsi untuk menunjukkan tinggi atau rendahnya output berdasarkan
perbandingan level tegangan analog pada input.
¾Jika input positif lebih besar dari input negatif maka outputnya akan bernilai tinggi.
¾Sebaliknya jika input positif lebih kecil dari input negatif maka outputnya akan bernilai rendah.
VC
V CC τ = R B .C τC = ( R A + R B ) .C
D
2 /3 V C C
1 /3 V C C V C tr ig g e r k o m p a r a to r 1
V C tr ig g e r k o m p a r a to r 2
0
tL O tH I
V C C - 1 .5 V
V out
0 .1 V
multivibrator 16
Untuk menentukan tLO :
tLO = 0,693 . RB.C
Untuk menentukan tHI :
tHI = 0,693 . (RA + RB)C
Untuk menentukan Duty Cycle (D) dan frekuensi :

t HI
D= t HI + t LO
1
f = t HI + t LO
multivibrator 17
Contoh Soal :
Tentukan tHI, tLO, duty cycle dan frekuensi untuk rangkaian multivibrator 555
berdasarkan gambar di bawah ini :
VCC = 6 V
Jawab : a. tLO = 0,693 . RBC
= 0,693 . (10 KΩ) . 680 pF
4.7 k RA
= 4,71 μs
8 4 b. tHI = 0,693 .(RA + RB)C
7
= 0,693 . (4,7 KΩ + 10 KΩ) . 680 pF
10 k RB 2 555 3 VOUT
= 6,93 μs
c. duty cycle t HI
6 = t HI + t LO
1 5
6,93 μs
680 pF C 0.01 µF = 6,93μs + 4,71μs
= 59,5 %
d. frekuensi
1
=
t HI + t LO
1
=
6,93 + 4,71
= 85,9 KHz
multivibrator 18
5. MULTIVIBRATOR MONOSTABIL DARI IC 555
VCC
10 k
4 8 RA
2
Trigger
(Thres.)
555 6
(Disch.)
7
1 5 3
0.01µF C
Hubungan pin IC pewaktu 555 dengan Bentuk Gelombang pada masing-masing

Multivibrator Monostabil output/input
multivibrator 19
6. IC MULTIVIBRATOR MONOSTABIL 74121
9 10 R 11
ext A1 A2 B Q Q
Rint Cext L X H L H
X L H L H
2 kΩ
Q 6 X X L L H
3 A1 H H X L H
4 A2 H H
T 1
5 Q H H
B H
L X
X L
Blok Diagram IC 74121 Tabel Fungsi
Lebar pulsa output :
t w = Rext Cext ln 2
multivibrator 20
Contoh Soal :
Disain sebuah rangkaian menggunakan 74121 yang mengubah sebuah gelombang kotak 50 kHz,
80 % duty cycle, ke gelombang kotak 50 kHz, 50 % duty cycle.
Jawab :
VCC
Pertama kali, gambarkan gelombang kotak asal :
1 Rext
t= = 20 μs, tHI = 80 % x 20 μs = 16 μs 0,01 μF
50kHz 14,4 kΩ
Cext
IN Q
A1
1 A2
16 μs 4 μs T
1 Q OUT
20 μs B
tw = Rext Cext ln(2)

IN 4 μs
(A1) 16 μs 10 μs = Rext Cext (0,693)
Rext Cext = 14,4μs
Anggap Cext = 0,001 μF, maka :
OUT 14,4 μs
(Q) Rext = = 14,4 kΩ
10 μs 10 μs 0,001μF
50 % duty cycle
multivibrator 21
BAB IV. COUNTER
TUJUAN :
¾ Menjelaskan prinsip dasar Counter
¾ Membuat Counter dasar dengan prinsip sekuensial
¾ Membedakan operasi dan karakteristik Counter Sinkron dan Asinkron
¾ Menganalisa Counter melalui timing diagram
¾ Membuat Counter Mod-N
¾ Mendisain bermacam-macam aplikasi Counter menggunakan eksternal
gate
¾ Mengoperasikan IC Counter
¾ Mengoperasikan Up-Down Counter
Counter :
Sebuah rangkaian sekuensial yang mengeluarkan urutan state-
state tertentu,yang merupakan aplikasi dari pulsa-pulsa inputnya
Pulsa input dapat berupa pulsa clock atau pulsa yang
dibangkitkan oleh sumber eksternal dan muncul pada interval
waktu tertentu
Counter banyak digunakan pada peralatan yang berhubungan
dengan teknologi digital, biasanya untuk menghitung jumlah
kemunculan sebuah kejadian/event atau untuk menghitung
pembangkit waktu
Counter yang mengeluarkan urutan biner dinamakan Biner
Counter
Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat
menghitung dari 0 sampai 2n - 1
Operasi Counting
22 21 20
Q2 Q1 Q0 COMMENT
0 0 0 Belum ada pulsa
0 0 1 Setelah pulsa #1
0 1 0 Setelah pulsa # 2
0 0 0 Setelah pulsa # 8 recycle ke 000
Pulsa
clock 1 2 3 4 5 6 7 8 9 10 11
Q0
Q1
Q2
Counter dari Rangkaian Sekuensial
000 001 PRESENT STATE NEXT STATE INPUT FLIP-FLOP
A2 A1 A0 A2 A1 A0 TA2 TA1 TA0
0 0 0 0 0 1 0 0 1
111 010
0 0 1 0 1 0 0 1 1
0 1 0 0 1 1 0 0 1
0 1 1 1 0 0 1 1 1
1 0 0 1 0 1 0 0 1
110 011
1 0 1 1 1 0 0 1 1
1 1 0 1 1 1 0 0 1
101 1 1 1 0 0 0 1 1 1
100
Diagram State Tabel Eksitasi

3-bit Binary Counter 3-bit Binari Counter
COUNTER SYNKRON & ASYNKRON
Ada dua jenis counter yaitu :

1. Asyncronous counter
2. Syncronous counter
Asyncronous couter disebut ripple trough counter/serial
counter,karena output masing-masing flip-flop yang
digunakan akan bergulingan(berubah kondisi dari 0 ke 1
atau sebaliknya)secara berurutan.Hal ini karena flip-flop
yang paling ujung saja yang dikendalikan sinyal
clock,sedangkan sinyal lainnya diambil dari masing-masing
flip-flop sebelunmnya.
Syncronous counter,output flip-flop yang digunakan bergulingan
secara serempak.Hal ini disebabkan karena masing-
masing flip-flop tersebut dikendalikan secara serempak
oleh satu sinyal clock.Oleh sebab itu syncronous counter
disebut pararel counter
Asyncronous Counter
QA(LSB) QD(MSB)
QB QC
A B C D
Clock
Syncronous Counter
Clock QA QB QC
QD
A B C D
ASYNCRONOUS COUNTER
(RIPPLE COUNTER)
Ripple Counter = Asynchronous Counter
z Counter terdiri dari beberapa Flip-Flop pada bit di-cascadekan.
z Pada Ripple Counter, output dari Flip-Flop pada bit dengan level yang lebih
rendah menjadi input dari Fip-Flop pada bit berlevel lebih tinggi.
z Dengan kata lain, input clock dari masing-masing Flip-Flop berasal dari output
Flip-flop yang lain.
A0 A1 A2
I J Q I J Q
I J Q
Clock
input
I K Q I K Q I K Q
3-bit binary Ripple Counter

ulsa
Clock 1 2 3 4 5 6 7 8 9 10
A0
`
A1
A2
000 001 010 011 100 101 110 111 000 001 010
0 1 2 3 4 5 6 7 0 1 2
Timing diagram dari 3-bit binary Ripple Counter
Delay Propagasi pada Ripple Counter

1 2 3 4 5
Pulsa
Clock
A0
t t
PLH 1 PLH 1
A1 t
PLH 2
t
PLH 2 t
PLH 3
A2 t t
PLH 1 t PLH 2 PLH 3
DECIMAL
Counter Modulo N A3 A2 A1 A0 COUNT
0 0 0 0 0
0 0 0 1 1
≤ 2
n
MOD bilangan 0 0 1 0 2
0 0 1 1 3
Dimana: N= jumlah Flip-Flop 0 1 0 0 4
0 1 0 1 5
= jumlah bit input 0 1 1 0 6
0 1 1 1 7
Contoh: 1 0 0 0 8
1 0 0 1 9
Counter MOD 8 ada 3flip-flop
1 0 1 0 10
Counter MOD 16 ada 4 flip-flop 1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
A0 A1 A2 A3 1 1 1 0 14
1 1 1 1 15
I J Q I J Q I J Q I J Q
0 0 0 0 0
Clock 0 0 0 0 1
input
I K Q I K Q I K Q I K Q
Binary Ripple Counter MOD 16

n
MOD Bilangan <2
z Contoh:
Counter MOD menggunakan 3 FF
Counter MOD menggunakan 4 FF
menggunakan tambahan gerbang-gerbang eksternal
Cara 1: Mode Toggle

• Buat input-input j dan k setiap flip-flop bernilai 1
• Gunakan tabel kebenaran untuk menentukan hitungannya.
• Jika counter mencapai nilai bilangan, harus di-reset ke nilai 0
• Dengan gerbang-gerbang logika, masukkan input dari flip-flop yang
bersesuaian ke input Clear (RD) dari seluruh FF.
• Jika perlu, dapat ditambahkan rangkaian pemilih.
Contoh: DECIMAL
Desain Binary Up Counter MOD 6 A2 A1 A0 COUNT
0 1 0 0
• Pada hitungan 6 (110),counter kembali 0 1 1 1
0 0 0 2
reset menjadi 0 (000). 0 0 1 3
1 1 0 4
• Ada kondisi dimana A2 = A1=1 1 1 1 5
0 0 0 0
berubah menjadi A2 = 0 dan A1 = 0 0 0 1 1
0 1 0 2
• Agar A2 dan A1 bersama-sama 0 1 1 3
mencapai nilai 0,maka harus di-NAND
kan, dan hasilnya diberikan kepada input
Clear dari seluruh Flip-Flop.
I A0 I A1 I A2
I J Q I J Q I J Q
Clock
input
I K Q I K Q I K Q A 2 A1
Cara 2: Metode Sintesa Rangkaian
1). Buat Tabel PS-NS dan Tabel eksitasi dari FF yang dipakai
2). Gunakan langkah-langkah dalam sintesa rangkaian untuk mendapatkan input-
input masing-masing Flip-Flop
Contoh:
Desain Binary Up Counter MOD 6
PRESENR STATE NEXT STATE NILAI EKSTANSI
A2 A1 A0 A2 A1 A0 JA 2 KA2 JA 1 KA 1 JA 0 KA0
0 0 0 0 0 1 0 d 0 d 1 d
0 0 1 0 1 0 0 d 1 d d 1
0 1 0 0 1 1 0 d d 0 1 d
0 1 1 1 0 0 1 d d 1 d 1
1 0 0 1 0 1 d 0 0 d 1 d
1 0 1 0 0 0 d 1 0 d d 1
1 1 0 0 0 0 d 1 d 1 0 d
1 1 1 0 0 0 d 1 d 1 d 1
A1A0 A1A0
A2 00 01 11 10 A2 00 01 11 10
0 0 0 1 0 0 d d d d
1 0 1 1 1
1 d d d d
KA2 = A1+A0
JA2 = A1A0
A1A0
A2 00 01 11 10 A2A1A0 00 01 11 10
0 0 1 d d 0 0 d 1 0
1 0 0 d d 1 d d 1 1
JA1 = A’2A0 KA1 = A2+A1

A1A0
A2 00 01 11 10 AA
2 1A0 00 01 11 10
0 1 d d 1 0 d 1 1 d
1 1 d d 0 1 d 1 1 d
JA0 = A’1+A’2 KA0 = 1

K-Map untuk mendapatkan rangkaian Binary Up Conter MOD-6
A0 A1 A2
J Q J Q J Q
Cp > 0 > 1 >2
1 K Q’ K Q’ K Q’
0
Up Counter MOD-6 (dengan metode sintesa rangk. Sekuensial)
Cp
A0
A1
A2
0 1 2 3 4 5 0 1 2 3
UP counter (penyacah maju tak sinkron)
Qa (LSB) Qb Qc Qd (MSB)
J J J J
clock
A B C D
k k k k
UP Counter – 4 Bit
Gelombang Ouput Qa, Qb, Qc dan Qd
1 2 3 4 5 6 7 8 9 10 11 12 13 14
0
1 0 1
QA
0 1 1
QB
0 0 0
QC
QD 0 0 0
Frekuensi Ouput Qa, Qb, Qc dan Qd
Qa = ½ frekuensi sinyal clock

Qb = ½ frekuensi Qa = ¼ frekuensi sinyal clock
Qc = ½ frekuensi Qb = 1/8 frekuensi sinyal clock
Qd = ½ frekuensi Qc = 1/16 frekuensi sinyal clock
CARA KERJA :
1.Output flip-flop (Qa) akan berguling setiap pulsa clock
(0 ke 1 atau 1 ke 0)
2.Output flip-flop yang lain akan bergulingan bila output flip-flop
sebelumnya berganti kondisi dari 1 ke 0
3. Sebelum sinyal clock dijalankan, pertama kali masing-
masing Flip-fliop di reset : 0000 .
4. Setelah sinyal clock dijalankan, pulsa pertama

menyebabkan qA berguling dari “0” ke “1” sehingga
rangkaian tersebut mulai menghitung : 0000
5. Pulsa clock kedua menyebabkan gA berguling dari “1”

ke “0” sehingga gB akan berguling dari “0” ke “1” dan
hitungan menjadi 0010 dan seterusnya
Tabel kebenaran up counter-4 bit
clock Qa Qb Qc Qd
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
PENYACAH 8421 BCD (DECADE COUNTER)
Penyacah 8421 BCD sering juga disebut decade counter
yaitu penyacah yang akan menghasilkan bilangan sandi 0 sampai 9
gD
gA gB gC
J J J
clock J
A B C D
K K K K
Reset/clear
8421 BCD dari bilangan desimal :0,1,2,…9

* Tabel kebenaran decade counter *
clock gD gC gB gA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
Pada saat hitungan akan menuju 1010 maka counter akan menghitung
:0000 lagi karena output gB = 1 dan gD=1 sehingga output NAND GATE
Akan = “0” sehingga akan mereset counter menjadi : 0000
SELF STOPPING RIPPLE COUNTER
(COUNTER YANG DAPAT MENGHITUNG SECARA
OTOMATIS)
gD
gA gB gC
J J J
clock J
A B C D
K K K K
Reset
SELF STOPPING RIPPLE COUNTER
Rangkaian diatas akan berhenti secara otomatis pada

hitungan ke sepuluh : 1010.
Hal itu dapat terjadi karena pada hitungan tersebut

(pulsa clock ke-10) QD dan QB sama sama bernilai
logika “1”, sehingga output pintu NAND adalah “0”.
Logika “0” tersebut masuk sebagai input j-k flip-flop

yang pertama akibatnya maka QA tetap pada kondisi
semula (tidak berguling).
DOWN COUNTER (PENYACAH MUNDUR TIDAK
SINKRON)
I J Q I J Q I J Q
Clock
A input
I K Q I K Q I K Q
A0 A1 A2
A0 A1 A2
I J Q I J Q I J Q
B Clock
input
I K Q I K Q I K Q
Down Counter DECIMAL
A2 A1 A0 COUNT
1 1 1 7
1 1 0 6
I J Q I J Q I J Q 1 0 1 5
1 0 0 4
Clock 0 1 1 3
input 0 1 0 2
0 0 1 1
I K Q I K Q I K Q 0 0 0 0
1 1 1 7
1 1 0 6
A0 A1 A2 1 0 1 5
1 0 0 4
Binary Ripple Downn Counter MOD 8
Pulsa 1 2 3 4 5 6 7 8 9 10
Clock
A0
A1
A2
111 110 101 100 011 010 001 000 111 110 101
7 6 5 4 3 2 1 0 7 6 5
UP-DOWN COUNTER
Pengontrol Up-Down
Kontrol
Up
Q
Q
Kontrol
Down
z Bila dioperasikan sebagai Up counter maka rangkain

tersebut akan melewatkan output Q sebagai sinyal clock
flip-flop berikutnya.
z Bila dioperasikan sebagai Down counter yang
dilewatkan adalah Q’.
z Up counter bekerja bila input kontrol Up = ‘1’
dan input kontrol Down = ‘0’.
z Down counter bekerja bila input kontrol Up =
‘0’ dan input kontrol Down = ‘1’.
1
Clock 1
input J Q 1 J Q J Q
A0 A1 A2
K Q 1 K Q K Q
1
up/down
Rangkaian 3-bit Up/Down Counter Asynkronous
Aplikasi Ripple Counter
1. Rangkaian Pembagi Frekuensi
MOD – 8
Counter
Clock in (f=24 khz) (Divide-by-8) Output (f=3 khz)
2. Rangkaian pembangkit pulsa
IC Ripple Counter
2. Divide-by-12/Divide-by-ripple Counter (7492)
Clock Cp1
Cp1 1 14 Cp0 1 14 CP0
13 NC input NC 2
NC 2 13 NC
12 Q0 (=f in) NC 3
NC 3 12 Q0
NC 4 7492 11 Q1 NC 4 7492 11 Q1
Vcc 5 10 GND +5v Vcc 5 10 GND
MR1 6 9 Q2 MR1 6 9 Q2
7 8 7 8 F out
MR2 Q3 MR2 Q3
Konfigurasi pin 7492 7492 sebagai pembagi frekuensi
3. Devide-by-16/Devide-by-Ripple Counter (7493)
Clock
Cp1 1 14 Cp0 Cp1 1 14 Cp0
MR1 2 13 NC Q2 MR1 2 13 NC input
MR2 3 12 Q0 Q3 MR2 3 12 Q0
NC 4 7493 11 Q3 NC 4 7493 11 Q3
+5VVcc 5
Vcc 5 10 GND 10 GND
NC 6 9 Q1 NC 6 9 Q1
NC 7 8 Q2 NC 7 8 Q2
Konfigurasi pin 7493 7493 sebagai MOD 12
1. Decaade/BCD Counter (7490)
Cp1 1 14 Cp0 Cp1 1 14 Cp0 Clock

input
MR1 2 13 NC MR1 2 13 NC
MR2 3 12 Q0 MR2 3 12 Q0 output
NC
7490
4 7490 11 Q3 NC 4 11 Q3
+5V
Vcc 5 10 GND Vcc 5 10 GND
MS1 6 9 Q1 MS1 6 9 Q1
MS2 7 8 Q2 8 Q2
MS2 7
Konfigurasi pin 7490 7490 sebagai MOD 2

Clock Cp1 1 14 Cp0 Cp1 1 14 Cp0 Clock
input MR1 2 13 NC MR1 2 13 NC input
MR2 3 12 Q0 MR2 3 12 Q0
NC 4 7490 11 Q3 NC 4 7490 11 Q3
+5V
+ 5V Vcc 5 10 GND Vcc 5 10 GND
out
MS1 6 9 Q1 Out MS1 6 9 Q1
MS2 7 8 Q2 put MS2 7 8 Q2
7490 sebagai MOD 5 7490 sebagai MOD 10
Elka-digit2
Presettable Ripple Counter
Counter dimana proses penghitungannya dapat dimulai dari sembarang bilangan (untuk
Up Counter tidak harus dari 0000,dan untuk Down Counter tidak harus dari 111)
Operasi Presetting –nya dinamakan Parallel Load ,dimana input – input asinkronnya di
aktifkan
Contoh :
Disain Down counter yang dapat menghitung dalam urutan
6-5-4-3-2-6-5-4-3-2-6-5-dst
1 1
J Q J Q J Q
Cp
K Q K Q K Q
A1 A1
A2 A2
1 A0 Preset
+ 5V
SYNCHRONOUS COUNTER
Synchronous counter = Parallel Counter
Counter terdiri dari beberapa Flip-Flop yang saling di-cascadekan
Pada Counter Sinkron, seluruh FF yang di-cascadekan di trigger

Bersama-sama(paralel) oleh sebuah sumber clock.
Pada Counter Sinkron, delay propagasi dapat dihindari, karena input-

Input clock dari seluruh FF diberi sumber yang sama.
Penyacah sinkron responnya serempak dengan datangnya pulsa clock,

sehingg a cocok untuk dioperasikan dalam kecepatan tinggi atau frekuensi
tinggi.
Untuk menunjang operasinya yang cepat,penyacah sinkron masih

memerlukan gate-gate tambahan.
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
Pulsa
clock
A0
A1
A2
A3
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Timing diagram dari 4- bit binary Synchronous Counter

1
J Q J Q J Q J Q
A0 A1 A2 A3
K Q K Q K Q K Q
Clock
input Rangkaian 4- bit binary Synchronous Counter

Synchronous Down Counter
Pulsa 1 2 3 4 5 6 7 8 9 10 11
clock
A0
A1
A2
111 110 101 100 011 010 001 000 111 110 101
7 6 5 4 3 2 1 0 7 6 5
Timing diagram dari 3-bit binary Synchronous Down Counter

1
J Q J Q J Q
K Q K Q K Q
A0 A1 A2
Clock
Input
Rangkaian 3-bit binary Synchronous Down Counter
Synchronous Up Down Counter
UP DOWN
Pulsa 1 2 3 4 5 6 7 8 9 10 11
clock
A0
A1
A2
000 001 010 011 100 101 100 011 010 001 000
0 1 2 3 4 5 4 3 2 1 0
J Q J Q J Q
A0 A1 A0 A2
A0
K Q K Q K Q
Clock
input
up/down Rangkaian 3-bit binary Synchronous Up/Down Counter

K-MAP untuk 3-bit binary Counter
A1 A 0
A1 A0 OO O1 11 1O A0 OO O1 11 1O
A0
O O 1 O O O 1 1 O
1 O O 1 O 1 O 1 1 O
TA2 = A1 A0 TA1 = A0
A1 A 0 OO O1 11 1O
A0
0 1 1 1 1
1 1 1 1 1
TA 0 = 1
A2 A1 A0 Rangkaian 3-bit
Binary Counter
(dengan T-FF)
Q Q Q
T T T
Q Q Q
Pulsa
Clock
Soal Rancang Counter Modulo 6 dan Counter
2 4 2 1 Syncron dengan bantuan table J-K
Flip-flop
Tabel Kebenaran J – K Flip Flop
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
Dari Tabel Kebenaran diperoleh :
Qn Qn+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
Contoh
1. Rancang counter syncron MODULO-6
CLOCK A B C
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
AB AB
C C
0 0 X X X X X 0
0 1 X X X X X 1
JA=BC KA=C
AB AB
C C
0 X X 0 X 0 X X
1 X X 0 X 1 X X
JB=AC KB=C
AB AB
C C
1 1 X 1 X X X X
X X X X 1 1 X 1
JC=1 KC=1
Jadi Rangkaian : QA QB QC
CLOCK
2. RANCANG COUNTER 2421 BCD
Sebagaimana telah diketahui, sandi 2421 BCD mengganti

angka-angka desimal dari 0, 1, 2, …. 9
2 4 2 1
DESIMAL CLOCK A B C D
0 0 0 0 0 0
1 1 0 0 0 1
2 2 0 0 1 0
3 3 0 0 1 1
4 4 0 1 0 0
11 5 1 0 1 1
12 6 1 1 0 0
13 7 1 1 0 1
14 8 1 1 1 0
15 9 1 1 1 1
AB
CD
0 1 X X
0 X X X
0 X X X
0 X X X
jA = B
AB
CD
0 X X X
0 X X X
1 X X 1
0 X X X
jB = CD
AB
CD
0 1 0 X
1 X 1 X
X X X X
X X X X
jC = 0 + A B
AB
CD
jD = 1
AB
CD
X0 X4 X12 X8
X1 X5 X13 X9
X3 X7 X15 X11
X2 X6 X14 X10
kA = BCD
AB
CD
X 1 0 X
X X 0 X
X X 1 X
X X 0 X
kB = A + CD
AB
CD
X X X X
X X X X
1 X 1 1
0 X 0 X
kC = D
AB
CD
kD = 1
Jadi rangkaian counter sinkron 2421 :
Clock
APLIKASI COUNTER
1 pps
60 Hz Pulsa CTR
Shaper 60 pps DIV60
MOD-2 BCD MOD-6 BCD MOD-6 BCD

(1 FF) Counter Counter Counter Counter Counter
Display Display Display Display Display Display
Puluhan Satuan Puluhan Satuan Puluhan Satuan

0-1 0-9 0-5 0-9 0-5 0-9
Bagian ”J A M” Bagian “MENIT” Bagian “DETIK”

Latihan Soal :
1.Dengan mengunakan metode Toggle, buatlah

rangkaian dari ripple counter sebagai pembagi
frekuinsi, dari frekuensi clock input 10 kHz
menjadi 2 kHz.
2.Buatlah sebuah ripple down Counter MOD-7
yang dapat menghitung dengan urutan
10,9,8,7,6,5,4,10,9,8,7,…dst.
3.Dengan menggunakan metode sintesa
rangkaian,selesaikan soal nomor 2.
4. Buat sebuah counter sinkron yang berfun gsi
sebagai stop watch (dengan hitungan
maksimum 99)
5. Disain sebuah Up/Down Counter MOD-16.
Lengkapi dengan Tabel Kebenaran.
SHIFT REGISTER
Tujuan :
9Menjelaskan prinsip kerja Shift Register secara umum

9Membuat Paralel Input Serial Output Shift Register
9Membuat Serial Input Paralel Output Shift Register
9Membuat jenis Shift Register yang lain : SISO, PIPO
9Membuat Recirculating Register (Johnson Shift Counter,
Ring Shift Counter)
9Mengenal IC Shift Register (74164, 74194)
Shift Register 1
Register digunakan sebagai tempat menyimpan sementara
sebuah grup bit data.
Bit-bit data (“1” atau “0”) yang sedang berjalan di dalam sebuah
sistim digital, kadang-kadang perlu dihentikan, di-copy, dipindahkan
atau hanya digeser ke kiri atau ke kanan satu atau lebih posisi.
Shift Register akan menerima maupun mengeluarkan data

dengan cara pergeseran, yaitu menggeser satu bit data ke kiri atau
ke kanan untuk setiap satu periode clock yang diberikan.
Shift Register 2
Model Pergeseran pada Shift Register
Shift Register Shift Register

Paralel Input Paralel Output Serial Input Serial Output
(PIPO) (SISO)
Shift Register
Paralel Input Serial Output
(PISO)
Recirculating
Shift Register
Shift Register
Serial Input Serial Output Shift Register 3
(SISO)
1 0 0 0
Paralel Load 1000
Peralatan Penerima Serial
0
D Q D Q D Q D Q
1 0 0 0 X X X X
Cp Cp Cp Cp
(1)
Clock
0
D Q D Q D Q D Q
(2) 0 1 0 0 0 X X X
Masukkan Cp Cp Cp Cp
pulsa 1
1
Clock
0
D Q D Q D Q D Q
0 0 1 0 0 0 X X
(3) Masukkan Cp Cp Cp Cp
pulsa 2
2
Clock
0
D Q D Q D Q D Q
0 0 0 1 0 0 0 X
pulsa 3
3
Clock
0
D Q D Q D Q D Q
0 0 0 0 1 0 0 0
pulsa 4
Shift Register 4
4
Clock
T
Clock
Input 1 2 3 4 Kon iming
si P Diag
v er
r
l e l t am
ara
RD oS
e r ia
l
D0
LSB
D1
Parallel Input
D2 (active Low)
D3 MSB
Q0 LSB MSB Serial Output

(LSB first)
Q1
Q2
Q3
Shift RightShift Register 5
KONVERSI SERIAL INPUT PARALLEL OUTPUT
Q3 Q2 Q1 Q0
PS PS PS PS
DS
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC
Clock
Clock
1 2 3 4
i a gr am Input
imi n gD
T RD
Serial Input
DS LSB MSB (LSB first)
Q0 1
Q1 1
Parallel Output
Q2 1
Q3 Shift Register 0 6
Contoh Rangkaian SIPO Shift Register 4 bit
Shift Register 7
RECIRCULATING SHIFT REGISTER
RING SHIFT
D
COUNTER
D D1 D0
3 2
Q3 Q2 Q1 Q0
PS PS PS PS
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC
Clock
Timing Diagram (Data Awal : 0111)

Clock
Input 1 2 3 4 5 6 7 8
Q3
Q2
Q1
Q0
Shift Register 8
JOHNSON SHIFT COUNTER
D3 D2 D1 D0
Q3 Q2 Q1 Q0
PS PS PS PS
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC
Clock
Timing Diagram (Data Awal : 0111)

Clock
Input 1 2 3 4 5 6 7 8
Q3
Q2
Q1
Q0
Shift Register 9
IC Shift Register
74164 (8-bit Serial In, Parallel Out Shift Register)

1
2
Dsa
Dsb VCC = pin 14
8
CP GND = pin 7
MR Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
9 3 4 5 6 10 11 12 13
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
Dsa
D Q D Q D Q D Q D Q D Q D Q D Q
Dsb
RD RD RD RD RD RD RD RD
CP
MR
Diagram
ShiftLogika
Register 10
74194 (Universal Shift Register)
2 3 4 5 6 7
9 DSR D0 D1
S0 D2 D3 DSL
10
S1 VCC = pin 16
11
CP GND = pin 8
MR Q0 Q1 Q2 Q3
1 15 14 13 12
Input Output
Operating Mode Cp MR S1 S0 DSR DSL Dn Q0 Q1 Q2 Q3
Reset (Clear) x L x x x x x L L L L
Hold x H l l x x x q0 q1 q2 q3
Shift Left H h l x l x q1 q2 q3 L
H h l x h x q1 q2 q3 H
Shift Right H l h l x x L q0 q1 q2
H l h h x x H q0 q1 q2
Parallel Load H h h Register
Shift x x dn d0 d1 d2 d3 11
Latihan Soal :
1. Buatlah sebuah Parallel In Serial Out Shift Register 5 bit dengan
data awal 10010 menggunakan JK Fllip-flop.
Tuliskan Tabel yang dihasilkan oleh output serialnya untuk
10 clock pertama.
2. Buat sebuah Johnson Shift Counter 4 bit dengan data awal 1011,
dimana antara Flip-flop pertama dan kedua di-twist.
Buat Tabel outputnya untuk 10 clock pertama dan gambarkan
Timing Diagramnya.
3. Dengan menggunakan IC Universal Shift Register, dapatkan timing

diagram untuk kondisi berikut :
Clok pertama : mengambil data 1011
Clock ke-2 s/d 5 : Geser data ke kiri, dengan data tambahan “1”
Clock ke-6 s/d 9 : Geser data ke kanan, dengan data tambahan “0”
Clock ke-10 : Diamkan data
Shift Register 12
MEMORY
Materi :
-Konsep Memory
-Konstruksi Dasar Memory
-Kapasitas Memory
-Jenis Memory
-Operasi Read/Write
-Ekspansi Memory
-Integrasi Memory
Memory 1
Konsep Memory
Definisi Æ memory adalah tempat menyimpan data
Akses Memory :
Write Æ menulis data ke dalam memory (menyimpan data)
Read Æ membaca data dari memory (mengambil data)
WRITE READ
data… MEMORY data…
data Memory
data 2
Aplikasi Memory
MEMORY
MICRO
PROCES
MEMORY SOR
DECODER
MEMORY
Memory 3
Ilustrasi Memory
data
1 1 1 0
2
3
4
lokasi
5
6 0 0 0
7
8
panjang bit data

Memory 4
Konstruksi Dasar Memory
Select
R Q Output
S
Input
Read/Write
Sebuah Sel Memory

Memory 5
Select
Input Output
BC
Read/Write
Simbol Sel Memory
Memory 6
Konfigurasi Memory 4x3
Data input
Word 0
D0
BC BC BC
Word 1
D1
Address 2x4
Deco- BC BC BC
input der
Word 2
D2
BC BC BC
Word 3
D3
Memory
Enable BC BC BC
Read/Write
Memory 7
Data output
Kapasitas Memory
Kapasitas Memory menunjukkan jumlah maksimum bit data

yang dapat disimpan di dalam sebuah memory.
ÆDinyatakan dalam : Megabit, Gigabit, Megabyte, Kilobyte

Æ 1 byte = 8 bit
Æ 1 Kbit = 210 bit, 1 Mbit = 220 bit, 1Gbit = 230 bit
Æ Biasanya untuk menyatakan kapasitas memory jenis : Disk
(Hard disk, Diskette, CD, Flash Disk)
ÆDapat juga dinyatakan dalam : 4Kx8, 32Kx16 dsb,
(khusus untuk memory jenis RAM dan ROM)
Memory 8
Kapasitas Memory :
4K x 8
Menyatakan jumlah lokasi Menyatakan panjang bit

yang disediakan = dalam 1 set data
4x1024 = 4096 lokasi
(dari lokasi 0 s/d lokasi 4095)
Memory 9
Kapasitas Memory berhubungan dengan jumlah
jalur Address (Select line)
yang disediakan memory
Memory dengan kapasitas : 2K x 8 memiliki
-11 jalur Address (A0 s/d A10) Æ dari 21.210 = 211 n = 11
- 8 jalur input data (D0 s/d D7)
- 8 jalur output data (O0 s/d O7)
R/W
A0
Address .
. O0
line . Data output
A10
2Kx8 . line
D0 O7
Data input .
line .
D7
ME
Memory 10
Jenis Memory
1. Berdasarkan Waktu Pengaksesan (Access Time) :
a. Memory Dengan Pengaksesan Random

(Random Access Memory)
b. Memory Dengan Pengaksesan Sekuensial
(Sequential Access Memory)
2. Berdasarkan Lamanya Penyimpanan Informasi :
a. Memory dengan Penyimpanan Sementara

(Temporary Storage Memory)
b. Memory dengan Penyimpanan Tetap
(Permanent Storage Memory)
Memory 11
Random Access Memory (RAM)
9 Setiap data menempati lokasi tersendiri.

9 Masing-masing data terletak di lokasi terpisah.
9 Masing-masing data mempunyai waktu akses yang sama
9 Masing-masing data dapat diakses secara random
Sequential Access Memory (SAM)

9 Setiap data menempati lokasi setelah data sebelumnya.
9 Untuk meng-akses data di lokasi tertentu harus melalui
data yang paling awal (tidak dapat diakses langsung)
9 Waktu akses data tergantung dari jauh dekatnya lokasi data
dari posisi head pembaca-nya
9 Banyak dipakai pada tipe Magnetic
Memory
Disk (CD, Hard disk, 12
Diskette)
Temporary Storage Memory
Informasi yang disimpan di dalam memory bersifat sementara,

data akan hilang kalau power supply dimatikan.
Unit memory yang kehilangan informasi saat power supply
dimatikan disebut : volatile
Contoh : RAM
a. Static RAM (SRAM) Æ memory yang terdiri dari
kumpulan flip-flop
b. Dynamic RAM (DRAM) Æ memory yang terdiri dari
kumpulan kapasitor, yang
menggunakan sifat charge
dan discharge saat pengisian
dan pengambilan data
Memory 13
Permanent Storage Memory
Informasi yang disimpan di dalam memory bersifat tetap,

data tetap ada walaupun power supply dimatikan.
Unit memory ini disebut : non volatile
Contoh : ROM (Read Only Memory)
Memory 14
Read Only Memory (ROM)
¾ Merupakan tipe non volatile memory

¾ ROM sama seperti RAM, terdiri dari :
memory address dan memory content (data)
¾ Beberapa fungsi kontrol ROM adalah :
CS (Chip Select) Æ menyeleksi ROM mana yang aktif

CE (Chip Enable) Æ meng-enable chip supaya aktif
(fungsinya mirip dengan CS)
OE (Output Enable) Æ membuat supaya data dapat
di-output-kan
Memory 15
Konfigurasi ROM 16 x 8
Seleksi baris
A0
2x4
A1 deco Register 0 Register 4 Register 8 Register 12
der
Register 1 Register 5 Register 9 Register 13
Register 2 Register 6 Register 10 Register 14
Seleksi
kolom Register 3 Register 7 Register 11 Register 15
A2 2x4
deco
A3
der
Memory 16
Jenis ROM
Berdasarkan sifat penyimpanan datanya, terdiri dari :
1. Mask-Programmed ROM (MROM)

2. Programmable ROM (PROM)
3. Erasable Programmable ROM (EPROM)
4. CD ROM
Memory 17
1. Mask-Programmed ROM
Hanya dapat diprogram oleh pabrik pembuat ROM saja.
ROM dapat diperbanyak oleh pabrik sesuai pesanan.
Setiap ROM berisi sebuah program tertentu.
2. Programmable ROM
ROM tipe ini dapat diprogram oleh pemakai, hanya sekali saja.
Tidak dapat dihapus diprogram ulang
3. CD ROM
• ROM yang dikemas dalam bentuk cakram padat (compact-disc)
• Teknologi penyimpanan data komputer maupun audio
sama saja, hanya format datanya yang berbeda.
• Data disimpan pada cakram dengan proses pembakaran
(burning), yaitu mengarahkan cahaya laser ke permukaan disk.
• Logika “1” membakar bagian permukaan, sedang logika “0”18
Memory
tidak membakar.
4. Erasable Programmable ROM (EPROM)
9 Merupakan PROM yang dapat diprogram ulang, dan dapat

dihapus.
9 EPROM terdiri dari transistor-transistor MOS yang tidak
dialiri listrik.
9 Dalam kondisi normal, transistor tersebut OFF dan menyimpan
logika “1”.
9 Untuk meng-ON kan transistor dan menghasilkan logika “0”,
maka perlu diberikan tegangan tinggi padanya.
Memory 19
Berdasarkan proses penghapusan, ada 2 jenis EPROM :
1. UV – EPROM
Memberikan sinar ultra violet pada celah chasis sebelah luar.
Menghapus EPROM sama dengan menyimpan logika 1.
Proses penghapusan memakan waktu 15-20 menit
Contoh UV-EPROM : 2716 (2Kx8), 2732 (4Kx8)
2. Electrically Erasable PROM (EEPROM)

Penghapusan dilakukan dengan memberikan tegangan
tinggi (21 V).
Keuntungan : proses penghapusan tidak menghilangkan
seluruh data, tidak memerlukan PROM writer
Contoh EEPROM : 2816, 2832
Memory 20
Operasi Read/Write
Operasi READ Æ mendefinisikan operasi transfer-out
(mentransfer data keluar dari memory)
Operasi WRITE Æ mendefinisikan operasi transfer-in
(mentransfer data masuk ke dalam memory)
Langkah-langkah :
Operasi WRITE
1. Transfer address biner dari data yang akan disimpan ke
saluran address
2. Transfer bit-bit data ke saluran input data
3. Aktifkan input WRITE
Operasi READ
1. Transfer address biner dari data yang akan dibaca ke
saluran address
2. Transfer bit-bit data ke saluran output data
Memory 21
3. Aktifkan input READ
Input-input kontrol di dalam Memory
Chip Select Read/Write Operasi Memory
0 x Tak ada operasi
1 0 Tulis data ke memory
1 1 Baca data dari memory
Memory 22
Waktu Akses Operasi WRITE untuk memory 2K
Address
Old Address New Address
A0 – A10
Data Old Data New Data

D0 – D15
Write
Output Old Data New Data
Q0 – Q15
ts tp
ts = setup time
tp = propagation delay time
Memory 23
Ekspansi Memory
Ekspansi memory Æ memperbesar kapasitas memory
Contoh :
RAM 1K x 8 di-ekspansi menjadi 4K x 8
1Kx8 4Kx8
Diperlukan :
-4 buah Memory @ 1 K x 8
-1 buah Decoder 2x4, yang berfungsi menyeleksi memory
mana dari ke-4 memory yang tersedia, yang diaktifkan
Memory 24
Address line (1-10)
Data input line (8)
(0 – 1023) (1024 - 2047)
R/W RAM 1Kx8 RAM 1Kx8
DATA(8) DATA(8)
ADRS(10) ADRS(10)
line RW OUT(8) RW OUT(8)
CS CS
11 0
DEC 1
12 2x4 2 (2048 - 3071) (3072 - 4095)
3 RAM 1Kx8 RAM 1Kx8
DATA(8) DATA(8)
ADRS(10) ADRS(10)
RW OUT(8) RW OUT(8)
CS CS
Data output line (8)

Memory 25
Integrasi Memory
Integrasi Memory Æ menggabungkan beberapa jenis

memory untuk membentuk satu
sistim memory dengan kapasitas
lebih besar
Setiap jenis memory memiliki lokasi tersendiri
Diperlukan peta memory (Memory Map) Æ

untuk menentukan pembagian lokasi
masing-masing jenis memory
Memory 26
Contoh:
Tersedia 3 jenis memory sebagai berikut :
Memory 1 : PROM 8K x 8
Memory 2 : EPROM 8K x 8
Memory 3 : RAM 4K x 8.
Kapasitas total
yang diperlukan 20K x 8
Dengan jumlah Address line sebanyak 15 jalur (A0 s/d A14),

maka kapasitas yang bisa dibuat adalah 215 Æ 32 K x 8
Ada sisa lokasi sebanyak : 32 K – 20 K = 12 K
Memory 27
Pembagian lokasi, baik secara biner maupun hexa
adalah sebagai berikut :
A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A 4 A3 A2 A1 A0

BINER HEXA
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 PROM
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000EPROM
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000
RAM
1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 4FFF
Memory 28
A14
A13
A12
A11
A0
DECODER
2x4
PROM 8K x 8 EPROM 8K x 8 RAM 4K x 8
ME ME ME
Lay Out Integrasi Memory 2Kx8

Memory 29
Latihan Soal
1. Apa yang dimaksud dengan :

a. Kapasitas Memory
b. Byte
c. Sel Memory
2. Apa beda memory non volatile dan volatile ?
3. Berapa banyak saluran address yang diperlukan untuk

sejumlah lokasi berikut ini
a. 1024 lokasi
b. 8192 lokasi
c. 65536 lokasi
Memory 30
4. Berapa banyak lokasi memory dan berapa kapasitas
memory untuk konfigurasi RAM berikut ini :
a. 2K x 1
b. 8K x 8
c. 4K x 8
d. 8K x 4
5. Disain bagaimana cara meng-ekspand memory 2K x 8

menjadi 16K x 8
6. Gambarkan skema memory EPROM 8K x 8 yang dibuat

dari beberapa EPROM 2716 (2K x 8)
Memory 31
7. Integrasikan memory-memory berikut ini dengan sistim
CPU, dimana :
Memory 1 : EPROM 2Kx8
Memory 2 : EPROM 4Kx8
Memory 3 : RAM 1Kx8
Buat Tabel Pemetaan Memory-nya (Memory Map)
Memory 32
8 DAC - ADC
TUJUAN :
¾ Menjelaskan pengertian dasar dari DAC dan ADC secara prinsip

¾ Menjelaskan rangkaian dasar DAC dengan menggunakan Op-Amp.
¾ Menjelaskan operasi DAC jenis Binary Weigh Resistor dan DAC jenis
R-2R Ladder.
¾ Merancang dan mendesain rangkaian DAC jenis Binary Weigh Resistor
dan DAC jenis R-2R Ladder.
¾ Menjelaskan operasi ADC dengan Counter Ramp serta ADC menggunakan
SAR
¾ Merancang dan mendesain rangkaian ADC jenis Counter Ramp dan
ADC jenis SAR.
A/D – D/A CONVERTER
¾ A/D CONVERTER : MENGKONVERSI TEGANGAN ANALOG
MENJADI DIGITAL
RANGK.
INPUT OUTPUT
A/D
ANALOG CONVER DIGITAL
TER
¾ D/A CONVERTER : MENGKONVERSI INPUT DIGITAL

MENJADI OUTPUT ANALOG
RANGK.
INPUT OUTPUT
D/A
DIGITAL CONVER ANALOG
TER
BESARAN DIGITAL DAN ANALOG
REPRESENTASI ANALOG
Representation
Time (ms) analog digital
1 3 0011
2 5 0101
3 9 1001
4 10 1010
5 13 1101
6 14 1110
7 13 1101
8 11 1011
9 10 1010
10 10 1010
11 8 1000
12 5 0101
REPRESENTASI DIGITAL
OP-AMP (OPERATIONAL AMPLIFIER)
¾ HAMPIR SEMUA RANGKAIAN A/D – D/A CONVERTER
MENGGUNAKAN OP-AMP
¾ ADA TIGA KARAKTERISTIK YANG DIMILIKI OP-AMP HINGGA
BERFUNGSI SEBAGAI AMPLIFIER IDEAL :
1. IMPEDANSI INPUT YANG TINGGI
2. MEMPUNYAI PENGUATAN TEGANGAN YANG TINGGI
3. IMPEDANSI KELUARAN YANG RENDAH
RANGKAIAN OPERATIONAL AMPLIFIER

Dasar Operasi Op-Amp
DAC
DIGITAL TO ANALOG CONVERTER
RANGKAIAN DIGITAL TO ANALOG DAPAT DIBANGUN

DENGAN MUDAH MENGGUNAKAN OP- AMP YANG DIBERI
MASUKAN DENGAN MENGATUR SWITCH-SWITCH YANG
MEWAKILI BESARAN DIGITAL. NILAI BERLOGIC “1” JIKA
SWITCH DIHUBUNGKAN DENGAN SUPPLY 5 VOLT DAN
LOGIC “0” BILA DIHUBUNGKAN DENGAN GROUND/DILEPAS
RANGKAIAN DASAR DIGITAL TO ANALOG (D A C)

ada 2 Jenis :
1. DAC Jenis Binary Weigh Resistor
2. DAC Jenis R-2R LADDER
1. D A C Jenis BINARY WEIGHT RESISTOR
5 Volt
D3 D2 D1 D0
20K
12,5K 25K 50K 100K
Vout
BINARY WEIGHT D/A CONVERTER

TABEL KEBENARAN
Pada DAC Jenis Binary Weight Resistor, pemasangan
nilai Resistor pada input-input Do, D1, D2,…
nilai R yang ada di D1 adalah ½ dari nilai yang ada di Do,
nilai R yang ada di D2 adalah ½ dari nilai yang ada di D1( atau 1/4
dari R yang ada di D0) dan seterusnya.
Pemasangan nilai R yang seperti itu adalah untuk
mendapatkan Vout yang linier ( kenaikan per stepnya tetap).
Rin dicari dengan mem-parallel nilai- nilai resistor yang ada

Pada masing-masing input (D), bila input yang masuk lebih
dari satu.
2. D A C Jenis R-2R LADDER
D A C R-2R LADDER
Analog Output Versus Digital Input
Pada DAC Jenis R-2R Ladder Pemasangan
nilai Resistor pada input-input nya adalah R- 2R, jadi kalau
Nilai R = 10k, maka 2R nya dipasang 20 k.
Pemasangan nilai Resistor yang seperti itu adalah untuk

mendapatkan Vout yang linier ( kenaikan per stepnya tetap).
Langkah – langkah Mencari Vout
Rangk. R/2R untuk D0=0, D1=0, D2=0, D3=1

10 kOhm

Rangk. R/2R untuk D0=0, D1=0, D2=1, D3=0 (Thevenin)
ADC
ANALOG TO DIGITAL CONVERTER
Analog To Digital Converter dibutuhkan
apabila akan diproses sinyal-sinyal analog.
Misal:
Dari fenomena alam = suara, cahaya, suhu,
dll,(degan bantuan sensor /transduser supaya
keluar tegangan).
RANGKAIAN DASAR ANALOG TO DIGITAL (A D C)
ada 2 Jenis :
1. ADC Jenis Counter Ramp
2. ADC Jenis SAR (Succesive Aproximation Register)
1. ADC Dengan Counter – Ramp A/D
Konverter
A +15V
clock Start Converter
8 – BIT
IN +
- counter
B End of D0 Q0
convertion
Latch
D-FF
D7 Q7
CP
Output digital
8 BIT D/A
converter
VReF
Comparator membandingkan antara
tegangan masukkan analog dengan
tegangan D/A Converter, apabila tegangan
masukkan yang akan dikonversi belum
sama dengan tegangan keluaran dari D/A
converter maka keluaran comparator
=“1”(A>B) sehingga clock dapat
memberikan masukkan counter dan
hitungan counter naik. Bila diperoleh
masukan A = B maka output comparator 0,
dan clock berhenti, dan inilah nilai digit-digit
yang dibaca oleh ADC.
2. ADC Dengan Metode SAR A/D converter .
Analog Vin +
Clock Successive-approximation DR (data ready,

oscillator register (SAR) ‘
end-of-conversion)
’
STRT MSB LSB ’
(start conversion) ’
D7 D6 D5 D4 D3 D2 D1 D0 ’
’ Q7
’ Cp Q6
Q5
Output
register Q4
Q3
(Octal Q2
D F-F)
Q1
Q0
Vref = 10 V
8-Bit D/A
Vout converter (DAC)
Metode SAR ini lebih cepat, yakni dengan memakai
konfigurasi, mengeluarkan kombinasi bit MSB = 1 =»
1000 0000, Apabila belum sama (Kurang dari tegangan
analog input )maka bit MSB berikutnya =1=» 1100 0000
Apabila tegangan analog innput ternyata lebih kecil dari
tegangan yang dihasilkan DAC maka langkah berikutnya
menurunkan kombinasi bit =» 1010 0000 (dst).
MIsal =Diberi tegangan analog input sebesar 6,84
Volt dan Tegangan Ref ADC sebesar 10 Volt Sehingga :
Jika D7=1 Vout=5 Volt
D6=1 Vout=2,5 Volt
D5=1 Vout=1,25 Volt
D4=1 Vout=0,625 Volt
: : :
D0=1 Vout=0,0390625
Setelah diberi sinyal start maka konversi dimulai
dengan memberikan kombinasi 1000 0000, ternyata
menghasilkan tegangan 5 Volt, berarti masih kurang
dari tegangan input 6,84 Volt. Kombinasi mejadi 1100
0000 sehinga tegangan Vout = 7,5 Volt dan ternyata
lebih besar dari 6,84 Volt sehingga kombinasi menjadi
1010 0000 =» Tegangan = 6,25 Volt, masih kurang
sehingga kombinasi naik lagi 1011 0000 demikian
seterusnya hingga mencapai tegangan 6,8359 Volt.
Analog to digital converter dalam bentuk IC chip A/D

Converter yang banyak digunakan serta tersedia di
pasaran adalah jenis :
ADC 0808 dibuat dengan teknologi CMOS
ADC 0809
Timing diagram untuk ADC jenis SAR
IC DAC Converter MC 1408 merupakan IC DAC 8 bit
yang populer
dan tidak begitu mahal ekivalensi dengan DAC 0808
MSB LSB
A1 A2 A3 A4 A5 A6 A7 A8
12
5 6 7 8 9 10 11
IO
current switches
4
R-2R ladder bias current 2

Gnd
Vref (+)
13
14
VCC
reverence
current
15 amplifier
Vref (-)
16
COMPEN
VEE
3
NPN current
source pair
(a)
Blok diagram MC 1408

nc 1 16 Compen
Gnd 2 15 Vref(-)
VEE 3 14 Vref (+)
I0 4 13 VCC
(MSB) A1 5 12 A8 (LSB)
A2 6 11 A7
A3 7 10 A6
A4 8 9 A5
TOP VIEW
(b)
Konfigurasi Pin-pin MC 1408

+5 V
(MSB) 13
14
5 VCC
5 Kohm
6 15
5 Kohm
7
9
MC 1408
DIGITAL 10
inputs
RF
11 5 Kohm
741
12 4
IOUT
741
2 16 Analok vout =0 to+10v
VEE
=Vref x(A1/2+A2/4+...+AN/2N)
270 pF
3
=0V to 9.96v
-15
(C)
Aplikasi tipikal MC 1408

Tes Rangkaian untuk Aplikasi DAC
Test rangkaian untuk DAC dapat digunakan sebuah

Oscillator dan Counter 8-bit untuk mendrive pada input
DAC, sedangkan untuk melihat Outputnya dapat dilihat
dengan menggunakan Oscilloscope seperti gambar
dibawah.
Rangkaian Tes DAC
3-Bit parallel encoder ADC menggunakan 74148
Ketika Vin adalah 0Volt, + input semua comparator adalah
High Dan output semua comparator adalah “High”,
dan diteruskan( dimasukkan sebagai Input 74148 dan output
dari 74148 adalah 000).
Ketika Vin adalah 1Volt, output comparator1 adalah

“Low” dan comparator yang lain adalah “High”,
dari 74148 adalah 110).
Ketika Vin adalah 2Volt, output comparator2 adalah

“Low” dan comparator yang lain adalah “High”,
dari 74148 adalah 101), dan seterusnya.
IC ADC Converter NE 5034 dan ADC 0801
merupakan IC ADC 8 bit
yang populer dan tidak begitu mahal
IREFIN
+VCC -VCC
I
NE5034
IN
-
COMP
8-BIT DAC -
DBO (LSB) 1 18 DR
+
DB1 2 17 DIGITAL GND
+
DB2 3 16 ANALOG GND
AN GND
DB3 4 15 I IN
INT AN GND
SAR
CLOCK DB4 5 14 -VCC
DB5 6 13 I REF IN
8 DB6 7 12 +V
CC
DIG GND DB7 8 11 CLK
OUTPUT BUFFER
OE 9 10 STRT
DATA READY
TOP VIEW
CLK STRT OE DB 7
(MSB)
DBO
(LSB)
11
Blok Diagram NE5034 dan pin konfigurasi
IC ADC 0801
Blok Diagram IC 0801

PIN Konfigurasi ADC 0801
ADC 0801 Konversi menggunakan LED
ADC 0804 Konversi menggunakan LED
Contoh Blok diagram Sistem Data Akusisi,
yang berbasis Mikroprosesor / Mikrokontroller
PETUNJUK PRAKTIKUM ELEKTRONIKA DIGITAL 1
PERCOBAAN 1. PENGENALAN GERBANG LOGIKA DASAR
TUJUAN:
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu
¾ Memahami cara kerja gerbang logika dasar :
AND,OR,NOT,NAND,NOR,Ex-OR
¾ Memahami cara kerja gerbang AND dan OR lebih dari 2 input
¾ Menjalankan Logic Trainer
PERALATAN:
1. Logic Circuit Trainer ITF-102 / DL-02
2. Oscilloscope
TEORI:
Elemen Logika Dasar dan Tabel Kebenaran
Gerbang AND
Rangkaian AND dinyatakan sebagai Y=A*B, dan output rangkaian Y menjadi “1”
hanya ketika kedua input A dan B bernilai “1”, dan output Y menjadi “1” pada nilai
A dan B yang lain.
A Y
B
Gambar 1-1. Simbol Gerbang AND

Gerbang OR
Rangkaian OR dinyatakan dalam Y = A + B, dan output rangkaian Y menjadi “0”
hanya ketika kedua input A dan B bernilai “0”, dan Y menjadi “1” pada nilai A dan
B yang lain.
PERCOBAAN 1. Halaman 1
PENGENALAN GERBANG LOGIKA DASAR
A
Y
B
Gambar 1-2. Simbol Gerbang OR
Gerbang NOT
Rangkaian NOT juga dikenal sebagai inverter dan dinyatakan sebagai Y = A’. Nilai
output Y merupakan negasi dari nilai input A. Jika input A bernilai “1’, maka nilai
output Y menjadi “0” demikian sebaliknya.
A Y
Gambar1-3. Simbol Gerbang NOT
Gerbang NAND
Rangkaian NAND dinyatakan sebagai Y = A.B , dan output Y bernilai “0” ketika
kedua input A dan B bernilai “1”, dan “0” untuk nilai yang lain.
A Y
B
Gambar 1-4. Simbol Gerbang NAND
Gerbang NOR
Rangkaian NOR dinyatakan sebagai Y = ( A + B) , dan output Y bernilai “1” ketika
kedua input A dan B bernilai “0”, dan output Y menjadi “0” untuk nilai-nilai input
yang lain.
A
Y
B
Gambar 1-5. Simbol Gerbang NOR
Gerbang EXCLUSIVE-OR
Exclusive-OR dinyatakan dalam Y = A.B + A.B atau disederhanakan menjadi

Y = A ⊕ B . Output menjadi “0” ketika input A dan B pada level yang sama, dan
output Y menjadi bernilai “1” ketika kedua input mempunyai level yang berbeda.
A
Y
B
Gambar 1-6. Simbol Gerbang Ex-OR
Tabel 1-1: Tabel Kebenaran dari beberapa elemen Logika :
AND OR NOT
A B y A B y A y
0 0 0 0 0 0 0 1
0 1 0 0 1 1 1 0
1 0 0 1 0 1
1 1 1 1 1 1
PROSEDUR :
1. Ujilah setiap gerbang berikut ini : AND-2 input, OR-2 input, NOT, NAND, NOR
dan Ex-OR. Buat Tabel Kebenaran dari masing-masing gerbang di atas.
2. Buatlah rangkaian AND 4-input dengan menggunakan 3 buah AND 2-input
(seperti rangkaian 1 pada gambar 1-7). Pada trainer, carilah gerbang AND 4-input
(seperti rangkaian 2 pada gambar 1-7). Sambungkan input-inputnya dengan saklar
input yang tersedia.
w
x a w
f x f
y
b z
y
z
Rangkaian 1 Rangkaian 2
Gambar 1-7. Rangkaian AND-4 input

3. Amati hasilnya dan tulis pada Tabel Kebenaran. Bandingkan hasil dari dua
rangkaian di atas.
4. Ulangi langkah 1 s/d 3 untuk rangkaian-rangkaian OR-4 input
5. Buat rangkaian seperti pada gambar 1-8. Bandingkan hasilnya dengan beberapa
Tabel Kebenaran yang telah anda dapatkan sebelumnya. Fungsi gerbang manakah
yang sama ?
B Y
Gambar 1-8. Rangkaian AND-OR-NOT
TUGAS :
Buatlah rangkaian logika dan tabel kebenaran untuk persamaan-persamaan berikut :

Y1 = A.B Y2 = A + B
Y3 = A + B Y4 = A.B
Bandingkan hasil dari Y1 dan Y2, Y3 dan Y4 dan berikan kesimpulan dari hasil
tersebut.
PERCOBAAN 2. RANGKAIAN GERBANG LOGIKA DASAR
TUJUAN:
¾ Membuat rangkaian dari kombinasi gerbang dasar
¾ Memahami cara kerja rangkaian dari kombinasi gerbang dasar
PERALATAN:
2. Oscilloscope
TEORI:
Sebuah rangkaian logika merupakan kumpulan dari beberapa buah atau jenis
gerbang logika dasar. Secara garis besar, sebuah rangkaian logika dapat digambarkan
sebagai sebuah kotak hitam yang mempunyai beberapa input dan sebuah output,
seperti ditunjukkan pada gambar 2-1.
INPUT
OUTPUT
Rangkaian
....
gerbang logika
Gambar 2-1. Blok Dasar Rangkaian Gerbang Logika
Rangkaian logika merepresentasikan fungsi tertentu yang dapat dijabarkan

dalam bentuk persamaan logika. Sebagai contoh, diberikan persamaan logika sebagai
berikut:
x = AB + A + B.C (2-1)
RANGKAIAN GERBANG LOGIKA DASAR
Bentuk persamaan di atas dapat direpresentasikan menjadi rangkaian logika seperti

gambar 2-2.
A
A.B
B x =A.B+A+B.C
A+B
C (A+B).C
Gambar 2-2. Rangkaian logika dari persamaan (2-1)
Tabel Kebenaran dari rangkaian pada gambar 2-2 ditunjukkan pada Tabel 2-1.
Tabel 2-1. Tabel Kebenaran Rangkaian Logika x = A B + A + B.C
A B C A.B A+B (A+B)C x

0 0 0 0 1 0 0
0 0 1 0 1 1 1
0 1 0 0 0 0 0
0 1 1 0 0 0 0
1 0 0 1 0 0 1
1 0 1 1 0 0 1
1 1 0 0 0 0 0
1 1 1 0 0 0 0
Selain dapat dijabarkan dalam bentuk persamaan logika, fungsi-fungsi logika

dapat pula dijabarkan dalam bentuk statement atau pernyataan. Sebagai contoh, alarm
mobil akan menyala jika ada kondisi kunci kontak terpasang dan pintu terbuka atau
lampu atas menyala dan pintu terbuka. Statement di atas dapat direpresentasikan
menjadi bentuk rangkaian logika seperti pada gambar 2-3.
Y
Alarm
Z
Gambar 2-3. Representasi Rangkaian Logika berdasarkan statement
Di mana :
X = kunci kontak
Y = Pintu
Z = Lampu atas
Hasil yang didapat dari rangkaian logika pada gambar 2-3 ditunjukkan pada
Tabel Kebenaran 2-2. Pada Tabel Kebenaran tersebut hanya kondisi X dan Y bernilai
‘1’ atau Y dan Z bernilai ‘1’ yang menyebabkan alarm menyala (bernilai ‘1’).
Tabel 2-2. Tabel Kebenaran Rangkaian Logika gambar 2-3

X Y Z X.Y Y.Z Alarm
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 1 1
1 0 0 0 0 0
1 0 1 0 0 0
1 1 0 1 0 01
1 1 1 1 1 1
PROSEDUR :
1. Dengan menggunakan Trainer, cobalah membuat rangkaian seperti gambar 2-4.
B
F(A,B,C)
Gambar 2-4. Rangkaian 1
2. Buatlah Tabel Kebenaran untuk rangkaian di atas. Tuliskan persamaan logikanya.

3. Ulangi langkah 1 s/d 2 untuk rangkaian-rangkaian pada gambar 2-5.
a1
x
a2
f
a3 y
a4
4. Jika diketahui sebuah persamaan : Y = ( AB ) + C + BC . Gambarkan rangkaian

logikanya dan Buat Tabel Kebenarannya.
TUGAS :
1. Buatlah rangkaian logika dan tabel kebenaran untuk persamaan-persamaan berikut
a) S = B( A + C ) + AC + D
b) X = A + B.BC + BC
2. Dari rangkaian-rangkaian berikut ini, bandingkan rangkaian mana saja yang

mempunyai fungsi yang sama. Buktikan dengan menggunakan Tabel Kebenaran.
A
B
C
X
Rangkaian I
S
T X
Rangkaian II
u
v
Y
w
Rangkaian III
P
Q V
Rangkaian IV
PERCOBAAN 3.
PENYEDERHANAAN RANGKAIAN LOGIKA
(MENGGUNAKAN ATURAN BOOLEAN)
TUJUAN:
¾ Membuat sebuah rangkaian logika sederhana melalui persamaan Boolean
dan Tabel Kebenaran yang diketahui.
¾ Mendisain rangkaian logika sederhana
PERALATAN:
1. Logic Circuit Trainer ITF-02 /DL-02
2. Oscilloscope
TEORI:
Aljabar Boolean memuat aturan-aturan umum (postulat) yang menyatakan
hubungan antara input-input suatu rangkaian logika dengan output-outputnya.
Aturan-aturan itu dinyatakan dalam sebuah persamaan Boolean, seperti Tabel 3-1 :
Tabel 3-1. Aturan-aturan Boolean
1 Identitas X+0=X X. 1=X

2 Komplemen X + X' = 1 X . X' = 0
3 X+X=X X. X=X
4 X+1=1 X. 0=0
5 Involution (X')'= X
6 Commutative X+Y=Y+X X. Y=Y. X
7 Associative X + (Y + Z) = (X + Y) + Z X.(Y.Z) = (X.Y).Z
8 Distributive X.(Y+ Z) = (X.Y)+(X.Z) X+(Y.Z) = (X+Y).(X+Z)
9 De Morgan (X+Y)' = X' . Y' (XY)' = X' + Y'
10 Absorption X + X.Y = X X.(X+Y) = X
PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN ATURAN BOOLEAN)
Dengan aturan-aturan di atas, sebuah persamaan logika yang rumit bisa

disederhanakan dan nilai logika yang didapatkan tidak berubah.
Sebagai contoh :
Sederhanakan persamaan logika berikut ini dan gambarkan rangkaian hasil
penyederhanaannya :
X = AB.( A + C ) + AB. A + B + C (3-1)

Jawab :
Dengan aturan De Morgan, ubahlah persamaan-persamaan di bawah garis bar :
X = AB + A + C + AB.( A.B.C )
X = ( A + B) + A.C + AB.( ABC )
X = A + B + AC + ABC
X = A(1 + C ) + B + ABC
Aturan nomor 4, jika variabel dijumlahkan satu hasilnya sama dengan satu, maka :
X = A + B(1 + AC )
X = A+ B
A
X
Gambar 3-1.Rangkaian Hasil Penyederhanaan
PROSEDUR :
1. Buatlah rangkaian logika pada Trainer sesuai dengan persamaan berikut ini:
a). W = AB + A + C
b). Y = AB + CD + ACD
Buat Tabel kebenaran untuk masing-masing persamaan.
2. Sederhanakan persamaan-persamaan di atas (tulis pada kertas buram) hingga
didapatkan hasil yang paling sederhana. Periksakan hasil yang anda dapatkan
pada instruktur.
3. Jika hasil anda dinyatakan benar, rangkailah kembali pada Trainer menggunakan
persamaan hasil penyederhanaan. Buat Tabel Kebenarannya.
4. Bandingkan output dari Tabel Kebenaran pada masing-masing persamaan (Output
pada rangkaian sebelum disederhanakan dan sesudah disederhanakan).
5. Berilah komentar dari perbandingan di atas.
6. Buat persamaan logika dari rangkaian 1 pada gambar 3-2. Rangkai di trainer, buat
Tabel Kebenarannya.
B
Y

7. Sederhanakan persamaan di atas, rangkai hasil penyederhanaan di trainer.
Dapatkan Tabel Kebenarannya. Bandingkan hasil pada langkah 6 dan 7. Beri
komentar.
TUGAS :
Sederhanakan persamaan berikut ini, buatlah rangkaian hasil penyederhanaannya dan
tulis Tabel Kebenarannya :
1. X = A.B + A.( A + C )
2. X = ( AB.C + D). AB
3. Sederhanakan rangkaian berikut ini :
C X
PERCOBAAN 4.
RANGKAIAN SOP DAN POS
TUJUAN:
¾ Membuat rangkaian logika Sum Of Product dan Product of Sum yang
berasal dari gerbang-gerbang kombinasional.
¾ Memahami cara kerja rangkaian SOP dan POS
PERALATAN:
1. Logic Circuit Trainer ITF-02 /DL-02
2. Oscilloscope
TEORI:
Persamaan Boolean dapat disederhanakan melalui dua bentuk ekspresi berikut
ini ;
1. Product-of-Sum (POS)
2. Sum-of-Product (SOP)
Ekspresi POS dibentuk dari dua atau lebih fungsi OR yang di AND kan di
dalam tanda kurung, dan di dalam tanda kurung tersebut bisa terdiri dari dua atau
lebih variable. Contoh ekspresi POS adalah sebagai berikut :
X = ( A + B).( B + C )
X = ( B + C + D).( BC + E )
X = ( A + C ).( B + E ).(C + B)
Ekspresi SOP dibentuk dari dua atau lebih fungsi AND yang di OR kan di
dalam tanda kurung, dan di dalam tanda kurung tersebut bias terdiri dari dua atau
lebih variable. Contoh ekspresi SOP adalah sebagai berikut :
X = A B + AC + ABC
X = AC D + C D + B
X = BC D + A BDE + CD
Ekspresi SOP lebih banyak digunakan daripada ekspresi POS karena sesuai
dengan implementasi pada Tabel Kebenaran. Rangkaian SOP dapat dibentuk dari
kombinasi gerbang AND-OR-NOT. Perhatikan persamaan berikut :
X = AB + C D (4-1)
Dengan menggunakan aturan de Morgan didapatkan :
X = A B.C D (4-2)
Gunakan lagi aturan Boolean, didapatkan :
X = ( A + B).(C + D) (4-3)
Persamaan di atas berbentuk ekspresi POS. Dengan menggunakan aturan Distributive
akan dihasilkan ekspresi yang mempunyai format SOP :
X = AC + A D + BC + BD (4-4)
Rangkaian logika yang merepresentasikan persamaan (4-1) adalah sebagai berikut :
A
AB
B
X=
C
AB+CD
CD
D
Gambar 4-1. Rangkaian X = AB + C D
Setelah menjadi ekspresi POS maka rangkaiannya seperti pada gambar 4-2.
A
A+B
B
X =
C
(A+B).(C+D)
C+D
D
Gambar 4-2. Rangkaian POS dari persamaan X = AB + C D
Apabila dijadikan ekspresi SOP maka rangkaiannya adalah seperti pada gambar 4-3.
A
A.C
C
A.D
D
X =
B A.C+A.D+B.C+B.D
B.C
B.D
Gambar 4-3. Rangkaian SOP dari persamaan X = AB + C D
PROSEDUR :
1. Buatlah rangkaian logika pada Trainer seperti pada gambar 4-1. Lengkapi dengan
Tabel Kebenaran.
2. Buatlah kembali rangkaian logika pada Trainer seperti gambar 4-2. Lengkapi pula
dengan Tabel Kebenaran.
3. Buatlah kembali rangkaian logika pada Trainer seperti gambar 4-3. Lengkapi
dengan Tabel Kebenaran.
4. Berdasarkan hasil yang didapat pada seluruh Tabel Kebenaran, komentar apa
yang bisa anda berikan ?
5. Diketahui sebuah persamaan logika sebagai berikut :
W = AB + A + C .
Ubahlah persamaan tersebut menjadi bentuk ekspresi SOP. Dengan persamaan
SOP yang didapat, rangkailah hasilnya pada trainer.
6. Buat Tabel Kebenaran untuk membuktikan hasil yang didapat sebelum dan
sesudah menjadi rangkaian SOP.
TUGAS :
1. Diketahui sebuah rangkaian logika seperti ditunjukkan pada gambar 4-4. Carilah
bentuk ekspresi SOP dari rangkaian tersebut, dan gambarkan hasilnya.
B X
Gambar 4-4. Rangkaian soal no.1

2. Dapatkan bentuk ekspresi POS dari gambar 4-4 di atas.
3. Carilah bentuk ekspresi SOP dari gambar 4-5 di bawah ini.
V X
Gambar 4-5. Rangkaian soal no.3
PETUNJUK PRAKTIKUM EKETRONIKA DIGITAL 1
PERCOBAAN 5.
PENYEDERHANAAN RANGKAIAN LOGIKA
(MENGGUNAKAN K-MAP)
TUJUAN:
¾ Membuat sebuah rangkaian logika sederhana melalui persamaan Boolean
dan Tabel Kebenaran yang diketahui.
¾ Menggunakan K-map untuk memecahkan persoalan disain rangkaian
logika sederhana
PERALATAN:
2. Oscilloscope
TEORI:
Karnaugh Map (disingkat K-map) adalah sebuah peralatan grafis yang
digunakan untuk menyederhanakan persamaan logika atau mengkonversikan sebuah
Tabel Kebenaran menjadi sebuah rangkaian Logika. Blok diagram sebuah K-map
seperti gambar 5-1 di bawah ini. AB dan C adalah variabel input, output-output
berupa minterm-minterm bernilai 1 diisikan pada sel K-map. Jumlah sel K-map
adalah 2 jumlah variabel input.
BC
A
Gambar 5-1. Model K-Map 3 variabel
PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN K-MAP)
Langkah-langkah dalam menggunakan K-map adalah sebagai berikut :

1. Konversikan persamaan Boolean yang diketahui ke dalam bentuk persamaan
SOP-nya (Sum of Product). Gunakan Tabel Kebenaran sebagai alat bantu.
2. Gambarlah K-map, dengan jumlah sel = 2 jumlah variabel input.
3. Isi sel K-map sesuai dengan minterm pada Tabel Kebenaran .
4. Cover minterm-minterm bernilai 1 yang berdekatan, dengan aturan :
- hanya minterm berdekatan secara vertikal atau horizontal yang boleh di-cover.
- Jumlah minterm berdekatan yang boleh di-cover adalah : 2. 4, 8, 16, 32
5. Buat persamaan SOP baru sesuai dengan hasil peng-cover-an minterm.
Dari persamaan SOP yang didapatkan, bisa digambarkan rangkaian hasil

penyederhanaannya.
Contoh :
Dari persamaan berikut ini, buatlah rangkaian penyederhanaannya.
X = ABC + A B + A B (5-1)
Persamaan di atas dipetakan ke dalam K-Map menjadi seperti gambar 5-2.
BC
A 00 01 11 10
0 1 1 1 1
1 0 0 0 1
Gambar 5-2. Hasil pemetaan persamaan (5-1)
Setelah dilakukan peng-cover-an minterm-minterm yang berdekatan :
BC
A 00 01 11 10
0 1 1 1 1
1 0 0 0 1
Gambar 5-3. Setelah dilakukan peng-cover an minterm
Dari hasil peng-cover-an didapatkan persamaan SOP :

X = A + BC
Rangkaian penyederhanaannya adalah seperti pada gambar 5-4.
A
X
Gambar 5-4. Rangkaian penyederhanaan
PROSEDUR :
1. Tentukan lebih dulu persamaan logika dari masing-masing fungsi yang ada pada
Tabel Kebenaran 5-1, sederhanakan dengan K-map. Jika sudah didapatkan,
gambarkan rangkaian logikanya, dan rangkaikan pada modul Trainer. Tuliskan
input dan output dari masing-masing fungsi tersebut pada Tabel Kebenaran baru.
Bandingkan hasilnya dengan Tabel 5-1.
Tabel 5-1. Tabel Kebenaran fungsi-fungsi
IN P U T OUTPUT
A B C f1 f2 f3 f4
0 0 0 0 1 0 1
0 0 1 0 1 1 0
0 1 0 1 0 0 1
0 1 1 0 1 0 0
1 0 0 1 1 1 1
1 0 1 1 1 0 1
1 1 0 1 0 0 0
1 1 1 0 0 1 0
2. Sederhanakan persamaan berikut ini dengan menggunakan K-map. Gambarkan

rangkaiannya dan buat Tabel Kebenarannya.
F = XYZ + XYZ + XYZ + XYZ
3. Dapatkan persamaan logika dari rangkaian gambar 5-5 di bawah ini. Tuliskan
Tabel Kebenarannya.
B X
Gambar 5-5. Rangkaian Kombinasional
4. Sederhanakan dengan menggunakan K-Map, gambarkan rangkaian hasil

penyederhanaannya. Rangkailah hasil penyederhanaannya pada Trainer,
kemudian dapatkan Tabel Kebenarannya. Bandingkan output pada Tabel
Kebenaran yang baru dengan output pada Tabel Kebenaran sebelumnya.
TUGAS :
Sebuah pabrik kimia memerlukan alarm untuk menandai terjadinya kondisi kritis
pada salah satu tankinya. Masing-masing tanki mempunyai 4 buah switch
HIGH/LOW yang memonitor :
1. Temperatur (T) 2. Level Fluida (L)
3. Tekanan (P) 4. Bobot (W)
Disain sistem yang bisa mengaktifkan alarm jika kondisi-kondisi di bawah ini terjadi:
1. Level Fluida, Temperatur dan Tekanan adalah HIGH.
2. Level Fluida LOW, Tekanan dan Bobot HIGH
3. Level Fluida dan Temperatur LOW, Tekanan HIGH
4. Level Fluida dan Bobot LOW, Temperatur HIGH.
PERCOBAAN 6.
MULTILEVEL NAND
TUJUAN:
¾ Memahami sifat universal dari gerbang NAND
¾ Mengkonversikan sebuah rangkaian logika yang terdiri dari bermacam-
macam gerbang menjadi hanya terdiri dari NAND saja.
PERALATAN:
2. Oscilloscope
TEORI:
Gerbang yang paling sering digunakan untuk membentuk rangkaian
kombinasi adalah gerbang NAND dan NOR, dibanding dengan AND dan OR. Dari
sisi aplikasi perangkat luar, gerbang NAND dan NOR lebih umum sehingga gerbang-
gerbang tersebut dikenal sebagai gerbang yang “universal”.
Gerbang-gerbang NOT, AND dan OR dapat di-substitusi ke dalam bentuk
NAND saja, dengan hubungan seperti gambar 6-1.
MULTILEVEL NAND
Bentuk Asal Dengan NAND
A A A A
NOT
A
A
AND B A.B
B A.B
A A
OR
B A+B
A+B
B
Gambar 6-1. Substitusi Beberapa Gerbang Dasar Menjadi NAND
Untuk mendapatkan persamaan dengan menggunakan NAND saja, maka

persamaan asal harus dimodifikasi sedemikian rupa, sehingga hasil akhir yang
didapatkan adalah persamaan dengan NAND saja.
Contoh :
Dapatkan persamaan NAND untuk y = A.B.(C + D)
Jawab :
Tambahkan dua buah Tanda NOT pada persamaan tersebut. Dua buah tanda
ini tidak mengubah nilai dari persamaan tadi.
y = A.B.(C + D)
y = A.B + (C + D )
y = A.B.(C .D )
MULTILEVEL NAND
Rangkaian NAND untuk persamaan di atas menjadi :
A
Y
B
Gambar 6-2. Rangkaian NAND untuk persamaan y = A.B.(C + D)
PROSEDUR :
1. Pada Trainer, implementasikan rangkaian pada gambar 6-3.
2. Buat Tabel Kebenarannya dan tentukan fungsi apakah rangkaian tersebut.
3. Buat rangkaian padanannya yang terdiri dari gerbang AND, OR dan NOT.
Buktikan kebenarannya.
Gambar 6-3. Rangkaian untuk percobaan Multilevel NAND
MULTILEVEL NAND
4. Jika diketahui persamaan : W = AB C + ( A + C ).BC

Buat rangkaiannya dengan hanya menggunakan gerbang NAND saja.
TUGAS :
1. Jika diketahui rangkaian seperti gambar 6-4, ubahlah menjadi rangkaian yang
hanya terdiri dari gerbang NAND saja.
A
X
Gambar 6-4. Rangkaian yang terdiri dari gerbang AND, OR, NOT
2. Sebuah persamaan logika sebagai berikut :

Z = ( A + B ).( BC + A) + A B + CD
Buat menjadi bentuk persamaan dengan NAND saja. Gambarkan hasilnya.
Lengkapi dengan Tabel Kebenaran sebelum dan sesudah dirubah ke dalam bentuk
NAND.
MULTILEVEL NAND
PERCOBAAN 7.
MULTILEVEL NOR
TUJUAN:
¾ Memahami sifat universal dari gerbang NOR
¾ Mengkonversikan sebuah rangkaian logika yang terdiri dari bermacam-
macam gerbang menjadi hanya terdiri dari NOR saja.
PERALATAN:
2. Oscilloscope
TEORI:
Gerbang yang paling sering digunakan untuk membentuk rangkaian
kombinasi adalah gerbang NAND dan NOR, dibanding dengan AND dan OR. Dari
sisi aplikasi perangkat luar, gerbang NAND dan NOR lebih umum sehingga gerbang-
gerbang tersebut dikenal sebagai gerbang yang “universal”.
Gerbang-gerbang NOT, AND dan OR dapat di-substitusi ke dalam bentuk
NOR saja, dengan hubungan seperti gambar 7-1.
MULTILEVEL NOR
Bentuk Asal Dengan NOR
A A A A
NOT
A
A
AND A.B
B A.B B
A A
OR
B A+B B A+B
Gambar 7-1. Substitusi Beberapa Gerbang Dasar Menjadi NOR
Ada dua cara untuk mengubah sebuah rangkaian kombinasional menjadi

rangkaian dengan gerbang NOR saja. Cara pertama adalah dengan menggambar
terlebih dahulu persamaan yang diketahui sesuai dengan gerbang-gerbang
pembentuknya. Setelah itu gunakan aturan substitusi seperti gambar 7-1 untuk
mengganti masing-masing gerbang dengan gerbang NOR. Jika ada dua buah gerbang
NOT berurutan secara serial dapat dihapus, karena dua buah NOT yang dipasang
serial tidak mengubah nilai fungsi (sifat Involution / Aljabar Boolean No. 5).
Contoh :
Dapatkan persamaan NOR untuk y = A.B.(C + D)
Jawab :
Rangkaian asal untuk persamaan y = A.B.(C + D) adalah sebagai berikut :
MULTILEVEL NOR
A
B
y
C
Gambar 7-2. Rangkaian persamaan y = A.B.(C + D)
Dari ke-empat gerbang di atas, masing-masing substitusikan menjadi gerbang NOR.
B
y
C
D
Gambar 7-3. Rangkaian gambar 7-2 setelah disubstitusi menjadi gerbang NOR saja
Setelah dua fungsi NOT yang disilang di atas direduksi, akan didapat
rangkaian seperti gambar 7-4.
B y
C
D
Gambar 7-4. Rangkaian gambar 7-3 setelah 2 fungsi NOT direduksi
MULTILEVEL NOR
Cara kedua, untuk mendapatkan persamaan dengan menggunakan NOR saja,

maka persamaan asal harus dimodifikasi sedemikian rupa, sehingga hasil akhir yang
didapatkan adalah persamaan dengan NOR saja.
Contoh :
Dapatkan persamaan NOR untuk y = A.B.(C + D)
Jawab :
Berikan dua buah tanda NOT pada persamaan OR (bentuk yang paling
mendekati NOR). Dua buah tanda NOT ini tidak mengubah nilai fungsi
y = AB.(C + D)
Selesaikan bentuk persamaan yang masih mengandung ekspresi AND dengan
memberikan dua buah tanda NOT
y = AB.(C + D)
Dengan aturan De Morgan menjadi :
y = ( A + B).(C + D)
Dengan aturan De Morgan lagi, lepaskan tanda NOT yang paling atas, selanjutnya
tambahkan dua buah tanda NOT paling atas.
y = ( A + B) + (C + D)
Pada sub fungsi (C+D), ada 3 buah tanda NOT. Sisakan hanya satu tanda NOT saja
(membuang dua tanda NOT tidak mempengaruhi nilai fungsi).
y = ( A + B ) + (C + D )
Rangkaian NOR untuk persamaan di atas menjadi :
MULTILEVEL NOR
B
y
C
D
Gambar 7-5. Rangkaian NOR untuk persamaan y = A.B.(C + D)
Rangkaian pada gambar 7-5 sama dengan rangkaian pada gambar 7-4.
PROSEDUR :
1. Pada Trainer, implementasikan rangkaian pada gambar 7-6. Dapatkan Tabel
Kebenarannya.
A
B
C y
Gambar 7-6. Rangkaian Percobaan 1
2. Substitusikan rangkaian di atas menjadi bentuk NOR saja. Rangkai kembali di

Trainer. Dapatkan Tabel Kebenarannya. Bandingkan hasilnya dengan Tabel
Kebenaran sebelumnya.
MULTILEVEL NOR
3. Diketahui sebuah rangkaian dengan gerbang NOR seperti gambar 7-7. Dengan
menggunakan aturan De Morgan, ubahlah rangkaian tersebut menjadi rangkaian
yang terdiri dari gerbang-gerbang AND-OR-NOT.
C
D
A x
Gambar 7-7. Rangkaian percobaan 2
4. Jika diketahui persamaan : W = AB C + ( A + C ).BC

Buat rangkaiannya dengan hanya menggunakan gerbang NOR saja. Lengkapi
Tabel Kebenaran.
MULTILEVEL NOR
TUGAS :
1. Diketahui sebuah rangkaian yang terdiri dari gerbang NOR seperti pada gambar
7-8. Buat Tabel Kebenarannya dan tentukan fungsi logika manakah yang
bersesuaian ?
Gambar 7-8. Rangkaian dengan gerbang NOR saja
2. Untuk fungsi-fungsi di bawah ini, ubahlah menjadi persamaan logika yang terdiri
dari fungsi NOR saja. Gambarkan rangkaian yang telah disubstitusikan menjadi
gerbang NOR saja.
G = C.( D + AB) + C.( A + B)
X = A + B.BC + BC
MULTILEVEL NOR
Petunjuk Praktikum Elektronika Digital 2
PERCOBAAN 6
SHIFT REGISTER 1
6.1. TUJUAN :
Setelah melakukan percobaan ini mahasiswa diharapkan mampu :
¾ Menjelaskan prinsip kerja Shift Register secara umum
¾ Membuat Paralel Input Serial Output Shift Register
¾ Membuat Recirculating Register (Johnson Shift Counter)
6.2. PERALATAN :
Modul ITF – 102
6.3. DASAR TEORI :

Di dalam sistim digital, register digunakan sebagai tempat menyimpan sementara
sebuah grup bit data. Bit-bit data (“1” atau “0”) yang sedang berjalan di dalam sebuah
sistim digital, kadang-kadang perlu dihentikan, di-copy, dipindahkan atau hanya digeser
ke kiri atau ke kanan satu atau lebih posisi.
Shift Register mampu menjalankan fungsi-fungsi di atas serta menyimpan bit-bit
data. Sebagian besar shift Register dapat meng-handle perpindahan secara paralel
maupun serial, serta dapat mengubah dari sistim serial ke paralel atau sebaliknya.
Rangkaian dasar Shift Register dapat dibuat dari beberapa Flip-flop sejenis, yang
dihubungkan seperti pada gambar 1. Gambar tersebut menunjukkan Shift Register 4-bit
yang menerima 4 bit data paralel dan menggesernya 4 posisi ke kanan menuju peralatan
digital yang lain. Pewaktuan dari proses penggeseran ini dilakukan oleh input clock
Pergeseran satu posisi ke kanan dilakukan setiap satu input clock.
Percobaan 6. 26
Shift Register1
1 0 0 0
Paralel Load 1000
Peralatan Penerima
Serial
0
D Q D Q D Q D Q
1 0 0 0 X X X X
Cp Cp Cp Cp
Clock
0
D Q D Q D Q D Q
0 1 0 0 0 X X X
pulsa 1
1
Clock
0
D Q D Q D Q D Q
0 0 1 0 0 0 X X
pulsa 2
2
Clock
0
D Q D Q D Q D Q
0 0 0 1 0 0 0 X
pulsa 3
3
Clock
0
D Q D Q D Q D Q
0 0 0 0 1 0 0 0
pulsa 4
4
Clock
Gambar 6.1. Shift Register 4-bit yang digunakan untuk konversi Paralel to Serial
Percobaan 6. 27
Shift Register1
Gambar 6.1 menjelaskan sebagai berikut : Sebuah grup terdiri dari 4 buah D Flip-
flop.Langkah pertama adalah membebani register di atas dengan 1-0-0-0. “Paralel Load”
berarti membebani ke-empat flip-flop dalam waktu yang bersamaan. Pembebanan
diberikan melalui input SD pada masing-masing flip-flop.
Selanjutnya, clock pertama meyebabkan seluruh bit menggeser satu posisi ke
kanan, karena input dari masing-masing flip-flop mendapatkan output dari flip-flop
sebelumnya. Setiap penekanan clock menyebabkan penggeseran satu posisi ke kanan.
Pada pulsa ke empat, seluruh bit sudah tergeser ke peralatan penerima data serial, sesuai
dengan data awal yang diberikan. Koneksi antara ke-empat flip-flop di atas bisa berupa
kabel transmisi serial (serial data, clock dan ground).
Ada 4 macam konversi yang bisa dilakukan menggunakan Shift Register, yaitu
Paralel Input Paralel Output (PIPO), Serial Input Serial Output (SISO), Paralel Input
Serial Output (PISO) dan Serial Input Paralel Output (SIPO). Ada pula Recirculating
Register, yang menggeser data secara sirkulasi.
6.3.1. SHIFT REGISTER PARALEL INPUT SERIAL OUTPUT

Register jenis ini dapat meng-konversikan data paralel menjadi data serial.
Langkah yang ditempuh seperti yang telah dijelaskan melalui gambar 6.1.
PROSEDUR PERCOBAAN 1 :
1. Dengan menggunakan 4 buah SR-Flip-flop, buat rangkaian seperti gambar 6.2.
D3 D2 D1 D0
Q3 Q2 Q1 Q0
PS PS PS PS
0
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC
Clock
Gambar 6.2. Rangkaian Shift Register 4-bit Paralel Input Serial Output
Percobaan 6. 28
Shift Register1
2. Hubungkan Cp pada masing-masing flip-flop dengan input Manual Clock.

Hubungkan pula masing-masing PC pada flip-flop dengan input “0”, bila kita ingin
melakukan Reset setiap saat, jka tidak, berikan input “1”.
3. Pada input-input PS-nya berikan beban data dengan nilai D3D2D1D0 = 1010.
4. Berikan nilai “0” pada input S dari flip-flop pertama.
5. Lakukan penekanan clock pertama dan amati perubahan yang terjadi pada output
masing-masing flip-flop. Berikan penekanan berikutnya. Tulis hasilnya pada Tabel
PS/NS.
6. Amati output yang dihasilkan oleh flip-flop terakhir, yaitu Q0, untuk setiap
penekanan clock. Pada penekanan clock pertama sampai dengan ke-empat,
bagaimana urutan data yang dihasilkan oleh Q0 dibandingkan dengan data yang
dibebankan ?
7. Ulangi langkah 3 s/d 6 untuk 3 set data input yang lain (masing-masing 4 bit).
6.3.2. RING SHIFT COUNTER

Recirculating data output flip-flop paling akhir ke input flip-flop paling awal
dapat dilakukan dengan memberikan output Q0’ pada R3 dan Q0 pada S3. Dengan koneksi
semacam Ring ini data-data yang telah dibebankan sebelumnya tidak pernah hilang.
Sejumlah n bit data yang sama akan muncul kembali setelah pergeseran sebesar n kali.
D3 D2 D1 D0
Q3 Q2 Q1 Q0
PS PS PS PS
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC
Gambar 6.3. Rangkaian Johnson Shift Counter 4-bit Clock
Percobaan 6. 29
Shift Register1

3. Hubungkan pula masing-masing PC pada flip-flop dengan input “0” untuk me-reset
rangkaian.,
4. Berikan urutan data sebanyak 4 bit pada D3D2D1D0 (misal : 1101) sebagai data awal..
5. Lakukan penekanan clock sebanyal 10 kali, dan amati output masing-masing flip-flop.
Tuliskan hasilnya pada Tabel Kebenaran.
6. Ulangi langkah 4 s/d 5 untuk data awal 1110.
6.3.3. JOHNSON SHIFT COUNTER

Sama seperti Ring Shift Counter, Johnson Shift Counter juga merupakan
Recisculating Shift Register. Bedanya adalah pada Johnson Shift Counter, output dari
flip-flop paling akhir Q0’ diumpanbalikkan ke input flip-flop paling awal S3. Begitu pula
output Q0 diumpan balikkan ke input R3. Karena ada persilangan pada output flip-flop
terakhir, maka nilai input-input flip-flop paling awal berkebalikan dengan nilai output
flip-flop paling akhir.
D3 D2 D1 D0
Q3 Q2 Q1 Q0
PS PS PS PS
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC

rangkaian.,
Percobaan 6. 30
Shift Register1
5. Lakukan penekanan clock sebanyal 10 kali, dan amati output masing-masing flip-
flop. Tuliskan hasilnya pada Tabel Kebenaran.
6.4. TUGAS :
1. Pada gambar 2, jika D3D2D1D0 = 0100 dan input S3 = 1, berapa nilai Q3Q2Q1Q0
setelah clock ke-2 ? Setelah clock ke-4 ?
2. Jika Rangkaian pada gambar 6.3. ditambahkan 2 buah Flip-flop lagi, dan data awal
dibuat 1100, berapa nilai Q3Q2Q1Q0 setelah clock ke-2 ? Setelah clock ke-4 ?
3. Sketsalah bentuk gelombang output dari Q0, Q1 dan Q2 pada tujuh pulsa clock
pertama untuk rangkaian gambar 6.5.
Q2 Q1 Q0
PS PS PS
S Q S Q S Q
Cp Cp Cp
R Q R Q R Q
PC PC PC
Clock
Gambar 6.5. Rangkaian untuk tugas 3.
Percobaan 6. 31
Shift Register1
PERCOBAAN 8.
RANGKAIAN ARITMETIKA DIGITAL DASAR
TUJUAN:
 Memahami rangkaian aritmetika digital : adder dan subtractor
 Mendisain rangkaian adder dan subtractor (Half dan Full) berdasarkan
Tabel Kebenaran yang diketahui
PERALATAN:
2. Oscilloscope
TEORI:
Rangkaian aritmetika digital dasar terdiri dari dua macam : Adder, atau
rangkaian penjumlah, berfungsi menjumlahkan dua buah bilangan yang telah
dikonversikan menjadi bilangan-bilangan biner, dan Subtraktor, atau rangkaian
pengurang, yang berfungsi mengurangkan dua buah bilangan.
1. HALF ADDER
Sebuah rangkaian Adder terdiri dari Half Adder dan Full Adder. Half Adder
menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (sum) dan nilai
lebihnya (carry-out). Half Adder diletakkan sebagai penjumlah dari bit-bit terendah
(Least Significant Bit). Blok Diagram dari sebuah rangkaian Half Adder ditunjukkan
pada gambar 8-1.
A Σ
Half
OUTPUT
INPUT
Adder
B CO
Gambar 8-1. Blok Diagram Half Adder
Prinsip kerja Half Adder ditunjukkan pada gambar 8-2.
Gambar 8-2. Prinsip Kerja Half Adder
Sebuah Half Adder mempunyai Tabel Kebenaran seperti pada Tabel 8-1.
Tabel 8-1. Tabel Kebenaran Half Adder
Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian

seperti gambar 8-3.
A0
Σ =A0B0+A0B0
B0 Σ0 =A00B0+A0B0
COUT =A0B0
Gambar 8-3. Rangkaian Half Adder
2. FULL ADDER
Sebuah Full Adder menjumlahkan dua bilangan yang telah dikonversikan
menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling
dijumlahkan. Full Adder sebagai penjumlah pada bit-bit selain yang terendah. Full
Adder menjumlahkan dua bit input ditambah dengan nilai Carry-Out dari
penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan (Sum)
dan bit kelebihannya (carry-out). Blok diagram dari sebuah full adder diberikan pada
gambar 8-4.
A Σ
OUTPUT
Full
INPUT
B Adder
CO
CIN
Gambar 8-4. Blok Diagram Full Adder
Tabel Kebenaran untuk sebuah Full Adder diberikan pada Tabel 8-.2.
Tabel 8-2. Tabel Kebenaran Full Adder

seperti gambar 8-5.
A1 Σ1
B1
CIN
COUT
Gambar 8-5. Rangkaian Full Adder
1. HALF SUBTRACTOR
Sebuah rangkaian Subtractor terdiri dari Half Subtractor dan Full Subtractor.
Half Subtractor mengurangkan dua buah bit input, dan menghasilkan nilai hasil
pengurangan (Remain) dan nilai yang dipinjam (Borrow-out). Half Subtractor
diletakkan sebagai pengurang dari bit-bit terendah (Least Significant Bit). Blok
Diagram dari sebuah rangkaian Half Subtractor ditunjukkan pada gambar 8-6.
A R
OUTPUT
Half
INPUT
Subtractor
B BO
Gambar 8-6. Blok Diagram Half Subtractor
Prinsip kerja Half Subtractor ditunjukkan pada gambar 8-7.
Gambar 8-7. Prinsip Kerja Half Subtractor
Sebuah Half Subtractor mempunyai Tabel Kebenaran seperti pada Tabel 8-3.
Tabel 8-3. Tabel Kebenaran Half Subtractor

seperti gambar 8-8.
A0
R0 =A0B0+A0B0
B0
BOUT =A0B0
Gambar 8-8. Rangkaian Half Subtractor
4. FULL SUBTRACTOR
Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikonversikan
menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling
dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out dari
pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan
(Remain) dan bit pinjamannya (borrow-out). Blok diagram dari sebuah full subtractor
diberikan pada gambar 8-9.
A R
OUTPUT
Full
INPUT
B Subtractor
BO
BIN
Gambar 8-.9. Blok Diagram Full Subtractor
Tabel Kebenaran untuk sebuah Full Subtractor diberikan pada Tabel 8-4.
Tabel 8-4. Tabel Kebenaran Full Subtractor

seperti gambar 8-10.
A1 R1
B1
BIN
BOUT
Gambar 8-10. Rangkaian Full Subtractor
PROSEDUR :
1. Menggunakan Trainer ITF-02 atau DL-02, implementasikan rangkaian Half
Adder, seperti pada gambar 8-3. Buat Tabel Kebenarannya.
2. Seperti pada prosedur 1, implementasikan rangkaian Full Adder, seperti gambar
8-5. Buat Tabel Kebenarannya.
3. Seperti prosedur 1, implementasikan rangkaian Half Subtractor, seperti gambar
4. Seperti prosedur 1, implementasikan rangkaian Full Subtractor, seperti gambar
TUGAS :
1. Dengan menggunakan Tabel Kebenaran yang telah didapatkan dari percobaan,
buat K-map untuk masing-masing Rangkaian Aritmetika (Half Adder, Full adder,
Half Subtractor dan Full Subtractor). Dari K-map, dapatkan persamaan
sederhananya. Kemudian gambarkan rangkaiannya, sesuai dengan persamaan
yang didapat. Bandingkan hasilnya dengan rangkaian awal (yang anda rangkai
pada Trainer).
2. Ubahlah rangkaian Half dan Full Adder hanya dengan gerbang NAND saja.
3. Ubahlah rangkaian Half dan Full Subtractor hanya dengan gerbang NOR saja.
PERCOBAAN 9.
RANGKAIAN ARITMETIKA DIGITAL LANJUT
TUJUAN:
¾ Memahami prinsip kerja rangkaian aritmetika biner : multiplier, paraller
Adder dan Parallel Subtractor
¾ Mendisain rangkaian multiplier,Parallel Adder dan Parallel Subtractor
PERALATAN:
2. Oscilloscope
TEORI:
Rangkaian Aritmetika Lanjut meliputi : Multiplier (rangkaian Pengali),
Parallel Adder dan Parallel Subtractor. Setelah mengetahui prinsip dasar dari Adder
dan Subtractor, dapat dilanjutkan dengan membuat rangkaian Adder dan Subtractor
untuk penjumlahan dan pengurangan lebih dari 1 bit.
1. MULTIPLIER
Rangkaian Multiplier terdiri dari dua blok input (yang masing-masing
mewakili register yang akan dikalikan) serta satu blok output. Setiap blok dapat
terdiri lebih dari 1 bit data. Bilangan yang dikalikan dan pengalinya, serta hasil
kalinya berupa bilangan biner. Setelah didapatkan hasilnya, masing-masing bit
outputnya dibuat dengan persamaan yang didapatkan dari K-Map. Blok Diagram dari
rangkaian Multiplier ditunjukkan pada gambar 9-1.
A1
A A0 O3
MULTIPLIER O2
B1 O
B O1
B0 O0
Gambar 9-1. Rangkaian Multiplier 2 bit input
Tabel 9-1. Tabel Perkalian 2 bit biner
Input Desimal Input Biner Output Biner Out Desimal

A B A1 A0 B1 B0 O3 O2 O1 O0 O
0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 2 0 0 1 0 0 0 0 0 0
0 3 0 0 1 1 0 0 0 0 0
1 0 0 1 0 0 0 0 0 0 0
1 1 0 1 0 1 0 0 0 1 1
1 2 0 1 1 0 0 0 1 0 2
1 3 0 1 1 1 0 0 1 1 3
2 0 1 0 0 0 0 0 0 0 0
2 1 1 0 0 1 0 0 1 0 2
2 2 1 0 1 0 0 1 0 0 4
2 3 1 0 1 1 0 1 1 0 6
3 0 1 1 0 0 0 0 0 0 0
3 1 1 1 0 1 0 0 1 1 3
3 2 1 1 1 0 0 1 1 0 6
3 3 1 1 1 1 1 0 0 1 9
Setelah menggunakan K-Map didapatkan persamaan outputnya sebagai berikut :

O3 = A1 A0 B1B0 O1 = A1 A0 B1 + A0 B1B0 + A1B1B0 + A1 A0 B0
O2 = A1B1B0 + A1 A0 B1 O0 = A0 B0
2. PARALLEL ADDER
Rangkaian Parallel Adder adalah rangkaian penjumlah dari dua bilangan yang
telah dikonversikan ke dalam bentuk biner. Anggap ada dua buah register A dan B,
masing-masing register terdiri dari 4 bit biner : A3A2A1A0 dan B3B2B1B0.
Penjumlahan dari kedua register itu dapat dinyatakan sebagai berikut :
A3 A2 A1 A0
B3 B2 B1B0 +
COUT ∑ 3 ∑ 2 ∑1 ∑ 0
Rangkaian Parallel Adder dari persamaan di atas ditunjukkan pada gambar 9-2.
A0 A Σ Σ0
B0 B Half Adder COUT
A1 A Σ Σ1
B1 B Full Adder COUT
CIN
A2 A Σ Σ2
B2 B Full Adder COUT
CIN
A3 A Σ Σ3
B3 B Full Adder COUT COUT
CIN
Gambar 9-2. Rangkaian Parallel Adder 4 bit

Rangkaian Parallel Adder terdiri dari Sebuah Half Adder (HA) pada Least
Significant Bit (LSB) dari masing-masing input dan beberapa Full Adder pada bit-bit
berikutnya. Prinsip kerja dari Parallel Adder adalah sebagai berikut : penjumlahan
dilakukan mulai dari LSB-nya. Jika hasil penjumlahan adalah bilangan desimal “2”
atau lebih, maka bit kelebihannya disimpan pada Cout, sedangkan bit di bawahnya
akan dikeluarkan pada Σ. Begitu seterusnya menuju ke Most Significant Bit
(MSB)nya.
3. PARALLEL SUBTRACTOR
Rangkaian Parallel Subtractor merupakan modifikasi dari rangkaian Parallel
Adder. Dengan mengimplementasikan prinsip 2’s complement, rangkaian Parallel
Subtractor akan bekerja seperti rangkaian Parallel Adder. Sebagai contoh,
pengurangan 5 dengan 2 adalah sama dengan penjumlahan 5 dengan (-2). Proses
pengurangan dua buah bilangan 4 bit biner dapat dinyatakan sebagai berikut :
A3 A2 A1 A0
- B B BB
3 2 1 0 +
COUT ∑ 3 ∑ 2 ∑1 ∑ 0
Dimana : -B3B2B1B0 artinya bilangan negatif dari B3B2B1B0 yang dilakukan dengan
2’s complement. Jadi prinsip rangkaian subtractor adalah rangkaian Adder yang salah
satu inputnya diubah menjadi negatif.
Dari rangkaian Parallel Subtractor pada gambar 9-3 dapat dilihat adanya
Gerbang Ex-OR di masing-masing input Full-Adder nya. Rangkaian Ex-OR ini
mendapat input dari SUB. Jika input SUB diberikan nilai “1” maka rangkaian Ex-OR
mengubah input B menjadi kebalikannya dan bersamaan dengan itu input SUB
tersebut juga dimasukkan ke CIN, sehingga nilai input B menjadi 2’s complement-nya.
Sedangkan jika input SUB diberi nilai “0” maka rangkaian tersebut menjadi
rangkaian Adder.
SUB
A0 A Σ Σ0
B Full Adder
B0 COUT
CIN
A1 A Σ Σ1
B Full Adder
B1 COUT
CIN
A2 A Σ Σ2
B Full Adder
B2 COUT
CIN
A3 A Σ Σ3
B Full Adder COUT
B3 COUT
CIN
Gambar 9-3. Rangkaian Parallel Subtractor dari modifikasi Parallel Adder
PROSEDUR:
1. Gambarkan rangkaian Multiplier 4 bit biner berdasarkan persamaan yang telah
diberikan sebelumnya. Implementasikan rangkaian tersebut pada trainer ITF-02.
Dapatkan Tabel Kebenarannya.
2. Buat rangkaian Parallel Adder 2 bit menggunakan trainer DL-2. Gunakan 1 buah
rangkaian Half Adder dan 1 buah Full Adder. Dapatkan Tabel Kebenarannya.
3. Buat rangkaian Parallel Subtractor 2 bit menggunakan trainer DL-02. Gunakan 2
buah Full Adder dan 2 buah gerbang Ex-OR. Dapatkan Tabel Kebenarannya.
TUGAS:
1. Buat rangkaian Multiplier yang mengalikan 2 blok input. Input pertama terdiri
dari 2 bit biner, sedangkan input kedua 1 bit biner. Dapatkan ouputnya dengan 3
bit biner. Gambarkan rangkaiannya berdasarkan persamaan yang didapatkan dari
K-map.
2. Selesaikan bentuk penjumlahan dan pengurangan berikut ini dalam sistim biner :
6 21 7 -5
5+ 9+ -4 + 8 +
PERCOBAAN 10.
PARITY GENERATOR DAN CHECKER
TUJUAN:
¾ Memahami prinsip kerja rangkaian Parity Generator dan Parity Checker
¾ Mendisain rangkaian Parity Generator dan Checker untuk fungsi Pengacakan data
(Data Scrambling)
PERALATAN:
2. Oscilloscope
TEORI:
1. PARITY GENERATOR DAN CHECKER
Dalam sistim transmisi digital, dimana urutan data biner dikirimkan dari pengirim ke
penerima, sangat dimungkinkan terjadinya kesalahan (error) pada data yang diterima.
Kesalahan ini biasanya disebabkan karena external noise (misalkan sinyal listrik atau suara
yang ikut dalam data). Sebagai contoh, dikirimkan sinyal data BCD 5 (0101), kemudian pada
proses transmisi, ada noise yang masuk sehingga mengubah nilai LSB ‘0’ menjadi ‘1’.
Akibatnya di sisi terima, sinyal data yang masuk tadi dibaca sebagai 4 (0100). Data tersebut
tentu salah, karena tidak sesuai dengan yang dikirimkan.
Untuk menghindari kesalahan data saat pengiriman, diberikan bit tambahan pada
urutan data yang akan ditransmisikan. Bit tambahan ini dinamakan bit parity. Penambahan bit
parity dilakukan di sisi kirim (Transmitter). Rangkaian pembangkit bit parity dinamakan
Parity Generator. Jumlah bit parity bisa satu bit atau lebih. Berdasarkan jumlah bit biner ‘1’
dalam setiap kelompok, bit parity dibedakan menjadi 2 jenis : Odd Parity Bit dan Even Parity
Bit. Odd Parity bit adalah bit tambahan yang diberikan untuk membuat jumlah bit ‘1’ pada
urutan data yang disertainya menjadi ganjil, sedangkan Even Parity Bit adalah bit tambahan
yang diberikan untuk membuat jumlah bit ‘1’ pada urutan data yang disertainya menjadi
genap. Diberikan contoh sebagai berikut :
Urutan data : 1011011
Urutan data + Odd Parity Bit : 10110110 Bit Parity
Urutan data + Even Parity Bit : 1 0 1 1 0 1 1 1 Bit Parity
Parity Checker adalah rangkaian penge-cek nilai bit parity yang menyertai urutan data
yang diterima. Rangkaian Parity Checker berada di sisi terima (Receiver). Jenis bit parity
yang di-cek harus sesuai dengan jenis bit parity di sisi kirim, bisa Odd atau Even Parity. Jika
nilai cek setiap urutan data dan bit parity yang menyertainya adalah ‘0’, maka urutan data dan
bit parity tersebut benar. Jika bernilai ‘1’ berarti ada kesalahan. Blok diagram Parity
Generator dan Parity Checker ditunjukkan pada gambar 10-1.
Bit-bit data
A
B A
B
C
B C
B
D
C D
C
Parity Indikator
Parity
Generator Kesalahan
Bit Parity Checker
Gambar 10-1. Blok Diagram Parity Generator dan Checker
Untuk mendisain rangkaian Parity Generator, perlu ditentukan lebih dulu jumlah data
dalam setiap urutannya dan jenis bit parity yang akan digunakan. Sebagai contoh, akan dibuat
urutan data 3 bit biner, yang disertai 1 Even Parity Bit. Tabel Kebenaran dari rangkaian yang
akan dibuat ditunjukkan pada Tabel 10-1.
Tabel 10-1. Tabel Kebenaran urutan 3 bit data dan Output Even Parity Generator
INPUT OUTPUT
A B C P
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
Dari tabel di atas, selanjutnya didapatkan persamaan sebagai berikut :
P = A B C + A BC + AB C + ABC
= A ( B C + BC ) + A( B C + BC )
= A ( B ⊕ C ) + A( B ⊕ C )
= A ⊕ (B ⊕ C)
Rangkaiannya seperti ditunjukkan pada gambar 10-2.
B
C P
A
Gambar 10-2. Rangkaian Even Parity Generator 3 bit data
Untuk mendisain rangkaian Parity Checker perlu ditentukan lebih dulu jumlah data
dalam setiap urutannya dan jenis bit parity yang akan dikirim. Selanjutnya output akan diberi
nilai ‘0’ atau ‘1’ tergantung ada tidaknya kesalahan dalam satu urutan data. Tabel kebenaran
Parity Checker ditunjukkan pada Tabel 10-2.
Tabel 10-2. Tabel Kebenaran Even Parity Checker 3 bit data
INPUT OUTPUT
A B C P Ch
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
Dari Tabel di atas, didapatkan persamaan sebagai berikut :

Ch = A B C P + A B CP + A BC P + A BCP + AB C P + AB CP + ABC P + ABCP
= A B (C P + CP ) + A B (C P + CP) + AB (C P + CP ) + AB(C P + CP )
= (C P + CP )( A B + AB) + (C P + CP )( A B + AB )
= (C ⊕ P)( A ⊕ B) + (C ⊕ P )( A ⊕ B)
= (C ⊕ P) ⊕ ( A ⊕ B)
Rangkaiannya ditunjukkan pada gambar 10-3.

A
B Ch
C
P
Gambar 10-3. Rangkaian Even Parity Checker 3 bit data
Rangkaian gabungan Parity Generator (di sisi kirim) dan Parity Checker (di sisi
terima) untuk 3 bit data, ditunjukkan pada gambar 10-4
Tx C
T Rx
C B R B
B C P A
P
A D B C
C B
Ch
D A
P P
Gambar 10-4. Rangkaian Gabungan Parity Generator dan Checker 3 bit data
2. DATA SCRAMBLING
Data scrambling merupakan proses pengacakan data yang menggunakan aplikasi
Parity Generator dan Checker. Prinsip kerja dari data scrambling ini sangat sederhana, yaitu
meletakkan bit-bit parity di sela-sela urutan data informasi yang dikirim. Nilai bit parity
adalah Ex-OR dari bit-bit data informasi pada posisi tertentu. Pada sisi terima, pengecekan
dilakukan dengan meng-Ex-OR kan bit-bit parity dan bit data informasinya. Jika hasil
pengecekan bernilai ‘0’ berarti urutan bit tersebut benar, jika ‘1’ berarti ada kesalahan di
posisi tertentu.
Diberikan urutan data 3 bit (D2D1D0), akan ditambahkan 2 bit parity di antara ketiga
bit tersebut, yaitu X1 dan X0, sehingga urutan data yang dikirim menjadi X1D2X0D1D0. Nilai
X1 adalah Ex-OR dari D2 dan D0, sedangkan nilai X0 adalah Ex-OR dari D1 dan D0 (Aturan
yang lebih detail dari nilai bit sisipan ini termuat pada pembahasan Hamming Code atau Error
Correction Code). Persamaan dari X1 dan X0 dinyatakan sebagai berikut :
X 1 = D2 ⊕ D0
X 0 = D1 ⊕ D0

Tabel hasil scrambling diberikan pada Tabel 10-3.
Tabel 10-3. Tabel Hasil Scrambling 3 bit data dan 2 bit sisipan
Data/bit X1 D2 X0 D1 D0
000 0 0 0 0 0
001 1 0 1 0 1
010 0 0 1 1 0
011 1 0 0 1 1
100 1 1 0 0 0
101 0 1 1 0 1
110 1 1 1 1 0
111 0 1 0 1 1
Pada sisi terima, nilai urutan data dan bit-bit sisipannya di Ex-OR kan untuk menge-
cek apakah urutan data tersebut benar atau salah. Persamaan untuk mendapatkan nilai hasil
penge-cek an adalah sebagai berikut :
Ch1 = X 1 ⊕ D2 ⊕ D0
Ch0 = X 0 ⊕ D1 ⊕ D0
Sehingga rangkaian lengkap Scrambler (di sisi kirim) dan Descrambler (di sisi terima) adalah
seperti pada gambar 10-5.
Data Scrambling
Tx Rx
D2 X1
D1 T D2 D2
D0
B X0
C D1 D1
P D0
D X1 D0
Ch1
X0
Ch0
Gambar 10-5. Rangkaian Lengkap Scrambler dan Descrambler 3 bit data
PROSEDUR:
1. Dengan menggunakan trainer ITF-02 atau DL-02, buat rangkaian Odd Parity Generator
2 bit data. Dapatkan Tabel Kebenarannya.
2. Masih dengan 2 bit data yang sama, tambahkan 1 input sebagai bit parity. Buat rangkaian
Odd Parity Checker. Dapatkan Tabel Kebenarannya.
3. Sambungkan dua bagian tadi (bagian Odd Parity Generator dan Odd Parity Checker).
Berikan output Parity bit dari Parity Generator sebagai bit input parity dari bagian Parity
Checker. Perhatikan, apa yang terjadi pada output Parity Checker ? Buat Tabel
Kebenarannya.
4. Dengan menggunakan trainer ITF-02 atau DL-02, buat rangkaian scrambler dan
descrambler seperti gambar 10-5. Karena jumlah gerbang Ex-OR pada masing-masing
trainer terbatas, lakukan untuk nilai X1 dulu, selanjutnya baru nilai X0. Buat Tabel
Kebenarannya.
TUGAS:
1. Disain rangkaian Odd Parity Generator dan Checker untuk urutan 4 bit data. Lengkapi
dengan Tabel Kebenaran dan persamaan untuk mendapatkan rangkaiannya.
2. Implementasikan metode Hamming Code (untuk urutan 4 bit data) dengan rangkaian
Scrambler dan Descrambler. Lengkapi dengan Tabel Kebenaran dan persamaan untuk
mendapatkan masing-masing bit sisipan dan kode pengecek kesalahan.

PERCOBAAN 11.
CODE CONVERTER DAN COMPARATOR
TUJUAN:
¾ Memahami prinsip kerja rangkaian Code Converter dan Comparator
¾ Mendisain beberapa jenis rangkaian Code Converter dan Comparator
PERALATAN:
2. Oscilloscope
TEORI:
1. CODE CONVERTER
Code Converter adalah rangkaian yang berfungsi untuk mengkonversikan dari satu
bentuk kode ke bentuk kode yang lain. Salah satu bentuk Code Converter adalah BCD (8421)
to Excess-3 Code.
BCD (Binary Coded Decimal) telah dijelaskan pada materi Elektronika Digital 1 pada
bagian Rangkaian Aritmetika, merupakan bentuk kode decimal yang di-biner kan dalam 4 bit.
Excess-3 Code yaitu kode BCD yang ditambah 3. Code Converter BCD (8421) to Execess-3
dapat digambarkan dalam blok seperti gambar 11-1.
BCD (8421) Code Excess-3

Code Converter Code
Gambar 11-1. Blok Diagram Code Converter BCD (8421) to Excess-3
Tabel Kebenaran yang menunjukkan proses konversi dari kode BCD (8421) menjadi kode
Excess-3 ditunjukkan pada Tabel 11-1.

Tabel 11-1. Tabel Konversi BCD (8421) to Excess-3 Code
Digit
Input BCD Output Excess-3
Desimal
A B C D W X Y Z
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
Dari Tabel di atas, selanjutnya dengan menggunakan K-Map didapatkan persamaan untuk
masing-masing outputnya sebagai berikut :
W = A + BC + BD = A + B(C + D)
X = BC + BD + BC D = B(C + D) + BC D
Y = CD + C D = C ⊕ D
Z=D
Berdasarkan persamaan yang didapat di atas, akan dihasilkan rangkaian seperti pada
gambar 11-2.
A W
B X
D Z
Gambar 11-2. Rangkaian Code Converter BCD (8421) to Excess-3

2. COMPARATOR
Sebuah rangkaian Comparator berfungsi membandingkan dua buah bilangan input. Jika
digunakan untuk membandingkan dua input dan kemudian menyatakan apakah kedua input
tersebut sama, lebih besar atau lebih kecil, maka rangkaian tersebut dinamakan Magnitude
Comparator.
Blok Diagram sebuah rangkaian Comparator dapat ditunjukkan pada gambar 11-3.
A1
A>B
A2
Comparator A=B
B1
B2 A<B
Gambar 11-3. Blok Diagram Rangkaian Comparator
Tabel 11-2. menunjukkan hubungan antara dua input yang dibandingkan (masing-masing
2 bit biner), dengan output-outputnya.
Tabel 11-2. Tabel Hubungan 2 Input dan Output pembandingnya
INPUT OUTPUT
(A) (B) (A<B) (A=B) (A>B)
A1 A2 B1 B2 L E G
0 0 0 0 0 1 0
0 0 0 1 1 0 0
0 0 1 0 1 0 0
0 0 1 1 1 0 0
0 1 0 0 0 0 1
0 1 0 1 0 1 0
0 1 1 0 1 0 0
0 1 1 1 1 0 0
1 0 0 0 0 0 1
1 0 0 1 0 0 1
1 0 1 0 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 0 1
1 1 0 1 0 0 1
1 1 1 0 0 0 1
1 1 1 1 0 1 0
Dengan mengacu pada Tabel Kebenaran di atas, dan dengan bantuan K-Map akan
didapatkan persamaan untuk masing-masing outputnya sebagai berikut :

L = AC + A BD + BCD
G = AC + AB D + BC D
E = A BC D + ABC D + A BC D + ABCD
Dari persamaan di atas, dapat dibuat rangkaian seperti gambar 11-4.
A
7408
7432
7404 7421 L
7432
7421
B
7408
7404
7432
G
7421
C 7432
7421
7404
7421
D
7432
7421 E
7404 7432
7421
7432
7421
Gambar 11-4. Rangkaian Comparator
PROSEDUR :
1. PERCOBAAN CODE CONVERTER
1. Dengan menggunakan Trainer ITF-02 atau DL-02, buat rangkaian Code Converter BCD
(8421) to Excess-3 seperti gambar 11-2.
2. Setelah menyusun rangkaian, buatlah Tabel hasil pengamatan.
3. Bandingkan antara Tabel hasil pengamatan dengan Tabel 11-1.
4. Buat Tabel Kebenaran untuk Code Converter Binary to 2’s Complement.

5. Buat K-Map dan dapatkan persamaan logikanya. Dari persamaan logika yang didapatkan,
gambarkan rangkaiannya.
6. Rangkailah gambar rangkaian yang sudah dibuat pada Trainer ITF-02 atau DL-02.
Dapatkan Tabel Kebenarannya. Bandingkan hasilnya dengan Tabel Kebenaran awal
(langkah 4).
2. PERCOBAAN COMPARATOR
1. Buat Tabel Kebenaran untuk rangkaian Comparator yang membandingkan 2 buah
inputnya (masing-masing 2 bit biner), dengan aturan : Jika A < B maka outputnya 01. Jika
A = B maka outputnya 00. Jika A > B maka A > B maka outputnya 10.
2. Buat K-Map dan dapatkan persamaan logikanya.
3. Dari persamaan logika yang didapatkan, gambarkan rangkaiannya.
4. Rangkailah gambar rangkaian yang sudah dibuat pada Trainer ITF-02 atau DL-02.
Dapatkan kebenarannya. Bandingkan hasilnya dengan Tabel Kebenaran awal (langkah 1)
TUGAS:
1. Buat sebuah rangkaian kombinasional dengan dua input dan empat output, dimana nilai
decimal outputnya adalah pangkat dua dari nilai decimal inputnya. Dapatkan Tabel
Kebenarannya.
2. Buat rangkaian Binary to Gray Code. Lengkapi dengan Tabel Kebenaran dan
persamaannya.

PERCOBAAN 1.
DASAR-DASAR RANGKAIAN SEKUENSIAL 1
1.1. TUJUAN :
Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu :
• Membedakan jenis rangkaian sekuensial terhadap rangkaian kombinasional
• Menjelaskan prinsip kerja dari rangkaian sekuensial
• Membuat state diagram dari sebuah rangkaian sekuensial
1.2. PERALATAN :
• Modul Trainer ITF 02 / DL 02
1.3. TEORI :
1.3.1. Dasar Rangkaian Sekuensial
Berdasarkan kemampuannya menyimpan data, rangkaian digital dibedakan
menjadi dua macam, rangkaian kombinasional dan rangkaian sekuensial. Seperti yang
telah dipelajari pada percobaan kombinasonal, data dinasukkan pada waktu ti, akan
dikeluarkan pada waktu ti juga. Pada rangkaian kombinasional, hanya ada dua keadaan,
yaitu Present Input, yaitu data input yang diberikan pada saat itu dan Present Output,
yaitu data yang dikeluarkan pada saat itu juga.
Pada rangkaian sekuensial, ada siklus umpan balik, dimana output yang
dihasilkan pada waktu ti diumpan balikkan sehingga menjadi input internal saat itu juga,
bersama-sama dengan input dari luar. Hasil dari proses logika akan dikeluarkan sebagai
output yang akan datang. Karena adanya siklus umpan balik, maka terjadi penundaan
waktu keluar dari data. Adanya penundaan waktu keluar tersebut dimanfaatkan oleh
disainer untuk menjadikan rangkaian sekuensial sebagai rangkaian pengingat atau
penyimpan data. Pada rangkaian sekuensial ada tiga keadaan Present Input, Present
Output dan Next Output.
Percobaan 1. 1
Dasar Sekuensial 1
input output
Rangkaian
input Rangkaian output Kombinasional
Kombinasional
Elemen
penyimpan
(a) (b)
Gambar 1.1. Rangkaian Digital

(a) Rangkaian Kombinasional (b) Rangkaian Sekuensial
Salah satu contoh sederhana sebuah rangkaian sekuensial adalah rangkaian

NAND berumpan balik seperti ditunjukkan pada gambar 1.2. Rangkaian tersebut terdiri
dari gerbang NAND yang mempunyai Present Input A, Present dan Next Output B.
B
A
Gambar 1.2. Rangkaian Umpan Balik NAND
Tabel Present/Next State

Seperti halnya rangkaian kombinasional, rangkaian sekuensial juga menggunakan
Tabel Kebenaran untuk merepresentasikan hasil yang telah diperoleh. Istilah Tabel
Kebenaran pada rangkaian sekuensial lebih dikenal sebagai Tabel PS/NS, karena
rangkaian sekuensial mempunyai kondisi Present dan Next State untuk output-outputnya.
Tabel 1.1. Tabel PS/NS untuk rangkaian gambar 1.2.

INPUT OUTPUT
Present
Present Next
Input
A B B
0 0 1
0 1 1
1 0 1
1 1 0
Percobaan 1. 2
Dasar Sekuensial 1
State Diagram
Sebuah state diagram menggambarkan perubahan kondisi dari sebuah variable
(dalam hal ini adalah variable output) dari kondisi awal ke kondisi berikutnya. Kondisi
dari variable tersebut berubah karena adanya pengaruh input dari luar. State diagram
terdiri dari variable Output, dilambangkan dalam bentuk lingkaran dan variable input
yang mempengaruhinya, dilambangkan dalam bentuk panah yang keluar dari masing-
masing lingkaran.
Y
X
Gambar 1.3. Ilustrasi state diagram

X sebagai variable output (Present dan Next Output), Y adalah variable Input
Untuk membuat state diagram dari rangkaian gambar 1.2 di atas, telah ditentukan
bahwa A adalah variable Input dan B adalah variable Output. Nilai B akan berubah dari
kondisi awal ke kondisi berikutnya setelah mendapat pengaruh dari input A. State
diagram dari perubahan kondisi tersebut ditunjukkan pada gambar 1.4.
0,1
0 1 0
1
Gambar 1.4. State Diagram dari rangkaian gambar 3
1.4. PROSEDUR PERCOBAAN

1.4.1. Dasar Rangkaian Sekuensial
1. Pada Trainer ITF-02, buat rangkaian dari kedua macam gerbang logika di bawah
ini :
B B
A A
(i) (ii)
Gambar 1.5. Percobaan Dasar Rangkaian Sekuensial
Percobaan 1. 3
Dasar Sekuensial 1
2. Amati hasil yang terjadi. Catat pada Tabel PS/NS.

3. Bandingkan hasilnya bila rangkaian di atas dibuat menjadi rangkaian
kombinasional (tanpa umpan balik).
4. Dapatkan State diagram dari kedua rangkaian di atas.
5. Buat rangkaian seperti gambar 1.6 di bawah ini. Dapatkan Tabel PS/ NS-nya dan
state diagramnya.
X
A
Y
B
Gambar 1.6. Rangkaian sekuensial dengan 2 jenis gerbang
1.5. TUGAS
1. Diketahui sebuah state diagram seperti gambar 1.7.
a. Dapatkan Tabel PS/NS-nya
b. Dapatkan gambar rangkaiannya.
0
00 01 1
0
1
0,1
11 10 0
1`
Gambar 1.7. State Diagram untuk tugas 1.
2. Sebuah rangkaian sekuensial ditunjukkan pada gambar 1.8.

a. Dapatkan Tabel PS/NS-nya.
b. Buat State Diagramnya.
X
A
Y
B
Gambar 1.8. Rangkaian Sekuensial untuk tugas 2
Percobaan 1. 4
Dasar Sekuensial 1
PERCOBAAN 2.
DASAR-DASAR RANGKAIAN SEKUENSIAL 2
2.1. TUJUAN :
• Membuat SR Flip-flop dari gerbang NOR
• Membuat SR Flip-flop dari gerbang NAND
• Membuat SR Flip-flop dengan Clock
• Melakukan analisa rangkaian sekuensial dengan SR Flip-flop
• Mendisain rangkaian sekuensial dengan SR flip-flop
2.2. PERALATAN :
• Modul Trainer ITF 02 / DL 02
2.3. TEORI :
2.3.1. SR Flip-flop dari gerbang NOR dan NAND
Rangkaian Sekuensial dapat dibuat dari gerbang kombinasional yang dimodifikasi
sedemikian rupa sehingga menghasilkan kondisi Present State dan Next State. Ada dua
jenis gerbang yang bisa digunakan : gerbang NOR dan gerbang NAND.
SR Flip-flop adalah jenis rangkaian sekuensial yang mempunyai dua input, yaitu
input S (Set) dan input R (Reset), serta mempunyai dua output yaitu output Z dan Z .
Nilai dari Z selalu berlawanan dengan Z , sehingga rangkaian ini disebut sebagai Flip –
flop (Z sebagai Flip dan Z sebagai Flop).
1) SR Flip-flop dari gerbang NOR

Untuk membuat sebuah SR Flip-flop dari gerbang NOR, dibentuk rangkaian
seperti gambar 2.1.
Percobaan 2 5
Dasar Sekuensial 2
S Y
Z
R
Gambar 2.1. SR Flip-flop dari gerbang NOR

Jika output Y dianggap mempunyai nilai yang berlawanan dengan output Z,
maka Y = Z . Dengan kombinasi nilai biner dari input S dan R maka didapatkan Tabel
PS/NS untuk SR Flip-flop dari gerbang NOR adalah seperti pada Tabel 2.1.
Tabel 2.1. Tabel PS / NS untuk SR Flip-flop dari gerbang NOR
S R Z* Z Kondisi
0 0 Zn Zn Hold
0 1 0 1 Reset
1 0 1 0 Set
1 1 0 0 Not used
Untuk melakukan analisa rangkaian sekuensial, diperlukan nilai dari Next
Outputnya. Cara mendapatkan Next Output dari rangkaian di atas adalah sebagai
berikut :
Z (t + ∆) = Z (t ) + R(t )
Z (t + ∆ ) = S (t ) + Z (t )
Z (t + 2∆) = Z (t + ∆) + R(t + ∆) atau Z (t + 2∆) = S (t ) + Z (t ) + R(t + ∆)
Jika ∆ << 0 maka Z (t + ∆) = R (t ).[ S (t ) + Z (t )] Æ persamaan SR FF dengan NOR
SR Flip-flop bisa dirangkai dengan cara lain seperti ditunjukkan pada gambar 2.2.
S Z
S 1
R 0
R Z
(a) (b)
Gambar 2.2. Bentuk lain SR Flip-flop dari gerbang NOR

(a) Gambar rangkaian (b) Simbol logika
Percobaan 2 6
Dasar Sekuensial 2
2) SR Flip-flop dari gerbang NAND

Untuk membuat sebuah SR Flip-flop dari gerbang NAND, dibentuk rangkaian
seperti gambar 2.3.
S Z
Z
R
Gambar 2.3. SR Flip-flop dari gerbang NAND
Tabel 2.2. Tabel PS / NS untuk SR Flip-flop dari gerbang NAND
S R Z* Z Kondisi
0 0 Zn Zn Hold
0 1 0 1 Reset
1 0 1 0 Set
1 1 0 0 Not used
Nilai Next Otput dari gerbang NAND didapatkan dari persamaan sebagai berikut :
Z (t + ∆) = S (t ).Z (t )
Z (t + ∆) = R (t ).Z (t )
Z (t + 2∆) = Z (t + ∆).S (t + ∆) atau Z (t + 2∆ ) = R (t ).Z (t ).S (t + ∆ )
Jika ∆ << 0 maka Z (t + ∆) = S (t ) + [ R (t ).Z (t )] Æ persamaan SR FF dengan NAND
Rangkaian SR Flip-flop yang lain ditunjukkan pada gambar 2.4.

S
Z
S 1
R 0
R Z
(a) (b)
Gambar 2.4. Bentuk lain SR Flip-flop dari gerbang NAND
(a) Gambar rangkaian (b) Simbol logika
Percobaan 2 7
Dasar Sekuensial 2
2.3.2. SR Flip-Flop dengan Clock

Sebuah rangkaian Sekuensial dapat diatur sebagai elemen penyimpan jika diberi
input kontrol. Input kontrol tersebut akan mengatur kapan Next Output boleh dieluarkan
atau tidak. Pemberian input kontrol (untuk selanjutnya disebut Clock) ditunjukkan pada
gambar 2.5.
R
Z
Z*
S
Gambar 2.5. SR Flip-flop dari gerbang NOR dengan Clock

Input C merupakan input kontrol yang akan mengatur nilai R dan S yang masuk
ke Flip-flop. Jika C bernilai 1, output Flip-flop akan berubah ke kondisi Next-nya sesuai
dengan kombinasi input R dan S nya, sehingga Z (t + ∆) = R (t ).[ S (t ) + Z (t )] . Jika C
bernilai 0, output Flip-flop tidak berubah, artinya kondisi Next sama dengan kondisi
Present-nya, atau Z (t + ∆ ) = Z (t ) . Dengan kondisi ini maka flip-flop dapat dikatakan
sebagai elemen penyimpan.
2.3.3. Analisa Rangkaian Sekuensial

Menganalisa rangkaian adalah mengamati cara kerja sebuah rangkaian untuk
mendapatkan hasilnya. Untuk menganalisa sebuah rangkaian sekuensial diperlukan
langkah-langkah sebagai berikut :
1. Tentukan persamaan logika untuk input-input Flip-flopnya
2. Untuk jenis SR-FF, yakinkan bahwa persamaan logika input S.R = 0, jika tidak,
hentikan analisa ini (tidak sesuai dengan sifat SR-FF, dimana nilai input S dan R
keduanya tidak pernah = “1”).
Percobaan 2 8
Dasar Sekuensial 2
3. Tentukan persamaan Next State untuk output masing-masing flip-flop yang

dianalisa :
Z (t + ∆ ) = S (t ) + R (t ) Z (t ) Untuk SR Flip-flop dengan gerbang NAND
Z (t + ∆) = R (t ).[ S (t ) + Z (t )] Untuk SR Flip-flop dengan gerbang NOR
A
S Q S Q
B R Q R Q
CLK
Gambar 2.6. Contoh Rangkaian Sekuensial dari SR-FF
2.3.4. Sintesa Rangkaian Sekuensial

Untuk mendisain sebuah rangkaian sekuensial yang dapat memberikan respons
tertentu sesuai dengan yang kita kehendaki, maka dilakukan proses sintesa rangkaian.
Pada proses sintesa rangkaian, yang diketahui adalah perubahan kondisi dari satu kondisi
awal ke kondisi berikutnya. Proses sintesa berkebalikan dengan proses analisa, oleh
karena itu diperlukan Tabel Eksitasi, yang merupakan tabel kebalikan dari Tabel State.
Pada Tabel Eksitasi, nilai output sekarang (Present Output) dan output berikutnya (Next
Output) sudah diketahui. Nilai Present Input dicari dari hubungan kedua nilai output tadi.
Tabel Eksitasi dari SR- flip-flop seperti ditunjukkan pada Tabel 2.3
Tabel 2.3. Tabel Eksitasi SR-FF
PS NS Eksitasi
Q(t) Q(t+∆) S(t) R(t)
0 0 0 d
0 1 1 0
1 0 0 1
1 1 d 0
Untuk melakukan proses sintesa rangkaian, ikuti langkah–langkah sebagai

berikut :
1. Dapatkan bentuk Tabel PS/NS dari kasus yang diketahui (bisa dalam bentuk soal
cerita, maupun persamaan next state)
2. Buat Tabel Eksitasi sesuai dengan jenis Flip-flop yang akan digunakan.
Percobaan 2 9
Dasar Sekuensial 2
3. Buat K-map untuk masing-masing input Flip-flop.

4. Cari Persamaan Logika dari input Flip-flop sesuai hasil dari K-Map.
5. Buat gambar rangkaian dan jalankan.

2.4.1. SR Flip-flop dari gerbang NOR dan NAND
1. Buat rangkaian SR Flip-flop dari gerbang NOR seperti gambar 2.1.
2. Dapatkan Tabel Present State / Next Statenya
3. Buat rangkaian SR Fip-flop dari gerbang NAND seperti gambar 2.3.
4. Dapatkan Tabel Prsent State / Next Statenya
2.4.2. SR Flip-flop dengan Clock

1. Buat rangkaian SR Flip-flop dengan Clock seperti gambar 2.5.
2. Input C berasal dari switch input.
3. Dapatkan Tabel Kebenarannya.
.
2.4.3. Analisa Rangkaian Sekuensial
1. Pada Trainer, buatlah rangkaian seperti yang ditunjukkan pada gambar 2.7.
A
A
S Q S Q
X Y
Y R Q R Q
CLK
Gambar 2.7. Percobaan Analisa Rangkaian menggunakan SR-FF

2. Sebelum menjalankan rangkaian, periksakan dulu ke dosen / asisten .
3. Buat Tabel PS/NS sebagai hasil pengamatan.
4. Bandingkan hasilnya apabila menggunakan persamaan Next-State untuk SR-FF.
2.4.2. Sintesa Rangkaian Sekuensial (dengan JK-FF)

1. Disain sebuah rangkaian sekuensial yang terdiri dari 1 buah SR-FF dimana flip-
flop tersebut mempunyai persamaan next-state sebagai berikut :
Percobaan 2 10
Dasar Sekuensial 2
X (t + ∆) = A(t ) + A (t ) X (t )
2. Carilah nilai eksitasinya sesuai langkah-langkah yang telah dijelaskan sebelumnya.
3. Gambarkan hasilnya dan rangkai di trainer.
4. Catat hasilnya pada Tabel PS/NS.
2.5. TUGAS
1. Dapatkan State Diagram dari rangkaian SR Flip-flop dengan gerbang NOR maupun
dengan gerbang NAND yang sudah diamati.
2. Disain sebuah rangkaian sekuensial dari SR Flip-flop yang memiliki persamaan
next state sebagai berikut :
W (t + ∆ ) = B (t ) + Y (t )
Y (t + ∆ ) = W (t ).B (t )
Percobaan 2 11
Dasar Sekuensial 2
PERCOBAAN 2. RANGKAIAN GERBANG LOGIKA DASAR
TUJUAN:
¾ Membuat rangkaian dari kombinasi gerbang dasar
¾ Memahami cara kerja rangkaian dari kombinasi gerbang dasar
PERALATAN:
2. Oscilloscope
TEORI:
Sebuah rangkaian logika merupakan kumpulan dari beberapa buah atau jenis
gerbang logika dasar. Secara garis besar, sebuah rangkaian logika dapat digambarkan
sebagai sebuah kotak hitam yang mempunyai beberapa input dan sebuah output,
seperti ditunjukkan pada gambar 2-1.
INPUT
OUTPUT
Rangkaian
....
gerbang logika
Gambar 2-1. Blok Dasar Rangkaian Gerbang Logika
Rangkaian logika merepresentasikan fungsi tertentu yang dapat dijabarkan

dalam bentuk persamaan logika. Sebagai contoh, diberikan persamaan logika sebagai
berikut:
x = AB + A + B.C (2-1)
Bentuk persamaan di atas dapat direpresentasikan menjadi rangkaian logika seperti

gambar 2-2.
A
A.B
B x =A.B+A+B.C
A+B
C (A+B).C
Gambar 2-2. Rangkaian logika dari persamaan (2-1)
Tabel Kebenaran dari rangkaian pada gambar 2-2 ditunjukkan pada Tabel 2-1.
Tabel 2-1. Tabel Kebenaran Rangkaian Logika x = A B + A + B.C
A B C A.B A+B (A+B)C x

0 0 0 0 1 0 0
0 0 1 0 1 1 1
0 1 0 0 0 0 0
0 1 1 0 0 0 0
1 0 0 1 0 0 1
1 0 1 1 0 0 1
1 1 0 0 0 0 0
1 1 1 0 0 0 0
Selain dapat dijabarkan dalam bentuk persamaan logika, fungsi-fungsi logika

dapat pula dijabarkan dalam bentuk statement atau pernyataan. Sebagai contoh, alarm
mobil akan menyala jika ada kondisi kunci kontak terpasang dan pintu terbuka atau
lampu atas menyala dan pintu terbuka. Statement di atas dapat direpresentasikan
menjadi bentuk rangkaian logika seperti pada gambar 2-3.
Y
Alarm
Z
Gambar 2-3. Representasi Rangkaian Logika berdasarkan statement
Di mana :
X = kunci kontak
Y = Pintu
Z = Lampu atas
Hasil yang didapat dari rangkaian logika pada gambar 2-3 ditunjukkan pada
Tabel Kebenaran 2-2. Pada Tabel Kebenaran tersebut hanya kondisi X dan Y bernilai
‘1’ atau Y dan Z bernilai ‘1’ yang menyebabkan alarm menyala (bernilai ‘1’).
Tabel 2-2. Tabel Kebenaran Rangkaian Logika gambar 2-3

X Y Z X.Y Y.Z Alarm
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 1 1
1 0 0 0 0 0
1 0 1 0 0 0
1 1 0 1 0 01
1 1 1 1 1 1
PROSEDUR :
1. Dengan menggunakan Trainer, cobalah membuat rangkaian seperti gambar 2-4.
B
F(A,B,C)
2. Buatlah Tabel Kebenaran untuk rangkaian di atas. Tuliskan persamaan logikanya.

3. Ulangi langkah 1 s/d 2 untuk rangkaian-rangkaian pada gambar 2-5.
a1
x
a2
f
a3 y
a4
4. Jika diketahui sebuah persamaan : Y = ( AB ) + C + BC . Gambarkan rangkaian

logikanya dan Buat Tabel Kebenarannya.
TUGAS :
1. Buatlah rangkaian logika dan tabel kebenaran untuk persamaan-persamaan berikut
a) S = B( A + C ) + AC + D
b) X = A + B.BC + BC
2. Dari rangkaian-rangkaian berikut ini, bandingkan rangkaian mana saja yang

mempunyai fungsi yang sama. Buktikan dengan menggunakan Tabel Kebenaran.
A
B
C
X
Rangkaian I
S
T X
Rangkaian II
u
v
Y
w
Rangkaian III
P
Q V
Rangkaian IV
PERCOBAAN 3.
FLIP-FLOP
3.1. TUJUAN :
¾ Membedakan sifat dasar SR-FF dengan dan tanpa clock
¾ Membuat rangkaian Master Slave JK-FF
¾ Menggunakan input-input Asinkron pada JK-FF
¾ Membuat D-FF dan T-FF dari JK-FF dan SR-FF
¾ Mendisain beberapa macam rangkaian sekuensial menggunakan ke-4 jenis Flip-
flop
3.2. PERALATAN :
• Modul Trainer ITF 02
3.3. TEORI :
3.3.1. Pendahuluan
Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data
sementara (latch) dimana bagian outputnya akan me-respons input dengan cara mengunci
nilai input yang diberikan atau mengingat input tersebut. Flip-flop mempunyai dua
kondisi output yang stabil dan saling berlawanan.
Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger pada
flip-flop tersebut. Triger –nya berupa sinyal logika “1” dan “0” yang kontinyu.
Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe
pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan turunan dari
SR dan JK Flip-flop.
3.3.2. SR-Flip-Flop (SET & RESET Flip-Flop)

SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND atau dari
gerbang NOR. Proses pembentukan dasar SR-FF telah dijelaskan dalam teori. Pada
percobaan ini kita akan mengamati dua jenis SR-FF, yang tanpa menggunakan Clock dan
Percobaan 2. 12
Flip-flop
dengan menggunakan Clock. Perbedaan dasar dari kedua jenis SR tersebut adalah
perubahan output berikutnya akan terjadi dengan atau tanpa adanya clock / trigger.
S Q
R Q
Gambar 3.1. Simbol Logika SR-FF tanpa Clock
Pada jenis SR-FF yang disimbolkan pada gambar 3.1, setiap perubahan yang
diberikan pada input S dan R akan menyebabkan terjadinya perubahan output menuju
keadaan berikutnya.
S Q
T
R Q
Gambar 3.2. Simbol Logika SR-FF dengan Clock / Positive-edge Trigger
SR-FF dengan simbol seperti pada gambar 3.2, outputnya baru akan memberikan
respons menuju output berikutnya jika input T diberi trigger.
Tabel 3.1. menunjukkan perubahan kondisi output dari SR-FF dengan Clock. Jika
clock bernilai “1”, maka kondisi output akan berubah sesuai dengan perubahan input SR-
nya, jika clock bernilai “0”, kondisi output tetap pada kondisi sebelumnya, meskipun
nilai input S dan R-nya diubah-ubah.
Percobaan 2. 13
Flip-flop
Tabel 3.1. Tabel State SR-FF dengan Clock
Present Next
Clock Present State Output Output
T S R Q Qn
0 0 0 0
0 0 0 1
0 0 1 0
Hold "0"
0 0 1 1
saja atau
0 1 0 0
"1" saja
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1 Hold
1 0 1 0
1 0 1 1 0
1 1 0 0
1 1 0 1 1
1 1 1 0 *
1 1 1 1 *
3.3.3. JK-FLIP-FLOP
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa. Pada SR-
FF, jika kedua input S dan R-nya sama-sama bernilai “1”, flip-flop tidak mampu
merespons kondisi output berikutnya (pelajari lagi sifat SR-FF). Sebuah JK-FF dibentuk
dari SR-FF dengan tambahan gerbang AND pada sisi input SR-nya. Dengan tambahan
tersebut, apabila input J dan K keduanya bernilai “1” akan membuat kondisi output
berikutnya menjadi kebalikan dari kondisi output sebelumnya. Keadaan ini dinamakan
Toggle.
J Q
T
K Q
Gambar 3.3. Simbol Logika JK-FF dengan negative-edge trigger
Percobaan 2. 14
Flip-flop
Tabel 3.2. Tabel State JK-FF

Clock Present Input Present Next
Output Output
T J K Q Qn
1 0 0 0
1 0 0 1
1 0 1 0 Hold "0"
1 0 1 1 saja
1 1 0 0 atau "1"
1 1 0 1 saja
1 1 1 0
1 1 1 1
0 0 0 0
Hold
0 0 0 1
0 0 1 0
0
0 0 1 1
0 1 0 0
1
0 1 0 1
0 1 1 0
Toggle
0 1 1 1
Sebuah Master-Slave JK-FF dibentuk dari dua buah SR-FF, dimana operasi dari
kedua SR-FF tersebut dilakukan secara bergantian, dengan memberikan input Clock yang
berlawanan pada kedua SR-FF tersebut. Master-Slave JK-FF ditunjukkan pada gambar
3.4.
Master Slave
J
1 S Q Q
3 S Q
CLK
K 2 4 Q
R Q R Q
Gambar 3.4. Sebuah Master-Slave JK-FF disusun dari SR-FF
Prinsip dasar dari Master-Slave JK-FF adalah sebagai berikut : jika Clock diberi
input “1”, gerbang AND 1 dan 2 akan aktif, SR-FF ke-1 (Master) akan menerima data
yang dimasukkan melalui input J dan K, sementara gerbang AND 3 dan 4 tidak aktif
(menghasilkan output = “0”), sehingga SR-FF ke-2 (Slave) tidak ada respons (kondisinya
sama dengan kondisi sebelumnya). Sebaliknya jika Clock diberi input “0”, gerbang 3 dan
Percobaan 2. 15
Flip-flop
4 aktif, Slave akan mengeluarkan output di Q dan Q’, sementara Master tidak me-respons
input, karena gerbang AND 1 dan 2 tidak aktif.
Selain mempunyai input Clock, sebuah JK-FF juga dilengkapi dengan input-input
Asinkron. Kedua input Asinkron ini dikenal sebagai Preset (PS) dan Preclear (PC). IC
JK-FF yang mempunyai input Asinkron adalah 74LS76. Kedua input Asinkron ini
digunakan untuk mengoperasikan JK-FF dimana kondisi perubahan outputnya tidak
hanya bergantung kepada nilai input J dan K-nya, melainkan juga pada nilai input
Asinkron tersebut. Contoh pemakaian input Asinkron ini adalah untuk me-reset JK-FF ke
kondisi “0” maupun men-set JK-FF ke kondisi “1”, tanpa harus menunggu J dan K
bernilai “0” dan “1” atau sebaliknya. Input-input Asinkron akan diaplikasikan dalam
pembuatan Counter dan Shift Register.
PS
J Q
T
K Q
PC
Gambar 3.5. JK-FF dengan input Asinkron
Tabel 3.3. Tabel PS/NS JK-FF menggunakan Input Asinkron
Present
Clock Input Asinkron Present Input Next Output
Output
T PS PC J K Q Qn
0 0 0 x x x not used
0 0 1 x x x 1
0 1 0 x x x 0
0 1 1 0 0 0
Hold
0 1 1 0 0 1
0 1 1 0 1 0
0
0 1 1 0 1 1
0 1 1 1 0 0
1
0 1 1 1 0 1
0 1 1 1 1 0
Toggle
0 1 1 1 1 1
x = don't care
Percobaan 2. 16
Flip-flop
3.3.4. D-FLIP FLOP (Delay/Data Flip-Flop)

Sebuah D-FF terdiri dari sebuah input D dan dua buah output Q dan Q’. D-FF
digunakan sebagai Flip-flop pengunci data. Prinsip kerja dari D-FF adalah sebagai
berikut : berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai yang
sama pada output Q. D-FF diaplikasikan pada rangkaian-rangkaian yang memerlukan
penyimpanan data sementara sebelum diproses berikutnya. Salah satu contoh IC D-FF
adalah 74LS75, yang mempunyai input Asinkron.
D-FF juga dapat dibuat dari JK-FF, dengan mengambil sifat Set dan Reset dari
JK-FF tersebut. Rangkaian D-FF ditunjukkan pada gambar 3.6.
PS PS
D J
D Q Q
T
T
Q K Q
PC PC
(i) (ii)
Gambar 3.6. D-Flip Flop

(i) Simbol Logika D-FF 74LS75 (ii) D-FF dari JK-FF
Tabel 3.4. Tabel State D-FF
Present Present
Clock Next Output
Input Output
T D Q Qn
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0
1 0 1
Hold
1 1 0
1 1 1
Percobaan 2. 17
Flip-flop
3.3.5. T-FLIP-FLOP (Toggle Flip-Flop)

Sebuah T-FF dapat dibentuk dari SR-FF maupun dari JK-FF, karena pada
kenyataan, IC T-FF tidak tersedia di pasaran. T-FF biasanya digunakan untuk rangkaian
yang memerlukan kondisi output berikut yang selalu berlawanan dengan kondisi
sebelumnya, misalkan pada rangkaian pembagi frekuensi (Frequency Divider).
Rangkaian T-FF dibentuk dari SR-FF dengan memanfaatkan hubungan Set dan
Reset serta output Q dan Q’ yang diumpan balik ke input S dan R. Sedangkan rangkaian
T-FF yang dibentuk dari JK-FF hanya perlu menambahkan nilai “1” pada input-input J
dan K (ingat sifat Toggle dari JK-FF).
PS
“1”
S Q J Q
T
T
R Q K Q
PC
(i) (ii)
Gambar 3.7. Rangkaian T-Flip-Flop

(i) Dari SR-FF (ii) Dari JK-FF
Tabel 3.5. Tabel State dari T-FF

Present
Clock Next Output
Output
T Q Qn
0 0 1
0 1 0
1 0
Hold
1 1

Pada subbab ini kita akan mencoba mengaplikasikan semua jenis Flip-flop yang
sudah dibahas diatas untuk membuat sebuah rangkaian sekuensial yang dapat
menghasilkan respons output tertentu. Untuk itu perlu diketahui Tabel Eksitasi dari
masing-masing jenis Flip-flop di atas (Tabel ini dibuat hanya dengan membalik Tabel
PS/NS masing-masing flip-flop yang sudah diketahui).
Percobaan 2. 18
Flip-flop
Tabel 3.6. Tabel Eksitasi untuk SR-FF, JK-FF, D-FF dan T-FF
PS NS Eksitasi
Q Qn S R J K D T
0 0 0 x 0 x 0 1
0 1 1 0 1 x 1 0
1 0 0 1 x 1 0 0
1 1 x 0 x 0 1 1
Contoh :
Buat sebuah rangkaian sekuensial Down Counter sinkron 2 bit menggunakan
D-FF.
Sesuai dengan prosedur sintesa rangkaian (Percobaan 1), cari dahulu Tabel PS/NS,
Eksitasi, buat K-Map dan temukan persamaan Logika. Selesaikan dengan gambar
rangkaian menggunakan D-FF.
State diagram dari Down Counter tersebut adalah 3 2 1 0 3 2 1 0 ..
Tabel 3.7 . Tabel PS/NS dan Eksitasi D-FF untuk contoh soal Down Counter 2 bit
PS NS Eksitasi
A2 A1 A2n A1n D2 D1
1 1 1 0 1 0
1 0 0 1 0 1
0 1 0 0 0 0
0 0 1 1 1 1
A1 A1
Bentuk K-Map : A2 0 1 A2 0 1
0 1 0 0 1 0
1 0 1 1 1 0
D2 = A2 + A1 D1 = A1
PS A1 PS A2
D Q D Q
Q Q
PC PC
CLK
Gambar 3.8. Rangkaian Down Counter 2 bit dengan D-FF
Percobaan 2. 19
Flip-flop

3.4.1. SR-FF dengan dan tanpa Clock
1. Cari simbol logika SR-FF tanpa Clock dan dengan Clock pada trainer ITF-02.
2. Berikan nilai melalui switch pada input-input S dan R-nya.
3. Amati hasilnya pada display output Q-nya.
4. Untuk SR-FF dengan Clock, respons berikut dari output Q baru nampak jika input
Clock sudah ditekan.
5. Tuliskan hasilnya pada Tabel PS/NS.
3.4.2. Master-Slave JK-FF dan JK-FF dengan input Asinkron

1. Buat rangkaian Master Slave JK-FF dari SR-FF seperti pada gambar 3.4.
2. Berikan nilai pada input J dan K melalui switch input yang tersedia.
3. Berikan input manual Clock .
4. Amati hasilnya dan catat dalam Tabel PS/NS.
5. Cari simbol logika JK-FF dengan input Asinkron pada trainer ITF-02.
6. Pada masing-masing input J, K, PS dan PC, berikan nilai yang didapat dari switch
input. Beri input manual Clock pada T. Ubah-ubahlah nilai-nilai tersebut untuk
mengetahui respons outputnya.
3.4.3. D-FF
1. Buat sebuah rangkaian D-FF dari salah satu JK-FF dengan input Asinkron seperti
gambar 3.6(ii).
2. Pada masing-masing input D, PS dan PC, berikan nilai yang didapat dari switch input.
Beri input manual Clock pada T. Ubah-ubahlah nilai-nilai tersebut untuk mengetahui
respons outputnya.
4. Ulangi langkah 1. s/d 3. dengan mengganti JK-FF dengan SR-FF. Bandingkan
hasilnya dengan yang menggunakan JK-FF sebelumnya.
Percobaan 2. 20
Flip-flop
3.4.4 T-FF
1. Buat sebuah rangkaian T-FF dari salah satu SR-FF dengan Clock seperti gambar
3.7(i).
2. Berikan nilai pada input T menggunakan switch input.
4. Ulangi langkah 1. s/d 3. dengan menggunakan JK-FF seperti gambar 3.7(ii).
Bandingkan hasilnya dengan yang menggunakan SR-FF sebelumnya..

1. Buat sebuah rangkaian Odd-Up and Even-Down Counter Sinkron 3 bit, dengan
urutan : 1,3,5,7,6,4,2,0,1,3,5,7,6,4,2,0,1,3,..
2. Gunakan SR-FF untuk merealisasikan rangkaian tersebut.
3. Amati hasilnya. Catat dalam Tabel PS/NS.
3.5. TUGAS
1. Ubah rangkaian yang telah dibuat pada prosedur 3.4.5 (Rangkaian Odd-Up and Even-
Down) di atas menggunakan D-FF. Lengkapi dengan Tabel PS/NS, Eksitasi dan K-
Map untuk mendapatkan rangkaian tersebut.
2. Carilah bentuk gelombang output dari masing-masing flip-flop di bawah ini.
IN
‘1’
S Q J SD Q D SD Q S Q
1 2 4
3
R Q’ ‘1’
K R Q’ Q’ R Q’
D RD
PR ‘1’
CLK
CLK
IN
PR
Q1, Q2, Q3, Q4 ….??
Percobaan 2. 21
Flip-flop
PERCOBAAN 3a
MULTIVIBRATOR
3.1. TUJUAN :
¾ Menjelaskan prinsip kerja rangkaian multivibrator sebagai pembangkit clock
¾ Membedakan rangkaian multivibrator astable dan monostable
¾ Membuat rangkaian multivibrator astable dari IC 555
¾ Membuat rangkaian multivibrator monostable dari IC 74121
¾ Membuat rangkaian clock oscillator
3.2. PERALATAN :
1. Function Generator
2. Power Supply
3. Oscilloscope
4. Breadboard
3.3. KOMPONEN YANG DIGUNAKAN :

1. IC : 555 (1 buah), 74121 (1 buah), 7404 (1 buah)
2. Resistor : 4.7 kΩ, 10 kΩ, 1 kΩ, 20 kΩ, 100 kΩ (atau potensio)
3. Kapasitor : 560 pF, 1000 pF, 0.01 µF
4. Kristal : 4 MHz, 10 MHz
3.4. DASAR TEORI

Dalam sistim digital, pewaktuan adalah hal yang sangat diperhatikan.
Multivibrator adalah rangkaian yang dapat menghasilkan sinyal kontinyu, yang
digunakan sebagai pewaktu dari rangkaian-rangkaian digital sekuensial. Dengan input
clock yang dihasilkan oleh sebuah multivibrator, rangkaian seperti counter, shift register
maupun memory dapat menjalankan fungsinya dengan benar.
Percobaan 3 22
Multivibrator
Berdasarkan bentuk sinyal output yang dihasilkan, ada 3 macam multivibrator :

a) Multivibrator bistable : ditrigger oleh sebuah sumber dari luar (external source)
pada salah satu dari dua state digital. Ciri khas dari multivibrator ini adalah state-
nya tetap bertahan pada nilai tertentu, sampai ada trigger kembali yang mengubah
ke nilai yang berlawanan. SR Flip-flop adalah contoh multivibrator bistable.
b) Multivibrator astable : adalah oscillator free running yang bergerak di dua level
digital pada frekuensi tertentu dan duty cycle tertentu.
c) Multivibrator monostable : disebut juga multivibrator one-shoot, menghasilkan
pulsa output tunggal pada waktu pengamatan tertentu saat mendapat trigger dari
luar.
3.4.1. MULTIVIBRATOR ASTABLE

Sebuah multivibrator astable sederhana (atau free-running oscillator) dapat
dibuat dari inverter Schmitt trigger 74HC14 dan rangkaian RC seperti gambar 3.1.
Gambar 3.1. Multivibrator astable Schmitt Trigger
Sedangkan bentuk gelombang yang dihasilkan dari rangkaian pada gambar 3.1
ditunjukkan pada gambar 3.2.
Percobaan 3 23
Multivibrator
Gambar 3.2. Bentuk gelombang dari rangkaian Oscillator gambar 3.1.
Nilai dari tHI dan tLO dapat dicari dari persamaan :

⎛ 1 ⎞
t HI = RC ln⎜ ⎟ (1)
⎝ 1 − ∆v / E ⎠
dimana :
∆v = VT + − VT − dan E = VOH −V T −
dan
⎛ 1 ⎞
t LO = RC ln⎜ ⎟ (2)
⎝ 1 − ∆v / E ⎠
dimana :
∆v = VT + − VT − dan E = VT + − VOL
Duty Cycle adalah rasio perbandingan antara panjang gelombang kotak pada nilai HIGH
terhadap periode totalnya, dimana :
t HI
D= x100% (3)
t HI + t LO
Sedangkan frekuensi yang dihasilkan oleh multivibrator astable tersebut adalah :

1
f = (4)
t HI + t LO
Percobaan 3 24
Multivibrator
IC 555 sebagai Multivibrator Astable

Multivibrator Astable dapat dibuat dari IC timer multiguna 555. Dinamakan 555
karena di dalam chip IC-nya terdapat tiga buah resistor yang masing-masing bernilai 5
kΩ terpasang dari VCC hingga Ground. Fungsi dari ketiga resistor ini adalah sebagai
pembagi tegangan.
Apabila IC 555 tersebut digunakan sebagai multivibrator astable, maka rangkaian
yang dibuat adalah seperti gambar 3.3.
Gambar 3.3. IC 555 sebagai Multivibrator Astable
Sedangkan bentuk gelombang yang dihasilkan oleh IC 555 sebagai Multivibrator Astable
VCC
2/3 VCC
VC
1/3 VCC
0
-1,5 V
VOUT
0,1 V
Gambar 3.4. Bentuk gelombang yang dihasilkan dari rangkaian gambar 3.3.
Percobaan 3 25
Multivibrator
Dimana ;
⎛ 1 ⎞
tW = RC ln⎜ ⎟
⎝ 1 − ∆v / E ⎠
⎛ ⎞
⎜ ⎟
= R B ln⎜ ⎟
1
t LO atau t LO = 0,693RB C (5)
⎜ 1 / 3VCC ⎟
⎜1− ⎟
⎝ 2 / 3VCC ⎠
sedangkan
⎛ ⎞
⎜ ⎟
= (R A + R B )C ln⎜ ⎟
1
t HI atau t HI = 0,693( R A + RB )C (6)
⎜ 1 / 3VCC ⎟
⎜1− ⎟
⎝ 2 / 3VCC ⎠
Setelah tHI dan tLO didapatkan, maka nilai dari Duty Cycle dan frekuensinya dapat
dicari dari persamaan (3) dan (4).
PROSEDUR PERCOBAAN 1
1. Siapkan lebih dulu Power Supply, Oscilloscope dan Breadboard. Pada breadboard,
buatlah rangkaian seperti pada gambar 3.
2. Berikan nilai RA = 4,7 kΩ, RB = 10 kΩ dan C = 560 pF.
3. Atur V/div oscilloscope pada range 1 V/div dan Time/div pada 1 µs. Hubungkan
VOUT dari IC 555 ke Oscilloscope. Amati bentuk gelombang yang terjadi.
4. Berapa nilai tHI dan tLO yang ditunjukkan pada Oscilloscope ?
5. Dari hasil tHI dan tLO di atas, berapa duty cycle dan frekuensi yang dihasilkan ?
6. Bandingkan hasil yang didapat di oscilloscope dengan perhitungan menggunakan
persamaan-persamaan di atas. Berapa prosentase kesalahan pengukuran dibandingkan
penghitungan ?
7. Sekarang ganti-gantilah nilai RA = 1 kΩ dan RB= 20 kΩ dapatkan duty cycle nya.
Percobaan 3 26
Multivibrator
3.4.2. MULTIVIBRATOR MONOSTABLE

Pada multivibrator monostable, kondisi one-shoot mempunyai satu state stabil,
dimana ini terjadi jika clock berada pada negative edge trigger (tergantung jenis IC-nya).
Saat mendapat trigger, Q menjadi LOW pada panjang t tertentu (tw), selanjutnya berubah
ke nilai sebaliknya (HIGH), hingga bertemu lagi dengan negative edge trigger berikutnya
dari clock. Salah satu IC Multivibrator monostable adalah 74121. Blok diagram dasar
dari 74121 seperti ditunjukkan pada gambar 3.5.
Gambar 3.5. Blok Diagram IC 74121 Multivibrator Monostable
Sedangkan bentuk gelombang yang dihasilkan dari rangkaian gambar 5 adalah seperti
5,0 V
A1
0,0 V
5,0 V
Q
0,0 V
tw
Gambar 3.6. Bentuk gelombang yang dihasilkan dari
Multivibrator Monostable 74121
Percobaan 3 27
Multivibrator
Sesuai dengan gambar bentuk gelombang di atas, nilai tw (yaitu peregangan pulsa
keluaran Multivibrator Monostable) adalah :
t w = Rext C ext (0,693) (7)
PROSEDUR PERCOBAAN 2
1. Sediakan Power Supply, Oscilloscope dan Function Generator.
2. Pada breadboard, buatlah rangkaian seperti pada gambar 3.7. Berikan nilai 1000 pF
untuk Cext dan kurang lebih 20 kΩ untuk Rext.
3. Berikan pulsa TTL dari Function Generator dengan frekuensi 20 kHz pada IN (A1 ) .
1000 pF 20 kΩ
IN
1
1
OUT
Gambar 3.7. Rangkaian Multivibrator Monostable menggunakan IC 74121

untuk percobaan 2.
4. Atur V/div oscilloscope pada range 1 V/div dan Time/div pada 1 µs. Hubungkan
( Q ) OUT dari IC 74121 ke Oscilloscope.
5. Amati bentuk gelombang output pada Q menggunakan Channel 2, sedangkan

Channel 1 digunakan untuk mengamati bentuk gelombang input yang berasal dari
Function Generator.
6. Berdasarkan tampilan pada Osciloscope, ukur t w . Bandingkan hasilnya dengan
penghitungan menggunakan persamaan di atas. Berapa persen kesalahan pengukuran

dibandingkan dengan perhitungan ?
Percobaan 3 28
Multivibrator
3.4.3. DIGITAL CLOCK OSCILLATOR

Pembangkitan clock dengan menggunakan rangkaian R dan C seperti yang telah
diamati mempunyai kelemahan, yaitu ke-tidak akurat-an frekuensi clock yang dihasilkan.
Ini disebabkan karena nilai R dan C sendiri sangat rentan terhadap perubahan temperatur.
Sehingga dengan perubahan nilai R dan C akan mengubah frekuensi dari clock yang
dihasilkan. Pembangkitan dengan R dan C ini juga tidak efisien untuk mendapatkan clock
frekuensi tinggi.
Kelemahan ini dapat diatasi dengan menggunakan komponen kristal quartz, yang
mempunyai stabilitas dan akurasi tinggi. Sebuah kristal dapat dipotong dalam bentuk dan
ukuran tertentu sehingga menghasilkan vibrasi (resonansi) tertentu yang sangat stabil
terhadap perubahan temperatur. Jika sebuah kristal diletakkan dalam konfigurasi
rangkaian tertentu, maka akan dihasilkan osilasi pada frekuensi yang sama dengan
frekuensi resonansi kristal.
Gambar 3.8. Rangkaian Clock Oscillator

(a) Dengan inverter TTL (b) dengan inverter CMOS
PROSEDUR PERCOBAAN 3.
1. Sediakan Power Supply dan Oscilloscope.
2. Pada breadboard, buatlah rangkaian seperti pada gambar 3.8 (a). Gunakan
potensiometer atau R = 1 kΩ.
Percobaan 3 29
Multivibrator
3. Untuk pengamatan awal, gunakan kristal 4 MHz. Amati bentuk gelombang yang
dihasilkan oleh kristal (pada Channel 1) dan bentuk yang dihasilkan oleh rangkaian
Oscillator. Gambarkan pada lembar laporan anda.
4. Ganti kristal dengan 10 MHz. Ulangi langkah 3.
3.5. TUGAS
1. Dengan menggunakan 555, disain sebuah Multivibrator Astable yang bisa
berosilasi pada 50 kHz, duty cycle 60 %. Berikan nilai C = 0,0022 mF.
2. Disain sebuah Multivibrator Monostable menggunakan 74121 yang dapat
mengkonversikan pulsa dengan frekuensi 50 kHz, duty cycle 80 % menjadi pulsa
dengan frekuensi 50 kHz, duty cycle 50 %.
Percobaan 3 30
Multivibrator
PERCOBAAN 5.
COUNTER ASINKRON
5.1. TUJUAN :
¾ Membuat Rangkaian dasar Counter Asinkron 3-bit
¾ Membuat Timing Diagram Counter
¾ Membuat Counter Asinkron MOD-n
¾ Membuat Up-Down Counter Asinkron
5.2. PERALATAN :
¾ Modul Trainer ITF 02 / DL 02
5.3. DASAR TEORI :

5.3.1. PENDAHULUAN
Pada Counter Asinkron, sumber clock hanya diletakkan pada input Clock di Flip-
flop terdepan (bagian Least Significant Bit / LSB), sedangkan input-input clock Flip-flop
yang lain mendapatkan catu dari output Flip-flop sebelumnya. Konfigurasi ini didapatkan
dari gambar timing diagram Counter 3-bit seperti ditunjukkan pada gambar 5.1. Dengan
konfigurasi ini, masing-masing flip-flop di-trigger tidak dalam waktu yang bersamaan.
Model asinkron semacam ini dikenal juga dengan nama Ripple Counter.
Clock
Input 1 2 3 4 5 6 7 8
C
B
A
Gambar 5.1. Timing Diagram Up Counter Asinkron 3-bit
Percobaan 5. 22
Counter Asinkron
Tabel 5.1. Tabel Kebenaran dari Up Counter Asinkron 3-bit
CLK A B C Decimal
1 0 0 0 0
2 0 0 1 1
3 0 1 0 2
4 0 1 1 3
5 1 0 0 4
6 1 0 1 5
7 1 1 0 6
8 1 1 1 7
Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi clock
dari flip-flop B, sedangkan output dari flip-flop B menjadi clock dari flip-flop A.
Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan
flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-
masing flip-flop diberi nilai ”1” (sifat toggle dari JK flip-flop). Bentuk dasar dari Counter
Asinkron 3-bit ditunjukkan pada gambar 5.2.
1 C 1 B A
1
J Q J Q J Q
K Q K Q K Q
CLK
Gambar 5.2. Up Counter Asinkron 3 bit.
5.3.2. COUNTER ASINKRON MOD-N

Counter Mod-N adalah Counter yang tidak 2n. Misalkan Counter Mod-6,
menghitung : 0, 1, 2, 3, 4, 5. Sehingga Up Counter Mod-N akan menghitung 0 s/d N-1,
sedangkan Down Counter MOD-N akan menghitung dari bilangan tertinggi sebanyak N
kali ke bawah. Misalkan Down Counter MOD-9, akan menghitung : 15, 14, 13, 12, 11,
10, 9, 8, 7, 15, 14, 13,..
Sebuah Up Counter Asinkron Mod-6, akan menghitung : 0,1,2,3,4,5,0,1,2,...
Maka nilai yang tidak pernah dikeluarkan adalah 6. Jika hitungan menginjak ke-6, maka
counter akan reset kembali ke 0. Untuk itu masing-masing Flip-flop perlu di-reset ke
nilai ”0” dengan memanfaatkan input-input Asinkron-nya ( PS = 1 dan PC = 0 ). Nilai ”0”
yang akan dimasukkan di PC didapatkan dengan me-NAND kan input A dan B (ABC =
Percobaan 5. 23
Counter Asinkron
110 untuk desimal 6). Jika input A dan B keduanya bernilai 1, maka seluruh flip-flop
akan di-reset.
1 1 C 1 1 B 1 A
1
J Q J Q J Q
K Q K Q K Q
CLK A
B
Gambar 5.3. Rangkaian Up Counter Asinkron Mod-6
5.3.3. RANGKAIAN UP/DOWN COUNTER

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down
Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya
input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada
rangkaian Up/Down Counter ASinkron, output dari flip-flop sebelumnya menjadi input
clock dari flip-flop berikutnya, seperti ditunjukkan pada gambar 5. 4.
C B A
1 1 1
J Q J Q J Q
K Q K QQ K Q
CLK
CNTRL
Gambar 5.4. Rangkaian Up/Down Counter Asinkron 3 bit.

A. Dasar Rangkaian Counter Asinkron 3-bit
1. Pada Modul Trainer ITF-02, buatlah rangkaian Up Counter Asinkron 3 bit seperti
gambar 5.1.
2. Jalankan Counter tersebut selama 15 clock, dan buatlah Tabel Pengamatannya.
Percobaan 5. 24
Counter Asinkron
B. Counter Asinkron MOD-n

1. Untuk masing-masing grup, pilih salah satu dari Counter Asinkron yang akan dibuat :
a. Up Counter Asinkron Mod-12
b. Down Counter Asinkron Mod-9
c. Up Counter Asinkron Mod-10
d. Down Counter Asinkron Mod-13
e. Up Counter Asinkron Mod-14
2. Jalankan Counter tersebut selama 20 clock, dan buatlah Tabel Pengamatannya.
C. Up/Down Counter Asinkron

1. Buat rangkaian Up/Down Counter Asinkron 3 bit seperti gambar 5.4.
2. Pada input CNTRL, berikan nilai ‘1’ jika ingin menghitung naik (UP) dan ‘0’ jika
ingin menghitung turun (DOWN).
3. Jalankan Counter tersebut selama 20 kali clock, dan catat hasilnya pada Tabel
Pengamatan.
5.5. TUGAS
1. Gambarkan timing diagram dari rangkaian Counter Mod-n yang sudah dibuat.
2. Sebuah Counter mempunyai urutan acak sebagai berikut : 2-4-5-7-1-0-3-6-2-4-5-…
Gambarkan timing Diagramnya.
3. Jika Counter Asinkron akan digunakan untuk membuat stop watch yang menghitung
00 s/d 99 kembali lagi ke 00, bagaimana cara mendisainnya ?
Percobaan 5. 25
Counter Asinkron
PERCOBAAN 4.
COUNTER SINKRON
4.1. TUJUAN :
¾ Membuat Rangkaian dasar Counter Sinkron dengan prinsip Sekuensial
¾ Memahami karakteristik Counter Sinkron
¾ Membuat Up dan Down Counter Sinkron
¾ Membuat Up-Down Counter Sinkron dengan input kontrol
4.2. PERALATAN :
¾ Modul Trainer ITF 02 / DL 02
4.3. DASAR TEORI

4.3.1. DASAR COUNTER SINKRON
Counter merupakan aplikasi dari Flip-flop yang mempunyai fungsi menghitung.
Proses penghitungan yang dilakukan Counter secara sekuensial, baik menghitung naik
(Up Counting) maupun turun (Down Counting).
Berdasarkan pemberian trigger di masing-masing flip-flop penyusun rangkaian
Counter, dikenal 2 macam Counter : Counter Sinkron (Synchronous Counter) dan
Counter Asinkron (Asynchronous Counter).
Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock
dari Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka
perubahan tersebut akan men-trigger seluruh Flip-flop secara bersama-sama.
C B A
1
J Q J Q J Q
K Q K Q K Q
CLK
Gambar 4.1. Contoh Up Counter Sinkron 3 bit
Percobaan 4. 18
Counter Sinkron
4.3.2. UP DAN DOWN COUNTER

Sebuah Counter disebut sebagai Up Counter jika dapat menghitung secara
berurutan mulai dari bilangan terkecil sampai bilangan terbesar. Contoh : 0-1-2-3-4-5-6-
7-0-1-2-….
Sedangkan Down Counter adalah Counter yang dapat menghitung secara
berurutan dari bilangan terbesar ke bilangan terkecil. Tabel PS/NS untuk Up dan Down
Counter 3 bit seperti ditunjukan pada Tabel 4.1.
Tabel 4.1. Tabel PS/NS untuk Up dan Down Counter 3 bit.

UP Counting DOWN Counting
CLK A B C Dec A B C Dec
0 0 0 0 1 1 1 7
0 0 1 1 1 1 0 6
0 1 0 2 1 0 1 5
0 1 1 3 1 0 0 4
1 0 0 4 0 1 1 3
1 0 1 5 0 1 0 2
1 1 0 6 0 0 1 1
1 1 1 7 0 0 0 0
Untuk membuat sebuah rangkaian Up Counter, lakukan langkah-langkah sintesa

rangkaian yang telah dijelaskan sebelumnya. Dari hasil persamaan logika berdasarkan
Tabel PS/NS di atas didapatkan rangkaian seperti di bawah ini :
C B A
1
J Q J Q J Q
K Q K Q K Q
CLK
Gambar 4.2. Rangkaian Up Counter Sinkron 3 bit
Berdasarkan Tabel 4.1, dapat dilihat bahwa Down Counting merupakan kebalikan
dari Up Counting, sehingga rangkaiannya masih tetap menggunakan rangkaian Up
Counter, hanya outputnya diambilkan dari Q masing-masing Flip-flop. Bentuk
rangkaian Down Counter adalah seperti gambar 4.3.
Percobaan 4. 19
Counter Sinkron
1
J Q J Q J Q
K Q K Q K Q
C B A
CLK
Gambar 4.3. Rangkaian Down Counter Sinkron 3 bit
4.3.3. RANGKAIAN UP/DOWN COUNTER

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down
Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya
input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada
gambar 4.4 ditunjukkan rangkaian Up/Down Counter Sinkron 3 bit. Jika input CNTRL
bernilai ‘1’ maka Counter akan menghitung naik (UP), sedangkan jika input CNTRL
bernilai ‘0’, Counter akan menghitung turun (DOWN).
C B A
1
J Q J Q J Q
C
C
K Q K QQ K Q
CLK
CNTRL
Gambar 4.4. Rangkaian Up/Down Counter Sinkron 3 bit.

A. Up Counter Sinkron
1. Pada Modul Trainer ITF-02, buatlah rangkaian Up Counter Sinkron 3 bit seperti
gambar 4.2.
2. Jalankan Counter tersebut, dan buatlah Tabel PS/NS nya.
Percobaan 4. 20
Counter Sinkron
B. Down Counter Sinkron

1. Buat rangkaian Down Counter Sinkron 3 bit seperti gambar 4.3.
2. Jalankan Counter tersebut, dan buatlah Tabel PS/NS nya.
C. Up/Down Counter Sinkron

1. Buat rangkaian Up/Down Counter Sinkron 3 bit seperti gambar 4.4.
2. Pada input CNTRL, berikan nilai ‘1’ jika ingin menghitung naik (UP) dan ‘0’ jika
ingin menghitung turun (DOWN).
3. Jalankan Counter tersebut, dan catat hasilnya pada Tabel PS/NS-nya.
4.5. TUGAS
1. Buat rangkaian Down Counter Sinkron 4-bit seperti pada Percobaan B, dengan
menggunakan D-Flip flop.
2. Disain sebuah Counter Sinkron 3 bit acak yang menghitung : 3-6-4-2-7-5-0-1-3-6-4-2-
7-… Gunakan SR- Flip flop.
Percobaan 4. 21
Counter Sinkron
PERCOBAAN 6
SHIFT REGISTER 1
6.1. TUJUAN :
¾ Menjelaskan prinsip kerja Shift Register secara umum
¾ Membuat Paralel Input Serial Output Shift Register
¾ Membuat Recirculating Register (Johnson Shift Counter)
6.2. PERALATAN :
Modul ITF – 102
6.3. DASAR TEORI :

Di dalam sistim digital, register digunakan sebagai tempat menyimpan sementara
sebuah grup bit data. Bit-bit data (“1” atau “0”) yang sedang berjalan di dalam sebuah
sistim digital, kadang-kadang perlu dihentikan, di-copy, dipindahkan atau hanya digeser
ke kiri atau ke kanan satu atau lebih posisi.
Shift Register mampu menjalankan fungsi-fungsi di atas serta menyimpan bit-bit
data. Sebagian besar shift Register dapat meng-handle perpindahan secara paralel
maupun serial, serta dapat mengubah dari sistim serial ke paralel atau sebaliknya.
Rangkaian dasar Shift Register dapat dibuat dari beberapa Flip-flop sejenis, yang
dihubungkan seperti pada gambar 1. Gambar tersebut menunjukkan Shift Register 4-bit
yang menerima 4 bit data paralel dan menggesernya 4 posisi ke kanan menuju peralatan
digital yang lain. Pewaktuan dari proses penggeseran ini dilakukan oleh input clock
Pergeseran satu posisi ke kanan dilakukan setiap satu input clock.
Percobaan 6. 26
Shift Register1
1 0 0 0
Paralel Load 1000
Peralatan Penerima
Serial
0
D Q D Q D Q D Q
1 0 0 0 X X X X
Cp Cp Cp Cp
Clock
0
D Q D Q D Q D Q
0 1 0 0 0 X X X
pulsa 1
1
Clock
0
D Q D Q D Q D Q
0 0 1 0 0 0 X X
pulsa 2
2
Clock
0
D Q D Q D Q D Q
0 0 0 1 0 0 0 X
pulsa 3
3
Clock
0
D Q D Q D Q D Q
0 0 0 0 1 0 0 0
pulsa 4
4
Clock
Gambar 6.1. Shift Register 4-bit yang digunakan untuk konversi Paralel to Serial
Percobaan 6. 27
Shift Register1
Gambar 6.1 menjelaskan sebagai berikut : Sebuah grup terdiri dari 4 buah D Flip-
flop.Langkah pertama adalah membebani register di atas dengan 1-0-0-0. “Paralel Load”
berarti membebani ke-empat flip-flop dalam waktu yang bersamaan. Pembebanan
diberikan melalui input SD pada masing-masing flip-flop.
Selanjutnya, clock pertama meyebabkan seluruh bit menggeser satu posisi ke
kanan, karena input dari masing-masing flip-flop mendapatkan output dari flip-flop
sebelumnya. Setiap penekanan clock menyebabkan penggeseran satu posisi ke kanan.
Pada pulsa ke empat, seluruh bit sudah tergeser ke peralatan penerima data serial, sesuai
dengan data awal yang diberikan. Koneksi antara ke-empat flip-flop di atas bisa berupa
kabel transmisi serial (serial data, clock dan ground).
Ada 4 macam konversi yang bisa dilakukan menggunakan Shift Register, yaitu
Paralel Input Paralel Output (PIPO), Serial Input Serial Output (SISO), Paralel Input
Serial Output (PISO) dan Serial Input Paralel Output (SIPO). Ada pula Recirculating
Register, yang menggeser data secara sirkulasi.
6.3.1. SHIFT REGISTER PARALEL INPUT SERIAL OUTPUT

Register jenis ini dapat meng-konversikan data paralel menjadi data serial.
Langkah yang ditempuh seperti yang telah dijelaskan melalui gambar 6.1.
D3 D2 D1 D0
Q3 Q2 Q1 Q0
PS PS PS PS
0
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC
Clock
Gambar 6.2. Rangkaian Shift Register 4-bit Paralel Input Serial Output
Percobaan 6. 28
Shift Register1

Hubungkan pula masing-masing PC pada flip-flop dengan input “0”, bila kita ingin
melakukan Reset setiap saat, jka tidak, berikan input “1”.
3. Pada input-input PS-nya berikan beban data dengan nilai D3D2D1D0 = 1010.
4. Berikan nilai “0” pada input S dari flip-flop pertama.
5. Lakukan penekanan clock pertama dan amati perubahan yang terjadi pada output
masing-masing flip-flop. Berikan penekanan berikutnya. Tulis hasilnya pada Tabel
PS/NS.
6. Amati output yang dihasilkan oleh flip-flop terakhir, yaitu Q0, untuk setiap
penekanan clock. Pada penekanan clock pertama sampai dengan ke-empat,
bagaimana urutan data yang dihasilkan oleh Q0 dibandingkan dengan data yang
dibebankan ?
7. Ulangi langkah 3 s/d 6 untuk 3 set data input yang lain (masing-masing 4 bit).
6.3.2. RING SHIFT COUNTER

Recirculating data output flip-flop paling akhir ke input flip-flop paling awal
dapat dilakukan dengan memberikan output Q0’ pada R3 dan Q0 pada S3. Dengan koneksi
semacam Ring ini data-data yang telah dibebankan sebelumnya tidak pernah hilang.
Sejumlah n bit data yang sama akan muncul kembali setelah pergeseran sebesar n kali.
D3 D2 D1 D0
Q3 Q2 Q1 Q0
PS PS PS PS
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC
Percobaan 6. 29
Shift Register1

rangkaian.,
5. Lakukan penekanan clock sebanyal 10 kali, dan amati output masing-masing flip-flop.
Tuliskan hasilnya pada Tabel Kebenaran.
6.3.3. JOHNSON SHIFT COUNTER

Sama seperti Ring Shift Counter, Johnson Shift Counter juga merupakan
Recisculating Shift Register. Bedanya adalah pada Johnson Shift Counter, output dari
flip-flop paling akhir Q0’ diumpanbalikkan ke input flip-flop paling awal S3. Begitu pula
output Q0 diumpan balikkan ke input R3. Karena ada persilangan pada output flip-flop
terakhir, maka nilai input-input flip-flop paling awal berkebalikan dengan nilai output
flip-flop paling akhir.
D3 D2 D1 D0
Q3 Q2 Q1 Q0
PS PS PS PS
S Q S Q S Q S Q
Cp Cp Cp Cp
R Q R Q R Q R Q
PC PC PC PC

rangkaian.,
Percobaan 6. 30
Shift Register1
5. Lakukan penekanan clock sebanyal 10 kali, dan amati output masing-masing flip-
flop. Tuliskan hasilnya pada Tabel Kebenaran.
6.4. TUGAS :
1. Pada gambar 2, jika D3D2D1D0 = 0100 dan input S3 = 1, berapa nilai Q3Q2Q1Q0
setelah clock ke-2 ? Setelah clock ke-4 ?
2. Jika Rangkaian pada gambar 6.3. ditambahkan 2 buah Flip-flop lagi, dan data awal
dibuat 1100, berapa nilai Q3Q2Q1Q0 setelah clock ke-2 ? Setelah clock ke-4 ?
3. Sketsalah bentuk gelombang output dari Q0, Q1 dan Q2 pada tujuh pulsa clock
pertama untuk rangkaian gambar 6.5.
Q2 Q1 Q0
PS PS PS
S Q S Q S Q
Cp Cp Cp
R Q R Q R Q
PC PC PC
Clock
Gambar 6.5. Rangkaian untuk tugas 3.
Percobaan 6. 31
Shift Register1
PERCOBAAN 7
SHIFT REGISTER 2
7.1. TUJUAN :
¾ Menjelaskan prinsip kerja PISO dan SIPO
¾ Membuat rangkaian Paralel Input Serial Output Shift Register
¾ Membuat rangkaian Serial Input Paralel Output Shift Register
¾ Membuat rangkaian konversi Paralel – Serial - Paralel
7.2. PERALATAN :
Modul DL – 102
7.3. DASAR TEORI :

7.3.1. PISO DAN SIPO
Masih seperti percobaan Shift Register sebelumnya, pada percobaan ke dua ini
mempelajari cara kerja Paralel Input Serial Output Shift Register (PISO) dan Serial Input
Paralel Output Shift Register (SIPO). Yang membedakan dengan percobaan sebelumnya
adalah pemakaian modulnya. Pada percobaan ini digunakan modul DL-02. Pada modul
ini rangkaian Shift Register digambarkan sebagai black box Shift Register 1 dan Shift
Register 2. Praktikan hanya mengisi input-inputnya dengan menyambungkan ke switch-
switch input, begitu pula outputnya disambungkan dengan LED yang tersedia. Clock
dapat diatur panjangnya dengan pengaturan clock pada panel bagian bawah dari modul.
1. Dengan trainer DL-02, buat rangkaian seperti gambar 7.1
2. Hubungkan CP di masing-masing Shift Register dengan Clock dari Panel Control.
3. Berikan nilai “0” pada input IN dari Shift Register 1 dan seluruh Data Input di Shift
Register 2.
4. Hubungkan R pada masing-masing Shift Register dengan Sequence dari Panel
Control.
Percobaan 7. 32
Shift Register2
5. Hubungkan masing-masing input data di Shift Register 1 dengan Panel Switch,

berikan nilai tertentu (dari 0 sampai 15).
6. Jalankan Shift Register tersebut dengan menekan tombol AUTO / MANUAL pada
Panel Kontrol. Amati selama 10 kali clock.
7. Ulangi langkah 1 s/d 6 untuk data awal yang lain.
8. Lakukan hal yang sama untuk percobaan SIPO seperti gambar 7.2.
PARALEL DATA INPUT
GATE
SEQUENCE 23 22 21 20
CLOCK
SA SB SC SD
“0” SERIAL DATA OUTPUT
IN
R
CP
SHIFT REGISTER 1
Gambar 7.1. Rangkaian PISO
PARALEL DATA OUTPUT

GATE
SEQUENCE
CLOCK
“0”
SA QA SB QB SC QC SD QD
SERIAL DATA INPUT
IN
R
CP
SHIFT REGISTER 2
Gambar 7.2. Rangkaian SIPO
Percobaan 7. 33
Shift Register2
7.3.2. KONVERSI PARALEL-SERIAL-PARALEL

Konversi Paralel-Serial-Paralel merupakan aplikasi Shift Register pada proses
perpindahan data dari sebuah perangkat digital ke perangkat digital yang lain. Sebagai
contoh, proses perpindahan data dari output Microprocessor ke Memory. Konversi
Paralel to Serial menggunakan dua set Shift Register yang tersedia (PISO dan SIPO).
Percobaan ini menunjukkan sistim pengiriman data dengan model penggeseran
(shift) dari satu blok pengirim ke blok penerima. Data yang dimasukkan lewat input PS di
masing-masing flip-flop pengirim, secara paralel, akan dikeluarkan secara serial dari blok
pengirim tersebut. Selanjutnya data diterima secara serial di blok penerima, dan
dikeluarkan secara paralel.
1. Dengan trainer DL-02, buat rangkaian seperti gambar 7.3.
GATE A
SEQUENCE 23 22 21 20 PARALEL DATA
CLOCK
“0”
SERIAL DATA
SA SB SC SD SA QA SB QB SC QC SD QD
“0”
IN IN
R R
CP CP
SHIFT REGISTER 1 SHIFT REGISTER 2
Gambar 7.3. Konversi Parelel-Seri-Paralel Data
2. Hubungkan input-input R dan CP dengan Sequence dan Clock, dan berikan input IN
dengan nilai “0”.
3. Berikan nilai tertentu pada masing-masing input data di Shift Register 1. (dari 0
sampai 15).
Percobaan 7. 34
Shift Register2
4. Jalankan Shift Register tersebut dengan menekan tombol AUTO / MANUAL pada
Panel Kontrol. Amati di sisi kirim (shift Register 1) dan di sisi terima (Shift Register
2) selama 20 kali clock.
5. Ulangi langkah 1 s/d 4 untuk data awal yang lain.
TUGAS :
Buatlah timing diagram untuk masing-masing Tabel PS/NS yang didapatkan dari
praktikum yang telah dijalankan (gambarkan masing-masing sepanjang 10 clock).
Percobaan 7. 35
Shift Register2
PERCOBAAN 8
MEMORY
8.1. TUJUAN :
Setelah melakukan percobaan ini mahasiswa diharapkan mampu
¾ Menjelaskan prinsip kerja memory secara umum
¾ Melakukan operasi simpan data di memory
¾ Melakukan operasi baca data dari memory
¾ Membuat integrasi memory
8.2. PERALATAN :
• Modul Wish Maker
• IC RAM 7489
• IC Decoder 74138
8.3. DASAR TEORI :

8.3.1. KONSEP DASAR MEMORY
Di dalam sistim digital, rangkaian memori menyajikan fungsi sebagai penyimpan
informasi (data) secara permanen atau tetap yang dapat dipanggil kelak. Media
penyimpan dapat berupa rangkaian terintegrasi semikonduktor atau peralatan magnetik
seperti tape magnetik atau disk. Media magnetik umumnya dapat menyimpan banyak
data dibandingkan dengan media semikonduktor, tapi waktu pengaksesannya (waktu
yang diperlukan untuk menuju lokasi data dan kemudian membacanya), lebih lama.
Konsep memory dapat dijelaskan sebagai berikut, anggap kita mempunyai sebuah
halaman buku yang kosong, belum ditulisi. Biasanya, sebuah buku tulis selalu bergaris-
garis, dimana setiap baris dapat ditulisi dengan sebuah kalimat. Apabila setiap baris ke
bawah diberi nomor urut, maka setiap baris memiliki nomor sendiri. Nomor tersebut
dapat dinyatakan sebagai alamat dari setiap baris. Jadi, apabila kita menulis sebuah
kalimat atau kata pada nomor baris tertentu, maka kalimat atau kata tersebut berada di
lokasi nomor baris tersebut. Contoh, kita menulis “ Siapa saya ?” pada baris ke 10, maka
kalimat “Siapa saya ?” tersebut merupakan informasi yang menempati lokasi ke-10.
Percobaan 8. 36
Memory
Sebuah unit memory berisi informasi data dalam bentuk bit-bit biner. Keluar
masuknya data ke dan dari unit memory melalui jalur / bus data. Sedangkan alamat yang
dituju untuk menyimpan atau membaca data ke dan dari memory diinformasikan melalui
jalur/ bus alamat. Blok diagram unit memory dan peralatan pendukung lainnya diberikan
dalam gambar 8.1.
Jalur input
n data
Jalur k alamat
Unit memory 2k
Read word
n bit per word
Write
Jalur output
n data
Gambar 8.1. Unit memory
Sebuah layout memory terdiri dari nomor lokasi (alamat) dan elemen data yang
menempati masing-masing lokasi. Bentuk sebuah layout memory ditunjukkan pada
gambar 8.2.
ALAMAT MEMORY DATA
Binary Decimal Isi Memory
0000000000 0 1011010101011101
0000000001 1 1010101110001001
0000000010 2 0000110101000110
1111111101 1021 1001110100010100

1111111110 1022 0000110100011111
1111111111 1023 1101111000100101
Gambar 8.2. Layout Memory 1K x 16
Kapasitas memory pada gambar di atas adalah 1Kx16= 16384 bit, dimana jumlah
lokasi yang tersedia adalah 1024 lokasi sedangkan masing-masing lokasi dapat
menampung data sepanjang 16 bit.
8.3.2. KONSTRUKSI MEMORY

Sebuah sel memory dapat dibuat dari sebuah Flip-flop dan beberapa gerbang
seperti ditunjukkan pada gambar 8.3. Sel ini terdiri dari 3 input dan 1 output. Input select
Percobaan 8. 37
Memory
berfungsi untuk meng-enable (mengaktifkan) sel untuk dapat membaca atau menulis data
di sel. Nilai logika “1” atau “0” pada input read/write menentukan operasi yang dipilih.
Select
Input
S
Output
R Q
Read/Write
Gambar 8.3. Sebuah Sel Biner (Binary Cell/BC)
Sedangkan konstruksi sebuah memory yang sederhana, terdiri dari 12 sel biner
(BC) ditunjukkan pada gambar 8.4. Bagan ini terdiri dari 4 lokasi, dimana masing-masing
lokasi memuat 3 bit data.
Input data
D0
BC BC BC
D1
BC BC BC
Input Decoder
alamat 2x4
D2
BC BC BC
D3
Memory
enable
BC BC BC
Read/Write
Output data
Gambar 8.4. Konstruksi Memory sederhana dengan 12 sel biner
Percobaan 8. 38
Memory
8.3.3. EKSPANSI DAN INTEGRASI MEMORY

Untuk memperbesar kapasitas penyimpanan, dapat dilakukan integrasi beberapa
memory. Untuk mengintegrasikan memory, perlu digunakan peta memory yang
menunjukkan pembagian lokasi masing-masing memory. Bentuk peta memory
ditunjukkan seperti di bawah.
Memory 1 : PROM 8K x 8
Memory 2 : EPROM 8K x 8
Memory 3 : RAM 4K x 8.
Kapasitas total dari ke-tiga memory yang terintegrasi di atas adalah 20K x 8,
sedangkan pembagian lokasi secara biner dan hexadesimal adalah sebagai berikut :
BINER HEXA
A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000
PROM
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000
EPROM
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 RAM
1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 4FFF
Kita perlu menyediakan kapasitas sedikitnya 32K x 8, dimana yang 12K x 8 akan
digunakan sebagai cadangan. Untuk mendapatkan kapasitas 32K x 8, perlu disediakan
paling sedikit 15 jalur alamat (A0 s/d A14). Karena jumlah memory yang akan
diintegrasikan ada 3 buah, diperlukan decoder 2 x 4 ( 2-input, 4-output) sebagai selektor
memory, dimana input decoder adalah A13 dan A14. Lay out dari integrasi memory
Percobaan 8. 39
Memory
A14
A13
A12
A11
A0
DECODER
2x4
PROM 8K x 8 EPROM 8K x 8 RAM 4K x 8
ME ME ME
Gambar 8.5. Lay out Integrasi Memory 20 K x 8
8.4. PROSEDUR PERCOBAAN :

1. Dengan menggunakan modul Wish Maker, rangkailah dua buah IC RAM 74LS89
dan Decoder 74LS138 seperti gambar 8.6.
SW 9
SW 6
SW 4
SW 1
A3 R /W S3
SW 5
A0
SW 10 7489
D3
S0
D0 ME
DECODER
1x2
R /W
A3
A0 7489 S3
D3
D0 ME S0
L1
L4
Gambar 6. Rangkaian Percobaan
Percobaan 8. 40
Memory
2. Hubungkan 4 jalur address (A3 A2 A1 dan A0) masing-masing RAM ke switch input,
4 jalur input data (D3 D2 D1 dan D0) masing-masing RAM ke switch input.
Hubungkan juga 4 jalur output data dari masing-masing RAM (S3 S2 S1 S0) ke output
LED. Hubungkan 1 jalur R/W untuk menyeleksi operasi yang diinginkan dengan
switch input. Hubungkan Switch input yang tersisa ke input decoder. Hubungkan dua
output decoder ke ME dari masing-masing Memory.
3. Masukkan 4 set data pada memory pertama, dan 4 set data pada memory kedua
dengan memberikan nilai “0” pada R/W (kondisi menulis data). SW5 = 0 untuk data
di memory pertama dan SW5 = 1 untuk data di memory kedua. Atur alamat melalui
SW1 s/d SW4.
4. Baca data yang telah ditulis pada masing-masing memory tersebut dengan
memberikan nilai “1” pada R/W (kondisi membaca data). SW5 = 0 untuk data di
memory pertama dan SW5 = 1 untuk data di memory kedua.
5. Tuliskan hasil pengamatan pada Tabel di bawah.
6. Ulangi untuk 4 set data yang lain dengan alamat yang berbeda.
ALAMAT DATAINPUT DATAOUTPUT

No A4 A3 A2 A1 A0 D3 D2 D1 D0 S3 S2 S1 S0
1
2
3
4
1
2
3
4
Percobaan 8. 41
Memory
8.5. TUGAS
1. Jelaskan berapa kapasitas memory berikut ini :
a. RAM 2K x 16 b. EEPROM 4Kx8 c. DROM 8Kx1
2. Jika disediakan jenis-jenis Memory sebagai berikut :

• 2 buah RAM 2Kx8
• 1 buah EPROM 8Kx8
• 2 buah EEPROM 4kx8
Jelaskan bagaimana mengintegrasikan memory-memory tersebut supaya tidak
“conflict” satu dengan yang lain. Lengkapi dengan Tabel Pemetaan Memory dan
pilih jenis Decoder sesuai yang diperlukan.
DIAGRAM PIN DAN TABEL KEBENARAN
7489 (64-bit Bipolar RAM)
74138 (Decoder / Demultiplexer)
Percobaan 8. 42
Memory
PERCOBAAN 9
DIGITAL TO ANALOG CONVERTER
9.1. TUJUAN :
• Menjelaskan proses perubahan dari sistim digital ke analog
• Membuat rangkaian DAC Binary-weighted
• Membuat rangkaian DAC R-2R Ladder
9.2. PERALATAN / KOMPONEN :

• Modul Digital Application Trainer (EFT-DTX-7) dari Labtech
9.3. TEORI :
9.3.1. Binary-weighted Digital-to-Analog Converter
Sebuah rangkaian Binary-weighted DAC dapat disusun dari beberapa Resistor dan
Operational Amplifier seperti gambar 9.1. Resistor 20 kΩ menjumlahkan arus yang
dihasilkan dari penutupan switch-switch D0 sampai D3. Resistor-resistor ini diberi skala
nilai sedemikian rupa sehingga memenuhi bobot biner (binary-weighted) dari arus yang
selanjutnya akan dijumlahkan oleh resistor 20 kΩ. Dengan menutup D0 menyebabkan
arus 50 μA mengalir melalui resistor 20 kΩ, menghasilkan tegangan 1 V pada Vout.
Penutupan masing-masing switch menyebabkan penggandaan nilai arus yang dihasilkan
dari switch sebelumnya. Nilai konversi dari kombinasi penutupan switch ditunjukkan
pada Tabel 9.1.
Percobaan 9. 43
Digital to Analog Converter
+5V
D3 D2 D1 D0
20 kΩ
12.5 kΩ 25 kΩ 50 kΩ 100 kΩ
_ Vout
+ 741
Gambar 9.1. Binary-weighted D/A Converter
Tabel 9.1. Konversi dari nilai digital ke nilai analog berdasarkan rangkaian gambar 9.1
D3 D2 D1 D0 Vout (-V)
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 10
1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
1 1 1 0 14
1 1 1 1 15
9.3.2. R/2R Ladder Digital-to-Analog Converter

Metode lain dari konversi Digital to Analog adalah R/2R Ladder. Metode ini
banyak digunakan dalam IC-IC DAC. Pada rangkaian R/2R Ladder, hanya dua nilai
resistor yang diperlukan, yang dapat diaplikasikan untuk IC DAC dengan resolusi 8,10
atau 12 bit. Rangkaian R/2R Ladder ditunjukkan pada gambar 9.2.
Percobaan 9. 44
VRef = +5V
D0 D1 D2 D3
R9
20 kΩ R1 20 kΩ R2 20 kΩ R3 20 kΩ R4 20 kΩ
R5 R6 R7 R8
_ Vout
20 kΩ 10 kΩ 10 kΩ 10 kΩ
+
Gambar 9.2. Rangkaian R/2R Ladder DAC
Prinsip kerja dari rangkaian R/2R Ladder adalah sebagai berikut : informasi
digital 4 bit masuk ke switch D0 sampai D3. Switch ini mempunyai kondisi “1” (sekitar 5
V) atau “0” (sekitar 0 V). Dengan pengaturan switch akan menyebabkan perubahan arus
yang mengalir melalui R9 sesuai dengan nilai ekivalen biner-nya Sebagai contoh, jika D0
= 0, D1 = 0, D2 = 0 dan D3 = 1, maka R1 akan paralel dengan R5 menghasilkan 10 kΩ.
Selanjutnya 10 kΩ ini seri dengan R6 = 10 kΩ menghasilkan 20 kΩ. 20 kΩ ini paralel
dengan R2 menghasilkan 10 kΩ, dan seterusnya sampai R7, R3 dan R8. Rangkaian
ekivalennya ditunjukkan pada gambar 9.3. Vout yang dihasilkan dari kombinasi switch ini
adalah -5V. Nilai kombinasi dan hasil konversinya ditunjukkan pada tabel 9.2.
+5V
5V
I= = 250 μA
D3 20kΩ
R4 R9
20 kΩ 20 kΩ
_ Vout = -(250 μAx20kΩ)= -5 V
20 kΩ
+
Gambar 9.3. Rangkaian ekivalen R/2R Ladder
Percobaan 9. 45
Tabel 9.2. Konversi dari nilai digital ke nilai analog berdasarkan rangkaian gambar 9.2
Vout
D3 D2 D1 D0 (V)
0 0 0 0 0.000
0 0 0 1 -0.625
0 0 1 0 -1.250
0 0 1 1 -1.875
0 1 0 0 -2.500
0 1 0 1 -3.125
0 1 1 0 -3.750
0 1 1 1 -4.375
1 0 0 0 -5.000
1 0 0 1 -5.625
1 0 1 0 -6.250
1 0 1 1 -6.875
1 1 0 0 -7.500
1 1 0 1 -8.125
1 1 1 0 -8.750
1 1 1 1 -9.375

9.4.1. Binary-weighted Digital-to-Analog Converter
1. Siapkan Base Station dari Electronic Training System. Sisipkan modul EFT-DTX-7.
Pastikan bahwa power dalam posisi OFF.
2. Hubungkan kabel AC ke sumber listrik, dan pastikan bahwa modul tersebut beroperasi
pada 220VA/50 Hz.
3. Buat rangkaian dengan menghubungkan bagian weighted-resistor ladder network
Converter dengan input-input digital (di sebelah kiri bawah) dan salah satu op-amp (IC
741). Selanjutnya hubungkan output dari op amp dengan oscilloscope.
4. Akurasi dari DAC tergantung dari resistor-resistor-nya. Atur masing-masing nilai
resistornya, berikan nilai Vin sebesar +5V.
5. Amati nilai Vout dari Op Amp saat diberikan input digital 4 bit yang bervariasi. Catat
hasilnya pada Tabel 9.3.
Percobaan 9. 46
Gambar 9.4. Konstruksi Weighted-Resistance Ladder Network Converter

pada Modul EFT-DTX-7
Tabel 9.3. Hasil Pengukuran Konversi Digital-to-Analog dengan metode Binary

weighted DAC
INPUT OUTPUT
Biner Analog
D3 D2 D1 D0 Vout (V)
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Percobaan 9. 47
9.4.2. R/2R Ladder DAC

1. Masih menggunakan modul EFT-DTX-7, siapkan rangkaian bagian R/2R Ladder
Network Converter (lihat Gambar 9.5).
2. Sambungkan input-inputnya dengan input digital, outputnya disambungkan dengan Op
Amp. Selanjutnya output Op Amp dihubungkan dengan oscilloscope.
3. Untuk mendapatkan nilai dari parameter-parameter arus total (IT) dan tegangan output
(Vout) diberikan persamaan sebagai berikut :
I n = (VREF n / R)(1 / 2 N − n)
dimana :
N = jumlah total bit dari input-input biner
n = lokasi dari bit yang dicari (0,1,2,..,N-1)
VREF = tegangan referensi
R = nilai resistansi R dari R/2R
In = arus yang melewati switch / bit ke-n
Arus total yang melewati rangkaian R/2R diberikan sebagai :

I T = I 0 + I 1 + I 2 + ... + I N −1
Sedangkan tengan output dari rangkaian R/2R diberikan sebagai :
Vout = − I T xR f
dimana :
Rf = resistansi feedback dari Op Amp Inverting
4. Amati hasil keluaran oscilloscope terhadap perubahan nilai input digital. Catat hasilnya
pada Tabel 9.4.
5. Plot hasil tegangan output (Vout) sebagai fungsi dari fungsi biner (0000 sampai 1111)
dalam bentuk grafik.
Percobaan 9. 48
Gambar 9.5. Konstruksi Weighted-Resistance Ladder Network Converter

Tabel 9.4. Hasil Pengukuran Konversi Digital-to-Analog dengan metode R/2R Ladder
DAC
INPUT OUTPUT
Biner Analog
D3 D2 D1 D0 Vout (V)
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Percobaan 9. 49
9.5. TUGAS
1. Pada konversi DAC dengan metode Binary-weighted Ladder, jika resistor yang
tersedia diubah-ubah nilainya, apa pengaruhnya terhadap tegangan output ?
2. Pada konversi DAC dengan metode R-2R Ladder, jika VREF diubah dari +5V menjadi
+2V, berapa tegangan output yang dihasilkan jika :
D0=1, D1=0, D2=0, D3=1
D0=0, D1=1, D2=0, D3=1
D0=0, D1=0, D2=1, D3=1
Percobaan 9. 50
PERCOBAAN 10
ANALOG TO DIGITAL CONVERTER
10.1. TUJUAN :
• Menjelaskan proses perubahan dari sistim analog ke digital
• Membuat rangkaian ADC dari IC ADC0804
10.2. PERALATAN / KOMPONEN :

• Modul Digital Application Trainer (EFT-DTX-7) dari Labtech
• IC ADC0804
10.3. TEORI :
10.3.3. Analog-to-Digital Converter (ADC0804)
Analog to Digital Converter (ADC) adalah sebuah piranti yang dirancang untuk
mengubah sinyal-sinyal analog menjadi bentuk sinyal digital. IC ADC 0804 dianggap
dapat memenuhi kebutuhan dari rangkaian yang akan dibuat. IC jenis ini bekerja secara
cermat dengan menambahkan sedikit komponen sesuai dengan spesifikasi yang harus
diberikan dan dapat mengkonversikan secara cepat suatu masukan tegangan. Hal-hal
yang juga perlu diperhatikan dalam penggunaan ADC ini adalah tegangan maksimum
yang dapat dikonversikan oleh ADC dari rangkaian pengkondisi sinyal, resolusi, pewaktu
eksternal ADC, tipe keluaran, ketepatan dan waktu konversinya.
Ada banyak cara yang dapat digunakan untuk mengubah sinyal analog menjadi
sinyal digital yang nilainya proposional. Jenis ADC yang biasa digunakan dalam
perancangan adalah jenis Successive Approximation Convertion (SAR) atau pendekatan
bertingkat yang memiliki waktu konversi jauh lebih singkat dan tidak tergantung pada
nilai masukan analognya atau sinyal yang akan diubah. Gambar 10.1. memperlihatkan
diagram blok ADC tersebut.
Percobaan 10. 51
Analog to Digital Converter
Gambar 10.1. Diagram Blok ADC
Secara singkat prinsip kerja dari konverter A/D adalah semua bit-bit diset
kemudian diuji, dan bilamana perlu sesuai dengan kondisi yang telah ditentukan. Dengan
rangkaian yang paling cepat, konversi akan diselesaikan sesudah 8 clock, dan keluaran
D/A merupakan nilai analog yang ekivalen dengan nilai register SAR.
Apabila konversi telah dilaksanakan, rangkaian kembali mengirim sinyal selesai
konversi yang berlogika rendah. Sisi turun sinyal ini akan menghasilkan data digital yang
ekivalen ke dalam register buffer. Dengan demikian, output digital akan tetap tersimpan
sekalipun akan dimulai siklus konversi yang baru.
Gambar 10.2. Konfigurasi pin IC ADC0804
IC ADC 0804 mempunyai dua input analog, Vin(+) dan Vin(-), sehingga dapat
menerima input diferensial. Input analog sebenarnya (Vin) sama dengan selisih antara
tegangan-tegangan yang dihubungkan dengan ke dua pin input yaitu Vin = Vin ( + ) − Vin ( − ) .
Kalau input analog berupa tegangan tunggal, tegangan ini harus dihubungkan dengan
Percobaan 10. 52
Vin (+), sedangkan Vin(-) di-groundkan. Untuk operasi normal, ADC 0804 menggunakan
Vcc = +5 Volt sebagai tegangan referensi. Dalam hal ini jangkauan input analog mulai
dari 0 Volt sampai 5 Volt (skala penuh), karena IC ini adalah SAC 8-bit, resolusinya akan
sama dengan
(n menyatakan jumlah bit output biner IC analog to digital converter)
IC ADC 0804 memiliki generator clock internal yang harus diaktifkan dengan
menghubungkan sebuah resistor eksternal (R) antara pin CLK OUT dan CLK IN serta
sebuah kapasitor eksternal (C) antara CLK IN dan ground digital. Frekuensi clock yang
diperoleh di pin CLK OUT sama dengan :
Untuk sinyal clock ini dapat juga digunakan sinyal eksternal yang dihubungkan ke
pin CLK IN. ADC 0804 memilik 8 output digital sehingga dapat langsung dihubungkan
dengan saluran data mikrokomputer. Input Chip Select (aktif LOW) digunakan untuk
mengaktifkan ADC 0804. Jika berlogika HIGH, ADC 0804 tidak aktif (disable) dan
semua output berada dalam keadaan impedansi tinggi. Input Write atau Start Convertion
digunakan untuk memulai proses konversi. Untuk itu harus diberi pulsa logika 0.
Sedangkan output interrupt atau end of convertion menyatakan akhir konversi. Pada saat
dimulai konversi, akan berubah ke logika 1. Di akhir konversi akan kembali ke logika 0.

1. Dengan menggunakan modul EFT-DTX-7, siapkan rangkaian bagian Fast 8 bit A to D
Converter (lihat Gambar 10.3).
2. Sambungkan bagian Vin(+) dari IC ADC ke variabel DC power supply (0-15V), set nilai
awal ke 0V, dan bagian Vin(-) dengan Ground.
3. Sambungkan 8 bit outputnya ke Logic Indicator. Ingat bagian MSB adalah yang di
sebelah kiri. Hubungkan ”Push Button” ke bagian push button dari modul.
Percobaan 10. 53
4. Nyalakan power supply.

5. Perlahan-lahan putar input variable DC power supply (Untuk ketelitian, dapat
diletakkan Digital multimeter sebelum input Vin).
6. Tekan switch push button sekali untuk memulai proses konversi. Amati perubahan
yang terjadi pada Logic Indicator.
7. Catat setiap perubahan yang dihasilkan pada Tabel 10.1.
Gambar 10.3. Konstruksi Fast 8 bit A to D Converter

Percobaan 10. 54
Tabel 10.1. Hasil Pengukuran KonversiAnalog-to-Digital dengan IC ADC0804

INPUT OUTPUT
Analog Digital
Vin (V) DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
10.5. TUGAS
1. Apa fungsi switch push button pada rangkaian ADC dengan IC ADC0804 ?
2. Dengan menggunakan Succesive Ramp ADC, dapatkan nilai 8 bit biner akhir dari
tegangan input 7.28 V dan Vref = 10 V.
Percobaan 10. 55
PERCOBAAN 12.
ENCODER
TUJUAN:
¾ Memahami prinsip kerja dari rangkaian Encoder
¾ Membedakan prinsip kerja rangkaian Encoder dan Priority Encoder
¾ Mendisain beberapa jenis rangkaian Encoder
PERALATAN:
1. Logic Circuit Trainer ITF-02 , DL-02 dan Wishmaker
2. Oscilloscope
TEORI:
Sebuah rangkaian Encoder menterjemahkan keaktifan salah satu inputnya menjadi
urutan bit-bit biner. Encoder terdiri dari beberapa input line, hanya salah satu dari input-input
tersebut diaktifkan pada waktu tertentu, yang selanjutnya akan menghasilkan kode output N-
bit. Gambar 12-1 menunjukkan blok diagram dari sebuah encoder.
I0 C
I1
Input I2 Encoder
B Kode output
line A N-bit
I7
Hanya salah satu bernilai HIGH

pada waktu tertentu
Gambar 12-1. Blok Diagram Encoder
Tabel Kebenaran dari Rangkaian Encoder 8x3 ditunjukkan pada Tabel 12-1.
Tabel 12-1. Tabel Kebenaran Encoder 8x3.
INPUT OUTPUT
I0 I1 I2 I3 I4 I5 I6 I7 A B C
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1

ENCODER
Berdasarkan output dari Tabel Kebenaran di atas, dibuat rangkaian encoder yang merupakan
aplikasi dari gerbang OR, seperti ditunjukkan pada gambar 12-2.
LSB
I0 B Output
I1 Kode 3 bit
I2
8 I3
input I4 A
line I5 MSB
I6
I7
Gambar 12-2. Rangkaian Encoder 8x3
2. PRIORITY ENCODER
Sebuah Priority Encoder adalah rangkaian Encoder yang mempunyai fungsi prioritas.
Operasi dari rangkaian Priority Encoder adalah sebagai berikut : Jika ada dua atau lebih input
bernilai “1” pada saat yang sama, maka input yang mempunyai prioritas tertinggi yang akan
diambil. Tabel Kebenaran Priority Encoder diberikan pada Tabel 12-2. Kondisi ‘x’ adalah
kondisi don’t care, yang menyatakan nilai input bisa “1” atau ‘0”. Input D3 mempunyai
prioritas tertinggi, sehingga bila input ini bernilai “1” maka output X dan Y keduanya akan
bernilai “1” (11 menyatakan biner dari 3). Input D2 mempunyai prioritas kedua, dengan
output X dan Y bernilai 10 menyatakan biner 2, dimana input D2 = “1” dan D3=”0”. Input D1
adalah prioritas ketiga dengan output X dan Y bernilai 01 menyatakan biner 1, dimana input
D1 =”1”, sedangkan D2= D3=”0”. Prioritas terendah adalah input D0, yang akan memberikan
output X dan Y = 00 (menyatakan biner 0), jika input D1 bernilai “1”, sedang ketiga input
lainnya bernilai “0”.

ENCODER
Tabel 12-2. Tabel Kebenaran Priority Encoder
INPUT OUTPUT
D3 D2 D1 D0 Q1 Q0 V
0 0 0 0 x x 0
0 0 0 1 0 0 1
0 0 1 x 0 1 1
0 1 x x 1 0 1
1 x x x 1 1 1
Dari Tabel Kebenaran di atas, kemudian dibuat K-Map seperti gambar 12-3 untuk
masing-masing output X, Y dan V (V adalah nilai output Validitas, yang akan bernilai “1”
jika satu atau lebih inputnya bernilai “1”, dan bernilai “0” jika tidak ada inputnya yang
bernilai “1”).
D1D0 D1D0
D3D2 00 01 11 10 D3D2 00 01 11 10
00 x 0 0 0 00 x 0 1 1
01 1 1 1 1 01
11 1 1 1 1 11 1 1 1 1
10 1 1 1 1 10 1 1 1 1
Q1 = D3 + D2 Q0 = D3 + D2 D1
D1D0
D3D2 00 01 11 10
00 0 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
V = D0 + D1 + D2 + D3
Gambar 12-3. K-Map untuk Rangkaian Priority Encoder

ENCODER
Rangkaian Priority Encoder ditunjukkan pada gambar 12-4.
D3
X
D2
D1
V
D0
Gambar 12-4. Rangkaian Priority Encoder

PROSEDUR :
1. Buat Rangkaian Encoder 8x3 seperti gambar 12-2. Tuliskan hasilnya pada Tabel
Kebenaran. Bandingkan Tabel Kebenaran yang anda buat dengan Tabel 12-1.
2. Buat Rangkaian Priority Encoder seperti gambar 12-4. Tuliskan hasilnya pada Tabel
3. Rangkailah IC 74148 (Priority Encoder 8x3) pada trainer Wishmaker. Perhatikan letak
pin-pinnya sesuai petunjuk datasheet. Buat Tabel Kebenaran sesuai dengan hasil
pengamatan.
DATASHEET IC 74148 (8-LINE TO 3-LINE PRIORITY ENCODER)
TUGAS :
1. Buat rangkaian Encoder 12x4 yang terdiri dari gerbang-gerbang logika saja. Dapatkan
Tabel Kebenarannya.
2. Buat rangkaian Priority Encoder dengan 3 input dan 2 output. Jelaskan cara mendisain
rangkaian tersebut (lengkapi Tabel Kebenaran, K-Map dan persamaan logika yang
didapatkan)

ENCODER
PERCOBAAN 13.
DECODER
TUJUAN:
¾ Memahami prinsip kerja dari rangkaian Decoder
¾ Membuat rangkaian Decoder dari gerbang logika
¾ Menjalankan fungsi IC Decoder
PERALATAN:
1. Logic Circuit Trainer ITF-02 dan Wishmaker
2. Oscilloscope
TEORI:
1. DECODER
Sebuah Decoder adalah rangkaian logika yang menerima input-input biner dan
mengaktifkan salah satu output-nya sesuai dengan urutan biner input-nya.
Blok Diagram dari rangkaian Decoder diberikan pada gambar 13-1.
A O0
B O1
N Decoder M
O2
input C output
O7
M= 2N
Hanya ada 1 output bernilai HIGH
kode input
Untuk setiap kode input
Gambar 13-1. Blok Diagram Decoder
Beberapa rangkaian Decoder yang sering dijumpai adalah decoder 3x8 ( 3 bit input
dan 8 output line), decoder 4x16, decoder BCD to Decimal (4 bit input dan 10 output line),
decoder BCD to 7 segment (4 bit input dan 8 output line).
Khusus untuk BCD to 7 segment mempunyai prinsip kerja yang berbeda dengan
decoder-decoder yang lain, di mana kombinasi dari setiap inputnya dapat mengaktifkan
beberapa output line-nya (bukan salah satu line).
Tabel Kebenaran sebuah Decoder 3 x 8 ditunjukkan pada Tabel 13-1
DECODER
Tabel 13-1. Tabel Kebenaran Decoder 3x8.

INPUT OUTPUT
A B C O0 O1 O2 O3 O4 O5 O6 O7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
Berdasarkan output dari Tabel Kebenaran di atas, dibuat rangkaian decoder yang
merupakan aplikasi dari gerbang AND, seperti ditunjukkan pada gambar 13-2.
C 0 Q0=A’B’C’
(LSB)
1 Q1=A’B’C
2 Q2=A’BC’
B 3 Q3=A’BC
4 Q4=AB’C’
A
(MSB) 5 Q5=AB’C
6 Q6=ABC’
7 Q7=ABC
Gambar 13-2. Rangkaian Decoder 3x8
Salah satu jenis IC Decoder adalah 74138. IC ini mempunyai 3 input biner dan 8
output, dimana nilai output adalah ‘1’ untuk salah satu dari ke 8 jenis kombinasi inputnya.
IC Decoder 3x8 ditunjukkan pada gambar 13-3.

DECODER
Gambar 13-3. IC Decoder 3x8 (74138)
PROSEDUR:
1. Buat Tabel Kebenaran untuk mendisain rangkaian Decoder 3x5. Rangkai di trainer.
Tuliskan hasilnya pada Tabel Kebenaran. Bandingkan Tabel Kebenaran yang anda
dapatkan dengan Tabel Kebenaran sebelum dirangkai.
2. Rangkailah IC 74138 (Decoder 3x8) pada trainer Wishmaker. Perhatikan letak pin-
pinnya sesuai petunjuk datasheet. Buat Tabel Kebenaran sesuai dengan hasil
pengamatan.
TUGAS:
Dengan menggunakan kombinasi gerbang-gerbang logika yang sudah anda kenal, buat
rangkaian Decoder BCD to 7-segment.

DECODER
PERCOBAAN 14.
MULTIPLEXER-DEMULTIPLEXER
TUJUAN:
¾ Memahami prinsip kerja dari rangkaian Multiplexer
¾ Memahami prinsip kerja dari rangkaian Demultiplexer
¾ Membuat rangkaian Multiplexer dan Demultiplexer dari gerbang logika
¾ Menjalankan fungsi IC Multiplexer
PERALATAN:
1. Logic Circuit Trainer ITF-02 dan Wishmaker
2. Oscilloscope
TEORI:
1. MULTIPLEXER
Sebuah Multiplexer adalah rangkaian logika yang menerima beberapa input data digital
dan menyeleksi salah satu dari input tersebut pada saat tertentu, untuk dikeluarkan pada sisi
output.
Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari
multiplexer tersebut. Blok diagram sebuah multiplexer ditunjukkan pada gambar 14-1.
MULTIPLEXER
Output
Z
Data
Input
Select
input
Gambar 14-1. Blok Diagram Multiplexer
Jumlah data input maksimum pada multiplexer adalah 2jumlah Select line.
Tabel Kebenaran sebuah Multiplexer ditunjukkan pada Tabel 14-1.

Tabel 14-1. Tabel Kebenaran Multiplexer dengan 2 Select line
INPUT OUTPUT
S0 S1 D0 D1 D2 D3 X Ket
0 0 0 x x x 0
D0
0 0 1 x x x 1
0 1 x 0 x x 0
D1
0 1 x 1 x x 1
1 0 x x 0 x 0
D2
1 0 x x 1 x 1
1 1 x x x 0 0
D3
1 1 x x x 1 1
Rangkaian Multiplexer ditunjukkan pada gambar 14-2.
D3
D2
D1
D0
S0 S1
Gambar 14-2. Rangkaian Multiplexer 4x1
2. DEMULTIPLEXER
Sebuah Demultiplexer adalah rangkaian logika yang menerima satu input data dan
mendistribusikan input tersebut ke beberapa output yang tersedia.

Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari
demultiplexer tersebut. Blok diagram sebuah demultiplexer ditunjukkan pada gambar 14-3.
DEMULTIPLEXER
Data Output
Input Z
Select
input
Gambar 14-3. Blok Diagram Demultiplexer
Tabel Kebenaran sebuah Demultiplexer ditunjukkan pada Tabel 14-2.

Tabel 14-2. Tabel Kebenaran Demultiplexer dengan 2 Select line
INPUT OUTPUT
S0 S1 Inp O0 O1 O2 O3
0 0 0 0 x x x
0 0 1 1 x x x
0 1 0 x 0 x x
0 1 1 x 1 x x
1 0 0 x x 0 x
1 0 1 x x 1 x
1 1 0 x x x 0
1 1 1 x x x 1

Rangkaian Demultiplexer ditunjukkan pada gambar 14-4.
O3
O2
Inp
O1
O0
S0 S1
Gambar 14-4. Rangkaian Demultiplexer 1x4
PROSEDUR:
1. Buat Rangkaian Multiplexer 4x1 seperti gambar 14-2. Tuliskan hasilnya pada Tabel
2. Buat Rangkaian Demultiplexer 1x4 seperti gambar 14-4. Tuliskan hasilnya pada Tabel
3. Rangkailah IC 74153 (Multiplexer 4x1) pada trainer Wishmaker. Perhatikan letak pin-
pinnya sesuai petunjuk datasheet. Buat Tabel Kebenaran sesuai dengan hasil
pengamatan.

DATASHEET IC 74153 (Dual 4-line to 1-line Data Selector/Multiplexers)
TUGAS:
Buat rangkaian Multiplexer yang dapat memilih output dari fungsi yang dinyatakan dalam
persamaan SOP : F (a, b, c, d ) = ∑ (0,2,5,8,11)

TUGAS PROYEK ELEKTRONIKA DIGITAL 1
KELAS : 1 D4 TA
Hal-hal yang perlu diperhatikan dalam pengerjaan Proyek Elektronika Digital 1 :
1. Proyek ini memiliki bobot 20 % dari total nilai kuliah Elektronika Digital 1.
2. Setiap item proyek dikerjakan oleh satu grup (maximum 3 orang per-grup) dan
setiap grup mengerjakan jenis tema yang berbeda dengan grup yang lain.
3. Proyek dibuat menggunakan Multisim ver 11.0.
4. Proyek dikumpulkan selambat-lambatnya tanggal 13 Juli 2015, setelah
tanggal tersebut tidak diterima.
5. Proyek dikumpulkan langsung ke dosen pengajar oleh seluruh mahasiswa
dalam grup tersebut (akan dilakukan penilaian dan Tanya jawab seputar
proyek yang dikerjakan). Apabila mahasiswa berhalangan hadir pada saat
pengumpulan, tanpa ijin yang jelas, dianggap tidak bersedia untuk diberikan
penilaian.
Kelengkapan Proyek :
1. Laporan resmi berisi :
a. Tujuan, peralatan dan teori dari proyek yang dibuat
b. Disain rangkaian (gambar rangkaian total, dengan EWB)
c. Hasil pengujian (Tabel Kebenaran)
d. Prosedur pengujian
e. Analisa
f. Biaya total pembuatan proyek
2. File hasil multisim.
Tema Proyek Elektronika Digital 1 (masing-masing grup pilih salah satu tema)
1. Disain sebuah rangkaian Parallel Adder yang dapat menjumlahkan dua bilangan
biner 2 input. Gunakan rangkaian kombinasional untuk rangkaian tersebut.
Displaykan setiap input dan output hasil penjumlahan dengan rangkaian seven
segment.
2. Disain rangkaian Code Converter yang mengubah 4 bit input-inputnya menjadi 4

bit output dalam bentuk 2’s complement-nya. Displaykan setiap input dan output
hasil penjumlahan dengan rangkaian seven segment.
3. Buat rangkaian Comparator 4 input dan 3 output yang membandingkan input-

inputnya dengan aturan sebagai berikut :
I 1 = AB I 2 = CD
Dan output yang dihasilkan adalah sebagai berikut :
L = 1 jika I 1 < I 2
G = 1 jika I 1 > I 2
E = 1 jika I 1 = I 2
Displaykan input-input dan output-output yang dihasilkan menggunakan probe
dengan warna berbeda.
4. Buat rangkaian 3 bit Odd Parity Generator. Lengkapi dengan checker-nya.

Displaykan masing-masing outputnya menggunakan probe dengan warna yang
membedakan informasi asli, informasi sisipan dan bit Parity-nya.
5. Disain rangkaian BCD to BCD increment by 1. Displaykan outputnya

menggunakan 7 segment. Perhatikan, untuk input desimal 10 s/d 15 outputnya
selalu bernilai 0.
6. Disain rangkaian decoder 3x5 dengan hanya menggunakan gerbang NOR saja.
Displaykan inputnya menggunakan seven segment sedangkan outputnya
menggunakan LED.
7. Implementasikan rangkaian Full Adder menggunakan Decoder 3x8 dan beberapa
rangkaian kombinasional. Rangkaian decoder 3x8 dibuat juga dari gerbang
kombinasional. Displaykan inputnya menggunakan seven segment dan outputnya
menggunakan probe.
8. Implementasikan fungsi konversi BCD ke seven segment menggunakan decoder

4 input 16 output 74LS154 dan beberapa gerbang kombinasional. Displaykan
outputnya menggunakan 7 segmen dengan 7 input (a, b, c, d, e f, g).
9. Implementasikan fungsi Canonical berikut ini:

F (W , X , Y , Z ) = ∑ (1,3, 4,11,12,13,14,15 ) menggunakan rangkaian multiplexer 8 to
1 yang terdiri dari gerbang-gerbang kombinasional. Displaykan inputnya

menggunakan seven segment dan outputnya menggunakan probe.
10. Disain sebuah rangkaian multiplexer 8x1 yang dibentuk dari dua buah
multiplexer 4x1 (Dual 4-line to 1-line Multiplexer 74153). Gunakan Enable input
untuk mengaktifkan salah satu dari kedua multiplexer tersebut. Displaykan
hasilnya menggunakan LED.
11. Implementasikan fungsi Canonical berikut ini: F ( X , Y , Z ) = ∑ ( 0,1,3,7 )
menggunakan rangkaian multiplexer 4 to 1 yang terdiri dari gerbang-gerbang

kombinasional. Displaykan inputnya menggunakan seven segment dan outputnya
menggunakan probe.
Keterangan:
Semua input menggunakan simbol switch 2 kaki.
Cara Penilaian Proyek :

1. Pengujian hasil simulasi dengan Multisim (dikumpulkan dalam bentuk file) : 75%
2. Laporan resmi : 25 %

Merged

Uploaded by

Document Information

Original Description:

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Merged

Uploaded by

Copyright:

Available Formats

BAB 1.

KONSEP DASAR DIGITAL

1. Mudah dalam mendisain

Konversi A/D – D/A

Alokasi tegangan dalam sistim digital Timing diagram sinyal digital

Berdasarkan jumlah circuit/kabel yang menghubungkan

a. Transmisi Paralel Æ jumlah circuit yang terhubung lebih dari 1

Komponen-komponen yang bisa dijadikan switch :

Dioda sebagai switch

Forward Biased Reverse Biased

Gerbang Logika Æ blok dasar untuk membentuk rangkaian

¾ Sebuah gerbang logika mempunyai satu terminal output

Simbol gerbang logika AND

Analogi elektrikal gerbang AND

Gerbang AND dengan switch Transistor

QUAD 2-Input AND Gate

3 12 Quad Æ Ada 4 gerbang AND

Tabel Kebenaran AND-4 input

TRIPLE 3-Input AND Gate DUAL 4-Input AND Gate

Simbol gerbang logika OR

Analogi elektrikal gerbang OR

Gerbang OR dengan switch Transistor

Tabel Kebenaran OR-3 input

Simbol gerbang logika NOT

INPUT Output 1 14 VCC

Input A Output X Input A Output X

Simbol gerbang logika NAND

Tabel Kebenaran NAND-3 input

Input A Output X Input A Output X

Simbol gerbang logika NOR

Simbol gerbang logika Ex-OR

Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1),

Gerbang Ex-OR dari AND, OR, NOT Simbol logika Ex-OR

QUAD 2-Input Exclusive OR Gate

Simbol gerbang logika Ex-NOR

Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1),

Gerbang Ex-NOR dari AND, OR, NOT Simbol logika Ex-NOR

No NAMA TIPE IC Simbol Logika Persamaan Tabel Kebenaran

4 NAND 7400 B X=A.B 0

No NAMA TIPE IC Simbol Logika Persamaan Tabel Kebenaran

5 NOR 7402 B X=A+B 0

6 Ex-OR 7486 B X=A + B

1. Sebuah input data mempunyai urutan : 101110010. Gambarkan bentuk

2. Sebutkan 3 jenis aplikasi yang menggunakan teknologi digital.

3. Buat Tabel Kebenaran untuk gerbang AND-3 input berikut ini :

Tujuan Instruksional Khusus :

Dalam mengembangkan sistem Aljabar Boolean

T1. COMMUTATIVE LAW :

T2. ASSOCIATIVE LAW :

T3. DISTRIBUTIVE LAW :

T5. NEGATION LAW:

T6. REDUNDANCE LAW :

TABEL KEBENARAN UNTUK A + A . B = A

TABEL KEBENARAN UNTUK A + A’ B = A+B

Dari Postulat dan Teorema Aljabar Boolean diatas

Sederhanakan ekspresi logika dibawah dengan

BUATLAH TABEL KEBENARAN DARI PERSAMAAN

(d) A . B . D + A’ . B’ . D + A . B’ .D’ = A . ( B’.D’ + B.D )

PERSAMAAN ( EKSPRESI ) ALJABAR YANG DIBENTUK DARI

METODE YANG BISA DILAKUKAN PADA PERSAMAAN BOOLEAN,

Lateral = menyatakan input – input sebuah gerbang logika

Komplemen dari sebuah fungsi didasarkan pada aturan De

( A + B + C + D + ….. + Z )’ = A’ . B’ . C’ . D’… .Z’