Decodificadores Decodificador-Driver Codificadores Convertidores de Codigo, Codificadores con Prioridad Descripcion con VHDL

Ing. Ronald Ponguillo Intriago ESPOL FIEC rponguil@espol.edu.ec

Los circuitos DECODIFICADORES tienen una operacin contraria a la de un MULTIPLEXOR. Se pueden interpretar como Identificadores de MINTERMS. Su dimensin se mide por las lneas a decodificar versus las lneas decodificadas. Se representa de la forma : n a 2n De sta manera, las dimensiones mas utilizadas son: 2a4 3a8 4 a 16 Tienen amplia aplicacin en la conversin de cdigos, en memorias ROM y en el diseo de circuitos combinatoriales. Algunos circuitos Decodificadores dependiendo de su forma de empleo reciben el nombre de DEMUX. El trmino ms comn para identificarlos es DECODER.

a0 a1 E

E 1 0 0 0 0

a1 0 0 1 1

a0 0 1 0 1

Q0 0 1 0 0 0

Q1 0 0 1 0 0

Q2 0 0 0 1 0

Q3 0 0 0 0 1

Q0
Q1

Q2

Q3

Generan los productos cannicos de las variables de entrada al sistema. Consisten en n entradas y 2n salidas
Aplicacin: Conversores de cdigo

Problema:
Implementar, con dos decodificadores 74154 un decodificador de 5 a 32 bits

74154
A0 A1 A2 A3 A0 A1 A2 A3

Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11

0 1 2 3

74154
A0 A1 A2

Q0 Q1 Q2 Q3 Q4

16 17 18

19
20 21 22 23 24 25 26 27 28 29 30 31

4 5 6 7 8 9 10 11 12 13 14 15

A3
Q5 Q6 Q7 Q8 Q9 Q10 Q11

A4

E1 E0

Q12 Q13 Q14 Q15

A4

E1 E0

Q12 Q13

Q14
Q15

BCD-7 Segmentos

a f g
e d c

a
a0 a1 a2 a3

b c d e f g

a3 a2 a1 a 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1

a 1 0 1 1 0 1 1 1 1 1

b 1 1 1 1 1 0 0 1 1 1

c 1 1 0 1 1 1 1 1 1 1

d 1 0 1 1 0 1 1 0 1 1

e 1 0 1 0 0 0 1 0 1 0

f 1 0 0 0 1 1 1 0 1 1

g 0 0 1 1 1 1 1 0 1 1

a f g e d b

Realizan la funcin inversa al decodificador

Ej: Codificacin de un teclado Codificador con prioridad Codificador Decimal-BCD Codificador Octal-Binario

Digito

A3 A2 A1 A0

Decimal-BCD
0 1 2 3

0
U2
11 12 13 1 2 3 4 5 10 1 2 3 4 5 6 7 8 9 74147

0
0 0 0 0 0

0
0 0 0 1 1

0
0 1 1 0 0

0
1 0 1 0 1

1 2
Q0 Q1 Q2 Q3 9 7 6 14

A0

3 4 5

A1
4 5 6

A2 A3

6
7

0
0

1
1

1
1

0
1

7
8 9

8
9

1
1

0
0

0
0

0
1

A0 (LSB)
2 3

A1

4 5 6 7 8

A2

A3 (MSB)
9

Digito A2 A1 A0

Octal-BCD
0
1 2 3 4 5 6 7

0
U2
10 11 12 13 1 2 3 4 5 0 1 2 3 4 5 6 7 EI 74148 A0 A1 A2 GS 9 7 6 14

0 0

0 0

0 1

2
3 4 5 6 7

0
0 1 1 1 1

1
1 0 0 1 1

0
1 0 1 0 1

A0 A1 A2

EO

15

7 EI

74F148

EO

GS

EI

0 1 2 3 4 5 6 7

EO
1 0 1

GS
1 1 0

4
1 1 1

2
1 1 1

1
1 1 1

1 0 0

- - - - - - - 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

0
0 0 0

- 0 1 1 1 1 1 1
- - 0 1 1 1 1 1 - - - 0 1 1 1 1 - - - - 0 1 1 1

1
1 1 1

0
0 0 0

1
1 1 0

1
0 0 1

0
1 0 1

0
0 0

- - - - - 0 1 1
- - - - - - 0 1 - - - - - - - 0

1
1 1

0
0 0

0
0 0

1
0 0

0
1 0

1 1 1 1 1 0 1 1 1 0 1 2 3 4 5 6 7
0 1 2 3 4 5 6 7 EI 0

1 1 1 1 1 1 1 1 0 8 9 10 11 12 13 14 15
1 2 3 4 5 6 7 EI

74F148
EO 1 2 4 GS EO 1

74F148
2 4 GS

1 1 0 1 0

1 0

1 1 1 0 0

A0

A1 0 1

1 0

A2

0 1

A3

Un canal de entrada, 2N canales de salida, N bits de control

DEMUX 0 1 2

Entrada

. . . . . 2N

3....N

S0 S1

I0

D0
D1

Idntico que el decodificador de 2 a 4

D2

D3

74154
Q0 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15

S0 S1 S2 S3

A0
Q1

A1 A2 A3

Q2
Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12

Entrada 0

E1

Q13 Q14

E0

Q15

74154
S0 S1 S2 S3
Q0

74154
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15

A0
Q1

S0 S1 S2 S3

Q0

D16 D17 D18 D19 D20 D21

A0 A1 A2 A3

Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11

A1

Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10

A2
A3

D22
D23 D24 D25 D26

Entrada
S4

Q11

D27
D28 D29 D30 D31

E1 E0

Q12 Q13 Q14 Q15

Entrada

E1 E0

Q12 Q13 Q14 Q15

A0 A1 X es 1 si el nmero de unos es impar A0 A1

A
0 0 1 1

B
0 1 0 1

AB
0 1 1 0

A2
A3

X es 1 si el nmero de unos es impar

74280
A B C D E F G H I S Par S Impar

Nmero de entradas en nivel ALTO

Salidas
S Par S Impar

0, 2, 4, 6, 8 1, 3, 5, 7, 9

1 0

0 1

D0 D1 D2 D3 D4 D5 D6 D7

0 1 2 3 4 5 6 7 S2 S1 S0 MUX

Salida

S2..0

0 1

3 4

Salida D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7