El Micro Controlador de 4 bit TMS-1000 inventado por Texas Instrument, en 1972 fue el primero en contener memoria RAM interna,

y espacio para un programa ROM, lo que permiti que operara individualmente sin necesidad de chips externos.

El TMS1000 es en realidad una serie de microprocesadores 4-bit producidos por Texas Instruments. Las unidades actualmente son microcontroladores que contienen ROM, RAM, I / O, y la CPU en un solo chip. La siguiente tabla resume las diferencias entre las unidades.
TMS 1000 1200 1070 1270 1100 1300

Pkg Nmero de pines

28

40

28

40

28

40

Bytes programa ROM

1024

1024

1024

1024

2048

2048

RAM de datos Nibble

64

64

64

64

128

128

R Salidas de seal

11

13

11

13

11

16

O Los datos de salidas

10

Con la serie TMS1000. Las unidades no son capaces de expansin de ninguna manera. La frecuencia de reloj ms alta alcanzable por la serie es 0.4MHz. Esto resulta en un ciclo de reloj de 2,5 microsegundos. Todas las instrucciones se ejecutan en 6 ciclos de reloj. Los dispositivos fueron fabricados utilizando PMOS y requiere un suministro de un solo 15V.

El mapeo de registro es la siguiente:

El registro de X es de dos bits de ancho en los dispositivos con 64 cuartetos de RAM y tres bits de ancho en las 128 unidades RAM nibble. El acumulador es de tipo estndar, aparte de ser cuatro bits de ancho. El concatenado X e Y registros convertirse en un seis o siete bits de datos registrarse. Esto crea un puntero a los 64 o 128 nibbles de RAM.

El diagrama de bloques de la CPU (dentro de la lnea de puntos).

Los TMS1000 microcontroladores de la serie tienen un programa independiente y memorias de datos. Todos los datos se accede a travs de direccionamiento implcito. Los registros X e Y convertirse en el puntero de datos. Slo las llamadas a subrutinas y rama de direcciones de memoria las instrucciones del programa. La instruccin de llamada, as como la instruccin de ramificacin carga el contador de programa. si la rama se produce dentro de una subrutina, la direccin de registro de pgina no se ver afectado. Sin embargo, fuera de una subrutina, el registro de Direccin de la pgina se cargar con el contenido del bfer de registro de pgina.

Slo hay una bandera. Este indicador de estado sirve como un estado de acarreo. Todas las instrucciones de llamada de sucursales y la subrutina son condicionales. El aspecto nico de este indicador es que su estado pasivo es un uno lgico. Si se restablece el funcionamiento de la bandera, volver a un uno lgico despus de un ciclo de instruccin (seis ciclos de reloj). Lo que esto significa para el programador es que las instrucciones que modifican la bandera de estado debe estar seguida inmediatamente por la instruccin que pone a prueba la bandera.

La entrada de datos es disponible a travs de las 4 lneas de bits de entrada K. Instrucciones de entrada recogen cualquier de las seales que estn disponibles en las lneas de entrada en el momento. Existen datos de salida 8 O lneas y 11, 13, o 16 de control, o lneas de I. El acumulador y el indicador de estado de determinar el patrn de bits de las lneas S. Lo que esto significa es que slo 32 patrones distintos pueden ser generados por las lneas juntas. El registro Y determina qu lnea individual de control R se activa o desactiva.

Tiene una lgica de reloj interno que puede ser conectado a un circuito RC con un extremo del condensador conectado a Vss final, uno de la resistencia conectada a Vdd y los extremos opuestos de los componentes conectados a ambos OSC1 y OSC2. Si una seal generada externamente se va a utilizar, debe estar conectado a OSC1 mientras OSC2 est conectado a tierra.
El INIT (seal de reset) debe mantenerse alta durante al menos 6 ciclos de reloj despus de aplicar tensin, restaurar la direccin de la pgina y la memoria intermedia de pgina registra para ser cargado con unos binarios. Las salidas S y R, as como el contador de programa se ponen a cero.

Todas las instrucciones de generar un byte de cdigo objeto. Por otra parte, todas las instrucciones se ejecutan en un macine (6 horas) ciclo