Circuitos Digitales I MDULOS COMBINACIONALES

Sesin 8

Mdulos combinacionales bsicos MSI

Conjunto de compuertas que realizan una tarea especfica. Pueden implementar funciones booleanas. MSI : (Medium Size of Integration) con un nmero de compuertas entre 10 y 100. Circuitos MSI: Multiplexores, decodificadores, codificadores, demultiplexores, sumadores y comparadores.

MULTIPLEXORES (MUX)
Selector de Datos. Permite seleccionar informacin digital procedente de diversas fuentes a una nica lnea de salida, por medio de lneas de seleccin.

Multiplexor de 2 y 4 entradas
Mux 2-1: Selecciona una lnea de datos de entrada (A o B) dependiendo del valor del bit de seleccin S.

Mux 4

Configuracin interna Mux 2 a 1 Mux 4 a 1

Controla el paso del dato

Multiplexor Comercial
74151 Mux 8 a 1
Habilitacin (encendido)
3 lneas de seleccin

Salida

8 entradas de datos

Salida negada

Implementacin de funciones booleanas con MUX

Caso 1:
Nmero de variables de entrada(NVE) = Nmero de lneas de seleccin del MUX (NLSM)

Ubicar directamente las constantes de la tabla (Vcc, GND) en las entradas del MUX

Implementacin de funciones booleanas con MUX

Caso 2: NVE - 1 = NLSM
Se toman las variables mas significativas como lneas de control
Cuidado con el orden!

Se compara la variable menos significativa con la salida (D con F)

Implementacin de funciones booleanas con MUX y compuertas adicionales

Caso 3:NVE-2 = NLSM Dividir la tabla de verdad en secciones Obtener funciones mas sencillas Normalmente tablas de verdad para compuertas de 2 entradas. Se busca el equivalente de una compuerta conocida, variable, o se determina en trminos de SOP o POS.

Ejemplo

Tablas de verdad de 2 variables I0

F(A,B,C,D)=Sm(3,5,7,9,10) Sean A y B , S1 y S0 respectivamente. Observe como cambia la tabla.

I1

I2

I3

Ejemplo
Y ahora para cada grupo de C y D
I0=CANDD PARA A=0 y B=0
I1=D PARA A=0 y B=1 I2=CXORD PARA A=1 y B=0 I3=0 PARA A=1 y B=1

Solucin

Solucin con MUX comercial

A B C D U3A

U1A

I3a I2a I1a I0a S1 S0 I3b I2b I1b I0b

U2 74LS153

Ea Ya

Yb Eb

Ejemplo
f(V,W,X,Y,Z)= Sm(5,7,13,15,16,20,25,27,29,31)
Posibles soluciones:
1 Mux de 5 lneas de seleccin (32 - 1) 1 Mux de 4 lneas de seleccin (16 -1) 1 Mux de 3 lneas de seleccin (8-1) y compuertas adicionales.
2 Mux de 2 lneas de seleccin (4-1), compuertas adicionales utilizando el habilitador (EN ABLE) del Mux

V W X Y Z F 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0

V W X Y Z F 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0

0 0 1 0 0 0
0 0 1 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 1 0 0 0 0

1 0 1 0 0 1
1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0

0 1 0 0 1 0
0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1

1 1 0 0 1 1
1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1

0 1 1 1 0 0
0 1 1 1 1 1

1 1 1 1 0 0
1 1 1 1 1 1

Ejemplo
f(V,W,X,Y,Z)= Sm(5,7,13,15,16,20,25,27,29,31) Sean Y y Z las variables menos significativas para las tablas de verdad y hallar las compuertas. Sean W y X los bits de seleccin de cada uno de los MUX de 4 a 1. Sea V el ENABLE de cada uno de los MUX de 4 a 1. La salida es la unin de los 2 multiplexores (utilizando compuerta OR)
MUX 1 MUX 2

Ejemplo
f(V,W,X,Y,Z)= Sm(5,7,13,15,16,20,25,27,29,31) Para la primera Tabla (MUX 1)

I0=0

I1=Z
I2=0 I3=Z

Ejemplo
f(V,W,X,Y,Z)= Sm(5,7,13,15,16,20,25,27,29,31) Para la segunda Tabla (MUX 2)

I0=Y NOR Z

I1=Y NOR Z
I2=Z I3=Z

Solucin

Decodificadores
Detecta un cdigo en la entrada e indica la presencia de este cdigo mediante un cierto nivel en una de las salidas.

Decodificador 2 a 4
Para cada posible condicin de entrada, una y slo una seal de salida, tendr el valor de 1 lgico.

Cdigo de entrada

Salida activa segn el cdigo de entrada

Decodificador 2 a 4
Una salida solo es 1, en una combinacin de S1 y S0 : Aplicaciones: *Convertir cdigos *Direccionar memorias y perifricos. *Implementar funciones lgicas

Decodificador 2 a 4(Salidas negadas)

Habilitador

EN S1 S0 D0 D1 D2 D3

1
0 0 0 0

X
0 0 1 1

X
0 1 0 1

1
0 1 1 1

1
1 0 1 1

1
1 1 0 1

1
1 1 1 0

Decodificador 2 a 4 comercial
Lneas de seleccin A y B Enable : G (Habilitacin) Salidas:Y0,Y1,Y2Y3 Salidas activas en bajo.

Dos decodificadores de 2 a 4 en un solo CI

Decodificadores
Comerciales: Deco 3 a 8 (74138), Deco 4 a 16 (74154). Decodificadores de BCD a 7 segmentos. (7447 y 7448, para nodo o ctodo comn) EJERCICIO Construir un DECO de 3 a 8 a partir de 2 decos 2 a 4 con habilitacin y compuertas adicionales.

Decodificador de 3 a 8 lneas
El decodificador de 3 a 8 lneas, activa una sola de las 8 lneas de salida de acuerdo con el cdigo binario presente en las 3 lneas de entrada. Las entradas del decodificador son A, B, y, C y las salidas van de y0 a y7 (activas en bajo).

Decodificador de 3 a 8

Tpico

Comercial con salidas negadas

Implementacin de funciones lgicas usando decodificadores

C=Sx,y,z(2,3,6,7)
x 0 0 0 0 1 y 0 0 1 1 0 z 0 1 0 1 0 C 0 0 1 1 0

1
1 1

0
1 1

1
0 1

0
1 1
Solo se toman las salidas que se activan

Ejemplo
Z f(A, B, C) m(2,3,5,6, 7)

SOP

Teorema de DeMorgan (XY)=X+Y

POS

Conexion de decodificadores en paralelo

Construir un decodificador de 4 a 16 con dos deco 3a8

Deco de 4 a 16