Bistabilna kola (flip-flop)

Bistabilna kola (flip-flop)

Bistabilna kola slue za memorisanje bita.

To su sekvencijalna kola koja mogu da budu u dva

stabilna stanja, 0 ili 1, otuda naziv bistabilna kola ili
bistabili.
 Bistabilna kola (flip-flop)

Stabilno stanje (memorisani bit) se moe odravati

proizvoljno dugo, a moe se delovanjem ulaznih signala
promeniti (unos novog sadraja). Bistabil ima bar jednu
izlaznu liniju na kojoj se dobija njegovo stanje
(memorisani bit).
 RS FLIP-FLOP

RS flip-flop se sastoji od ukrtene veze dva logika kola.

Njihovu vezu ostvarujemo tako da izlaz prvog spajamo na

ulaz drugog, a izlaz drugog na ulaz prvog.

Ovom vezom ostvarena je pozitivna povratna sprega

potrebna za ostvarivanje procesa pri promeni stabilnih
stanja.
 RS FLIP-FLOP

Iterpretacija strukture RS flip-flopa, koji su sainjeni

ukrtanjem dva dvoulazna NILI kola, kao i struktura
sainjena od NI kola nalaze se na slici 1a), dok je na slici
1.b) prikazana simbolska oznaka flip-flopa.

Slika 1a Slika 1b
 RS FLIP-FLOP

Na ulaz S (Set) postavljamo flip-flopa u jedinino

stanje (to jo nazivamo i setovanje), tako da izlazi imaju
vrednost Q = 1, Q = 0.

Na drugi ulaz R (Reset) postavljamo flip-flop u nulto

stanje (resetovano), Q = 0, Q =1
 RS FLIP-FLOP

Stanje Q(t +1) predstavlja ono stanje u koje e flip-

flop prei u narednom trenutku (t+1) a to ne zavisi
samo od ulaznih signala S(t) i R(t) ve i od stanja
flip-flopa Q(t) u posmatranom trenutku t.
 RS FLIP-FLOP

R(t) S(t) Q(t) Q(t+1)

0 0 0 0
0 0 1 1
Kombinaciona tabela 0 1 0 1
u potpunosti predstavlja
0 1 1 1
rad RS flip-flopa.
1 0 0 0
1 0 1 0
1 1 0 -
1 1 1 -
 RS FLIP-FLOP

Kada RS flip-flop sa NILI kolima na svojim ulazima ima

vrednosti S(t)=1 i R(t) =1, imamo da je Q(t +1) = (t+1) = 0,
bez obzira na prethodno stanje Q(t), iz toga vidimo da se
komplementarnost flip-flopa nestaje.
RS FLIP-FLOP

Ovo stanje na izlazu

zadrava se samo dok vrednosti
ulazna iznose S = R = 1, tako da
to nije u skladu sa definicijom
memorijskog elementa da
zadrava izlazno stanje i po
prestanku pobudnih signala koji
su to izlazno stanje i uzrokovali.
 RS FLIP-FLOP

Odavde iznosimo zakljuak da

RS flip-flop sa NILI kolima prestaje
da bude memorijski element pri
ulaznoj kombinaciji S = R = 1, jer
tada dolazi do prekidanja pozitivne
sprege izmeu logikih elemenata
koji ine tu povratnu spregu.
 RS FLIP-FLOP

Iz toga razloga ova je ulazna kombinacija

zabranjena, odnosno ne koristi se, to se i vidi na
mestima u tabeli prelaza gde je mogue upotrebiti
proizvoljne vrednosti ( oznaeno crticom "-" u tabeli).
 RS FLIP-FLOP

Na osnovu odgovarajue Karnoove mape (tabela T1),

jednostavno se nalazi funkcija prelaza RS flip-flopa:

Q ( t + 1) = S ( t ) + R ( t )
Q( t) (oblik MDF),

uz obavezan uslov R(t)S(t)=0, koji predstalja

pomenutu zabranu da je istovremeno
R(t) = 1 i S(t) = 1.
 RS FLIP-FLOP

tn tn+l
Ako se izlaz flip-flopa
u datom trenutku tn R S 0n+l
obelei sa Qn, a u prvom
sledeem trenutku tn+1 0 0 0n
sa Qn+1, onda tabela
prelaza RS flip-flopa ima 0 1 1
oblik kao to je
prikazano. 1 0 0

1 1 -
 RS FLIP-FLOP

Iz ove tabele vidimo da izlaz flip-flopa sa NILI

kolima zadrava prethodno stanje Qn ako su oba
ulaza (R i S) na nultom nivou.

Ako je S = 1, R = 0, flip-flop je setovan,

odnosnoQ(n+1) = 1, Q ( n +1) = 0; ako je R = 1 , S =0, flip-
flop je resetovan Qn+1= 0, Q ( n +1)= 1.
 RS FLIP-FLOP

U sluaju da su oba ulaza na visokom nivou (S = 1 i

R = 1) imamo da jeQ( n +1) = 0,Qn+1= 0, ali ovo stanje je
zabranjeno i obeleeno je sa "-" (crticom).
 RS FLIP-FLOP

tn tn+l

Kada imam logiku

R S 0n+l
komponentu RS flip-
flopa realizovanog sa
0 0 - dvoulaznim NI kolima i
njegovu tabelu prelaza
0 1 0 vidimo na slici.
1 0 1

1 1 0n
 RS FLIP-FLOP

Ono to je karakteristino kod NI kola jeste da su

nulti ulazi aktivni, a jedinini neutralni, ovakav se flip-flop

setuje sa S = 0, R = 1,

resetuje sa R = 0, S = 1,

ne menja stanje ako S = 1 i R = 1,

takoe je ulazna kombinacija S =0 i R = 0
zabranjena, jer u sluaju ovakva logika struktura gubi
svojstvo memorijskog elementa.
 RS FLIP-FLOP

Pretpostavimo da je kod flip-flopa sa NILI kolima,

ulazi imaju vrednosti R = 1 i S = 1.

To je zabranjeno stanje, pri kome je Q = 0,Q = 0, i

mi moramo na neki nain omoguiti da se flip-flop
prevede u neko od dozvoljenih stanja.

Ako se ukloni samo ulaz R, onda e biti R = 0, S

= 1 i flip-flop e prei u setovano stanje.
 RS FLIP-FLOP

Ako uklonimo ulaze R i S u isto vreme (trenutno

postanu niski), flip-flop e prei u novo stanje, ali ne
znamo koje, jer to zavisi od minimalne
nesimetrinosti, pri promeni stabilnih stanja to se odvija
u vremenu od samo nekoliko desetina ns(nano sekundi).
 RS FLIP-FLOP

Slino se deava i kod RS flip-flopa sa NI kolima.

Iz toga razloga se prave i modifikovani RS flip-

flopovi sa dominantnim S ili R ulazom sa mogunou
da S i R ulazi budu pobueni u isto vreme, flip-flop uvek
prelazi u neko odreeno stanje.
 RS FLIP-FLOP

U praksi se ee koriste sinhronizovani R-S bistabili

za dodatnim prikljukom za signal dozvole C i postavljanje
Q na 1 (SET) ili na Q= 0 (CLR)

C - ulaz za signal dozvole, po prvilu

taktni signal (clock)signal

SET - postavljanje Q na 1 bez obzira na

ostale signale(setovanje)

CLR - postavljanje Q na 0 bez obzira na

ostale signale (resetovanje)
RS FLIP-FLOP
 RS FLIP-FLOP

Tabela stanja

C R S Q

1 0 0 Q

1 0 1 1

1 1 0 0

0 x x Pred.stanj
 D flip-flop

D flip-flop je sinhronizovan bistabil sa jednim ulazom

D. Vrednost sa ulaza prelazi na izlaz Q, sinhronizovano sa
taktnim signalom.
 D flip-flop

Naina da se osiguramo da ne doe do istovremene

pobude set i reset ulaza, odnosno do neodreenog stanja
u radu flip-flopa, jeste korienje D flip-flopa.

Flip-flop ima samo jedan ulaz D, na koji se dovode

podaci.
D flip-flop
 D flip-flop

U koliko je ulaz D = 1, nailaskom jedininog

sinhronizacionog takt impulsa T = 1 ( na njegovu
prednju ivicu) ulazi S i R imae sledee vrednosti S = 1,
R = 0 a izlazi Q = 1 i Q = 0, odnosno flip-flop se
setuje.

D Q(t) Q(t+1)

0 0 0

0 1 0

1 0 1

1 1 1
 D flip-flop

Rad flip-flopa predstavljen je tabelom , koja nam daje

i funkciju prelaza:

Q ( t + 1) = D ( t )
Q( t) + D( t)
Q( t)
 D flip-flop

Imamo da izlaz Q potpuno prati ulaz D ali sa

odreenim kanjenjem od jednog intervala periode
sinhronizovanog-takt-impulsa.

Iz tog kanjenja (Delay) ovakav tip kola je i dobilo

naziv D flip-flop.

Njegova primena je znaajna u pomerakim

registrima, gde se ulazni podatak pomera na izlaz koji
kasni za eljeni takt interval.
 BROJAKI ILI T FLIP-FLOP

Ovaj flip-flop se moe dobiti odgovarajuim

dodavanjem logikih kola na RS flip-flop kao to je na
slici.
On takoe ima samo jedan ulaz (kao i D flip flop)
koji se najee oznaava sa T(t) ili q(t).
 BROJAKI ILI T FLIP-FLOP

Imajui na umu da imamo ukrtenu povratnu vezu

sa komplementarnim izlazima Q Qi uvek e
samo jedno ulazno kola biti spremno da propusti ono
to se nalazi na njegovom ulazu.

Ako je Q =0, Q = 1, ulazni signal T(t) moe da setuje

samo RS flip-flop.
 BROJAKI ILI T FLIP-FLOP

U sledeem trenutku (t +1) imamo da je Q = 1,

=Q0, pa e ulazni signal T(t +1) resetovati RS flip-flop.
Ovakvo ponaanje se i dalje naizmenino ponavljala, tako
da ovaj flip-flop menja stanje na svaki ulazni signal.
 BROJAKI ILI T FLIP-FLOP

To u stvari, predstavlja funkciju brojanja ulaznih

signala, po kome i ovaj flip-flop nosi naziv brojaki.
 BROJAKI ILI T FLIP-FLOP

Ovakav tip flip-flopa ima primenu u brojakim

ureajima. Odgovarajui oblik prekidake funkcije T flip-
flopa dobija se iz kombinacione tabele sa slike:

T Q(t) Q(t+1)

0 0 0

Qn +1 = T
Q +T
Q = T Q 0 1 1

1 0 1

1 1 0
 JK FLIP-FLOP

Stuktura i simbolska oznaka JK flip-flopa nalaze se

na slici
 JK FLIP-FLOP

Ova vrsta flip-flopa ini modifikaciju RS flip-flopa sa

tim da kod njega nema zabranjene kombinacije ulaznih
signala, RS = 0.

Ulazi J i K odgovaraju ulazima S i R kod RS flip-flopa.

 JK FLIP-FLOP

Tabela prelaza stanja

JK flip-flopa i
odgovarajui Karnoov K(t) J(t) Q(t) Q(t+1)
dijagram dati su u
0 0 0 0
tabelama T6 i odakle se
dobija funkcija prelaza: 0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
Qn +1 = J ( t )
Q( t) + J ( t)
Q( t) 1 1 0 1
1 1 1 0

T6
 JK FLIP-FLOP

JK flip-flop se normalno moe koristiti kao RS

flip-flop. Ako su oba ulaza na jedinici stanje flip-flopa
se menja.

Na slici prikazana je logika ema taktovanog JK

flip-flopa sa sinhronizacionim takt-ulazom T.
 JK FLIP-FLOP

Na ovaj ulaz se ne dovode ulazni podatci, ve

omoguava sinhroni taktovni rad flip-flopa.

Tako da ulaz T ne utie na logiki rad ovog flip-

flopa, pa za njega vai tabela prelaza i funkcija kao i za
obini JK flip-flop.
 JK FLIP-FLOP

Sprega izmeu ulaza i izlaza flip-flopa izvedena je

preko linija za kanjenje LK, koje nemaju uticaj na
logiki rad flip--flopa.
 JK FLIP-FLOP

Njihova uloga je da izlazne signale dovedu na ulaz

kola za kanjenje za onaj period vremena koliko traje
uspostavljanje prednje ivice takt signala T (od 0 na 1).

U suprotnom, moe doi do grenog flip-flopa u

vremenu uspostavljanja takt signala.

Linije za kanjenje nisu neophodne ukoliko je

kanjenje kroz RS flip-flop dovoljno.
JK FLIP-FLOP

Osnovna razlika
taktovanog JK flip-flopa u
odnosu na T flip-flop je to
su na ulazu upotrebljena
troulazna umesto
dvoulaznih I kola.
 JK FLIP-FLOP

Iz toga sledi, ako je J = K = 1 (ili J = K = T) taktovani

JK flip-flop e raditi kao T flip-flop.

U sluaju da imamo komplementarne ulaze, odnosno

K(t) = , taktovani JK flip-flop e raditi kao kolo za
kanjenje- kao D flip-flop.
 JK MASTER-SLEJV FLIP-FLOP

Simbolska oznaka i strukturu ovog flip-flopa sa NI

kolima moemo videti na slici.
 JK MASTER-SLEJV FLIP-FLOP

Za izbegavanje linije za kanjenje, u integralnoj

tehnici primenjuje se taktni nain rada poznatija kao
master-slejv logika konfiguracija JK flip-flopa.

Prvi od dva RS flip-flopa (koji ine strukturu MS)

naziva se glavnim - master (engl. Master), a drugi RS flip-
flop u nizu nazivamo izvrnim - slejv (engl. Slave).
 JK MASTER-SLEJV FLIP-FLOP

Vrednost koja doe na J i K ulaze prenosi se u glavni

flip-flop za vreme prednje ivice (prelazak od 0 na 1) takt-
impulsa

i zadrava se u njemu sve dok se ne pojavi silazna

ivica takt-impulsa na ulazu (odnosno uzlazna ivica jer
imamo invertor)

ime je omoguen transport informacije iz master u

slejv flip-flop.
 JK MASTER-SLEJV FLIP-FLOP

Princip rada ovakvog flip-flopa slian je radu

klasinog jednostrukog-flip-flopa.

Razlika izmeu ovakvog taktovanog dvostrukog flip-

flopa i jednostrukog je u tome

da se logika stanja na izlazu javljaju nakon

negativne ivice ulaznog takt impulsa,

tj. posle prelaznih reima koji nastaju pri upisu

logikih stanja na ulazu u glavni flip-flop.
 JK MASTER-SLEJV FLIP-FLOP

Ovim onemoguavamo pogreno okidanje flip-flopa

u trenutku prelaznih stanja, jer ne postoji mogunost
vremenskog slaganja izmeu okidnog impulsa na ulazu i
povratnih logikih signala sa izlaza.
 JK MASTER-SLEJV FLIP-FLOP

Konstrukcija master-slejv flip-flopa nije ekonomina kada

je u pitanju izrada u diskretnoj tehnici, dok se u sluaju
tehnike integrisanih kola proizvode mnogo sloenije
strukture master-slejv flip-flopa.