PERANCANGAN

RANGKAIAN LOGIKA
KOMBINASIONAL

BAMBANG KRISNARNO

Versi 5.16
Prosedur Merancang Rangkaian Kombinasional

1. Menentukan Spesifikasi dan Algoritma

Rangkaian
2. Membuat Tabel Kebenaran dan Fungsi
Keluaran Rangkaian
3. Implementasi Rangkaian
4. Menguji Hasil Keluaran

2
Perancangan Rangkaian Half Adder

Operasi Penjumlahan 2 bit:

A 0 0 1 1

+B 0 1 0 1

Sum 0 1 1 0

Carry 0 0 0 1

3
Perancangan Rangkaian Half Adder

Tabel Kebenaran :

A B Carry Sum
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

4
Perancangan Rangkaian Half Adder

Persamaan Output Sum B Carry B

0 1 0 1
A A
0 0 1 0 0 0
1 1 0 1 0 1
Sum = A  B Carry = AB

Implementasi Rangkaian Half Adder :

A
C
B

14
Perancangan Rangkaian Full Adder
3 bit : A + B =
Operasi Penjumlahan 2 +CCinout= SCout S

Cin 0 0 0 0 1 1 1 1

A 0 0 1 1 0 0 1 1

+B 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

Cout 0 0 0 1 0 1 1 1

6
Perancangan Rangkaian Full Adder

Tabel Kebenaran :
A B Cin Sum Cout
0 0 0 0 0
0 1 0 1 0
1 0 0 1 0
1 1 0 0 1
0 0 1 1 0
0 1 1 0 1
1 0 1 0 1
1 1 1 1 1

7
Perancangan Rangkaian Full Adder

Persamaan Output :

Sum Cout
AB AB
Cin 00 01 11 10 Cin 00 01 11 10
0 0 1 0 1 0 0 0 1 0
1 1 0 1 0 1 0 1 1 1

Sum = A  B  Cin Cout = AB + ACin + BCin

8
Perancangan Rangkaian Full Adder

Implementasi Rangkaian Full Adder :

Cout

A S
B S
Cin

14
Perancangan Rangkaian Full Adder
Rangkaian Full Adder dari 2 buah Half Adder :
Operasi Penjumlahan 3 bit : A + B = C1 S1 (Half Adder 1)

S1 + Cin = C2 S (Half Adder 2)

C1 + C2 = Cout (Gerbang ‘OR’)

A 0 0 1 1 0 0 1 1
+B 0 1 0 1 0 1 0 1
Half Adder 1 S1 0 1 1 0 0 1 1 0
+ Cin 0 0 0 0 1 1 1 1
Half Adder 2 S 0 1 1 0 1 0 0 1

C1 0 0 0 1 0 0 0 1
C2 0 0 0 0 0 1 1 0
Gerbang ‘OR’ Cout 0 0 0 1 0 1 1 1
10
Perancangan Rangkaian Full Adder
Implementasi Rangkaian Full Adder dari 2 buah Half Adder :

A C

B
Cout
S
C

Cin
S
S

14
Perancangan Rangkaian Full Adder

Apakah ada perbedaan

bentuk output dari
kedua macam rangkaian
Full Adder tersebut?

12
 MULTIPLEKSER
dan
DEMULTIPLEKSER

13
MULTIPLEKSER dan DEMULTIPLEKSER

Media Transmisi Multi Kanal

MULTIPLEKSER dan DEMULTIPLEKSER

MULTIPLEKSER DEMULTIPLEKSER
Media
(MUX) Transimisi Kanal Tunggal
(DEMUX)
MULTIPLEKSER dan DEMULTIPLEKSER

MULTIPLEKSER DEMULTIPLEKSER
(MUX) (DEMUX)
MULTIPLEKSER (MUX)
MULTIPLEKSER (MUX)

S1 S0
DEMULTIPLEKSER (DEMUX)

T
DEMULTIPLEKSER (DEMUX)

S1 S0
Rangkaian Multiplexer 4 ke 1
Tabel Kebenaran : I0 I1 I2 I3 S1S0 F
0 X Y Z 0 0 0
1 X Y Z 0 0 1
Sifat Output Multiplekser : 0 X Y Z 0 0 0
1 X Y Z 0 0 1
W 1 Y Z 0 1 1
I0 I1 I2 I3 S1 S0 F
W 0 Y Z 0 1 0
W X Y Z 0 0 W W 1 Y Z 0 1 1
W 0 Y Z 0 1 0
W X Y Z 0 1 X W X 0 Z 1 0 0
W X 0 Z 1 0 0
W X Y Z 1 0 Y
W X 1 Z 1 0 1
W X Y Z 1 1 Z W X 1 Z 1 0 1
W X Y 1 1 1 1
W X Y 1 1 1 1
W X Y 0 1 1 0
W X Y 0 1 1 0

21
Rangkaian Multiplexer 4 ke 1

Persamaan Output Multiplekser :

F = I0 S1 S0 + I1 S1 S0 + I2 S1 S0 + I3 S1 S0

Simbol Multiplekser 4 ke 1: S1 S0

I0 00
I1 01
F
I2 10
I3 11

22
Rangkaian Demultiplexer 1 ke 4
Tabel Kebenaran : F S1S0 O0 O1 O2 O3
0 0 0 0 0 0 0
1 0 0 1 0 0 0
Sifat Output Demultiplekser : 0 0 0 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
F S1 S0 O0 O1 O2 O3
0 0 1 0 0 0 0
W 0 0 W 0 0 0 1 0 1 0 1 0 0
0 0 1 0 0 0 0
X 0 1 0 X 0 0 0 1 0 0 0 0 0
0 1 0 0 0 0 0
Y 1 0 0 0 Y 0
1 1 0 0 0 1 0

Z 1 1 0 0 0 Z 1 1 0 0 0 1 0
1 1 1 0 0 0 1
1 1 1 0 0 0 1
0 1 1 0 0 0 0
0 1 1 0 0 0 0

23
Rangkaian Demultiplexer 1 ke 4

Persamaan Output Demultiplekser : O0 = F S1 S0

O1 = F S1 S0
O2 = F S1 S0
O3 = F S1 S0

Simbol Demultiplekser 1 ke 4: S1 S0

00 O0
01 O1
F
10 O2
11 O3

24
DEKODER

25
DEKODER
 Banyak input dan banyak output
 Untuk mengubah input terkodekan ke output
terkodekan (kondisi input dan output berbeda)

X Y

X = (x1, x2, …. Xm) Y = (y1, y2, … yn)

umumnya m<n
26
Dekoder Biner (m ke 2m)

 Set input di terjemahkan sebagai angka biner

 Output adalah sebuah “1 dari n” yang dalam
kasus ini n = 2m

27
Decoder Biner (m ke 2m)
dengan input Enable (EN)

 Decoder biner untuk 2 bit input (m=2) dan

output “satu dari n” (n = 2m = 4) dengan
input Enable

29
Contoh : Decoder 3 bit menggunakan
2 decoder 2 bit

 Terdapat 3 input, jika x2

LOW, maka decoder ke 1
aktif (enable) dan decoder
2 tidak aktif, salah satu
output decoder 1 akan
HIGH sesuai kombinasi x0
dan x1
 Begitu juga jika x2 HIGH,
output HIGH akan
didapatkan disalah satu
kaki output decoder 2
 Dengan cara yang sama
kita bisa membuat 4 bit
decoder (4 ke 16)

31
 LED 7 Segmen

 Setiap input mengendalikan LED tertentu saja

 Terdapat 128 kemungkinan, tetapi hanya 10 simbol saja
yang bisa diintepretasikan oleh manusia (0 sd 9)
 Kita memerlukan decoder untuk LED 7 segmen ini
32
BCD ke 7 Segmen

33
BCD ke 7 Segmen

 Decoder yang diperlukan menggunakan tabel ini

34
BCD ke 7 Segmen
Contoh Rangkaian
Digunakan
•1 encoder biner dengan
prioritas
•1 decoder biner
•1 decoder BCD ke 7
segmen
•1 LED 7 Segmen

 Melayani 8 pemakai (U0 sd U7) dengan

prioritas, akan menyalakan LED sesuai
dengan pemakai tertinggi dan
memberikan output pada decoder (S0 s/d
S7)
 Jika tidak ada input maka EO=LOW yang
menyebabkan decoder tidak aktif
35
ENKODER

37
 Encoder

• Banyak input dan banyak output

• Untuk mengubah input terkodekan ke output
terkodekan (kondisi input dan output berbeda)

X Y

X = (x1, x2, …. Xm) Y = (y1, y2, … yn)

umumnya m>n
38
Encoder Biner (2n ke n)

 Encoder biner untuk “satu dari m” input

yang dalam kasus ini m=2n

39
SELESAI

CONTOH CHIP IC DIGITAL