Arquitectura de

Computadoras
UNIDAD II
“Componentes del Computador y Bus del
Sistema”

Por: Raul Ayala

UCP - Arquitectura de Computadoras Unidad II 1

Contenidos
1. Organización del Computador
2. Componentes de computador y Buses
3. Memoria
4. Entrada/Salida

Bibliografía ･ Organización y Arquitectura de

Computadores, William Stalling

UCP - Arquitectura de Computadoras Unidad II 2

Alternativas HW y SW

UCP - Arquitectura de Computadoras Unidad II 3

 Registros del procesador
Dentro de la CPU hay un conjunto de registros que ofrecen
un nivel de memoria mas rapido y pequeño que la memoria
principal.
• Registros visible al usuario.
• Registros de control y de estado.
El registro visible al usuario es aquel que puede ser
referenciado por medio del lenguaje maquina que ejecuta el
procesador; accesible a todos los programas tanto los de
aplicación como los del sistema; los registros normalmente
disponibles son:
• Registro de datos.
• Registros de direccion.
• Registro indice
• Puntero de segmento.
• Puntero depila
UCP - Arquitectura de Computadoras Unidad II 4
Componentes de Alto nivel

UCP - Arquitectura de Computadoras Unidad II 5

 Registros del procesador(cont.)
Los registros de control y de estado se emplean para controlar las
operaciones del procesador, la mayor parte de estos registros no son
visibles para los usuarios , algunos pueden ser accesibles a las
instrucciones de maquina ejecutadas en un modo de control.
MAR: Memory Address Register.
MBR: Memory Buffer Register.
IOAR: Input Output Address Register.
IOBR: Input Output Buffer Register.
Ademas de estos los siguientes registros son esenciales en la ejecucion
de instrucciones.
• Contador de programa(PC).
• Registro de instrucción(IR)
• Program status word(PSW) contiene codigos de condicion junto con
otras informaciones de estado.
• Signo. Supervisor
• Cero. Igualdad.
Acarreo. Se produce acarreo mas alla del bit mas significativo.
• Desbordamiento.
• Habilitar/Inhabilitar interrupciones.

UCP - Arquitectura de Computadoras Unidad II 6

Registros del procesador(cont.)
El procesador lee una instrucción de la memoria(se
incrementa el PC).
La instrucción se carga en un registro del procesador
(IR)
• Procesador- memoria: Se transfiren datos a
memoria o viceversa.
• Procesadro-A/S: Se transfieren datos desde o
hacia un dispositivo de periferico(entre el
procesador y un modulo de E/S).
• Tratamiento de datos:El procesador realiza alguna
operación artmetica o logica sobre los datos.
• Control: La instrucción pide se altere la secuencia
de ejecucion.
Ejemplo: El uP lee una instrucción 149 (PC=150) esta
especifica que la siguienteinstruccion sea la de la
ubicación 182, el UP debe ajustar entonces el PC=182
UCP - Arquitectura de Computadoras Unidad II 7
 Ejemplo
Sea una maquina hipotetica cuyas caracteristicas son :
• El procesador tiene un unico registro de datos el
Acumulador(AC).
• Tanto las instrucciones como los datos son de 16 bits
de longitud.
• El formato de instrucción dedica 4 (16 codigos de
operación diferentes)bits para el codigo de operación y
12(4096=4K palabras) bits para direccionar la memoria
directamente.
0 3 4 15
Cod . Op. Direccion
0 1 15
S Magnitud
• Registros internos de la CPU:
• Contador de progarma(PC):direccion de la instrucción a ser leida.
• Registro de instrucción(IR):Instrucción que esta ejecutandose
• Acumulador(AC): Almacenamiento temporal

UCP - Arquitectura de Computadoras Unidad II 8

 Ejemplo(cont.)
• Lista parcial de los codigos de operación:
• 0001 = Cargar de la memoria la acumulador.
• 0010 = Almacenar el AC en memoria.
• 0101 = Sumar al AC el contenido de la memoria
Registros de la CPU
Memoria
300 1 9 4 0 3 0 0 PC
301 5 9 4 1 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

El procesador contiene 300, la direccion de la

primera instrucción.

UCP - Arquitectura de Computadoras Unidad II 9

Ejemplo(cont.)
• Los primeros 4 bits del IR indican que se cargara el AC,
los 12 bits restantes indican la direccion.

Registros de la CPU
Memoria
300 1 9 4 0 3 0 0 PC
301 5 9 4 1 0 0 0 3 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

UCP - Arquitectura de Computadoras Unidad II 10

Ejemplo(cont.)
Se incrementa el PC y se lee la instrucción siguiente

Registros de la CPU
Memoria
300 1 9 4 0 3 0 1 PC
301 5 9 4 1 0 0 0 3 AC
302 2 9 4 1 5 9 4 1 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

UCP - Arquitectura de Computadoras Unidad II 11

Ejemplo(cont.)
El contenido anterior del acumuladory el contenido dela
ubicación 941 se suman y el resultado se almacena en el
AC
Registros de la CPU
Memoria
300 1 9 4 0 3 0 1 PC
301 5 9 4 1 0 0 0 5 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
0 0 0 3 0003 + 0002 = 0005
940
941 0 0 0 2

UCP - Arquitectura de Computadoras Unidad II 12

Ejemplo(cont.)
Se incrementa el PC y se lee la instrucción siguiente.

Registros de la CPU
Memoria
300 1 9 4 0 3 0 2 PC
301 5 9 4 1 0 0 0 5 AC
302 2 9 4 1 2 9 4 1 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

UCP - Arquitectura de Computadoras Unidad II 13

Ejemplo(cont.)
El contenido de AC se almacena en la ubicación 941.
Son 3 ciclos de instrucción (c/u consta de un ciclo de
lectura y otro de ejecucion)
Registros de la CPU
Memoria
300 1 9 4 0 3 0 2 PC
301 5 9 4 1 0 0 0 5 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 5

UCP - Arquitectura de Computadoras Unidad II 14

Funcionamiento del
Computador

UCP - Arquitectura de Computadoras Unidad II 15

Tipos de Instrucciones
La instrucción captada se almacena en el registro de instrucción
(IR). El CPU interpreta la instrucción que puede ser en general
del
siguiente tipo:

 CPU-Memoria Transferir datos del CPU a la memoria o

viceversa.
 CPU-ES Transferir datos a o desde el exterior mediante
transferencias entre el CPU y un módulo de E/S.
 Procesamiento de datos El CPU debe realizar alguna
operación aritmética o lógica con los datos.
 Control Alteración de la secuencia de ejecución.

Una instrucción puede implicar una combinación de las

acciones anteriores.

UCP - Arquitectura de Computadoras Unidad II 16

Ejecución de un Programa

UCP - Arquitectura de Computadoras Unidad II 17

Diagrama de Estados ciclos
de instrucción

UCP - Arquitectura de Computadoras Unidad II 18

Interrupciones
 Programa Generada por alguna condición como resultado de
la ejecución de una instrucción (desbordamiento, división por
cero, instrucción no existente o acceso fuera del espacio de
memoria).
 Termporización Generada por un temporizador interno al
procesador para realizar una función de manera regular.
 E/S Generada por un controlador de E/S para indicar fin de
operación sin error o avisar una condición de error.
 Fallo del hardware Generada por un fallo como deficiencia en
alimentación o error de paridad.

UCP - Arquitectura de Computadoras Unidad II 19

Ejecución de Interrupciones

UCP - Arquitectura de Computadoras Unidad II 20

Ejecución de I. con E/S corta

UCP - Arquitectura de Computadoras Unidad II 21

Ejecución de I con E/S larga

UCP - Arquitectura de Computadoras Unidad II 22

Ejecución de I. con
Interrupciones

UCP - Arquitectura de Computadoras Unidad II 23

Estados del ciclo de Inst. con
interrupción

UCP - Arquitectura de Computadoras Unidad II 24

Tratamiento de
Interrupciones

UCP - Arquitectura de Computadoras Unidad II 25

Interrupciones múltiples
Deshabilitar interrupciones

Definir Prioridades

UCP - Arquitectura de Computadoras Unidad II 26

Secuencia temporal con
varias interrupciones

UCP - Arquitectura de Computadoras Unidad II 27

Estructuras de Interconexión
Una computadora está constituida por un conjunto de
unidades o módulos de 3 tipos elementales (CPU, memoria y
E/S) que se comunican entre sí.
Los conjuntos de líneas que conectan los diversos módulos
se denomina estructura de interconexión. El diseño de la
estructura depende de los intercambios que se deban
producir.
 Memoria Está constituido por palabras de la misma longitud,
cada una de ellas con una única dirección numérica.
 Módulo de E/S Funcionalmente es similar a la memoria. Hay
dos tipos de operaciones (lectura y escritura), puede controlar
más de un dispositivo externo.
 CPU Lee instrucciones y datos, escribe datos una vez que los
ha procesado, y utiliza ciertas señales para controlar el
funcionamiento del sistema.

UCP - Arquitectura de Computadoras Unidad II 28

Tipos de transferencias
La estructura de interconexión debe dar cobertura a los
siguientes
tipos de transferencias:

 Memoria - CPU El CPU lee una instrucción o dato desde la

memoria.
 CPU - Memoria El CPU escribe un dato en la memoria.
 E/S - CPU El CPU lee datos de un dispositivo de E/S a través
de un módulo de E/S.
 CPU - E/S El CPU envío datos al dispositivo de E/S.
 Memoria - E/S y vicersa Se utiliza el acceso directo a memoria
(DMA), no se pasa a través del CPU.

UCP - Arquitectura de Computadoras Unidad II 29

Módulos de la Computadora

UCP - Arquitectura de Computadoras Unidad II 30

Interconexión con Buses
 Un bus es un mecanismo de interconexión
entre distintas unidades funcionales
 Medio de transmisión compartido
 Está compuesto por varias líneas donde
cada línea es capaz de transmitir señales
binarias “1” o “0”
 El bus principal es el “Bus del sistema” que
conecta CPU con memoria y con módulos de
E/S

UCP - Arquitectura de Computadoras Unidad II 31

Estructura del Bus
Líneas/bus de datos: camino para transferir datos
entre el resto de componentes de un computador.
Su anchura (número de líneas eléctricas) suele ser
una potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...).
Líneas/bus de direcciones: designan la
posición/dirección de los datos. Son salidas de la
CPU/procesador y determinan capacidad de
direccionamiento.
Líneas/bus de control: controlan el acceso y uso de
las líneas/buses anteriores.

UCP - Arquitectura de Computadoras Unidad II 32

UCP - Arquitectura de Computadoras Unidad II 33
Jerarquía de Buses

 Las prestaciones de un bus van disminuyendo a

medida que se van conectando un mayor número
de dispositivos.

 Para optimizar el rendimiento de un bus se

utilizan los buses organizados jerárquicamente,
es por ello que tenemos:

 ｷ Bus de arquitectura tradicional

 ｷ Bus de altas prestaciones.

UCP - Arquitectura de Computadoras Unidad II 34

Tradicional

UCP - Arquitectura de Computadoras Unidad II 35

Tradicional

UCP - Arquitectura de Computadoras Unidad II 36

Elementos de diseño del bus
Tipos de buses

Las líneas de los buses se dividen en:

 Dedicadas.- Usa líneas separadas para direcciones y datos
 Multiplexadas.-Usa las mismas líneas

Método de arbitraje.- el control del bus puede necesitar mas de un

módulo

 Centralizado.- Un único dispositivo asigna tiempos en el bus

 Distribuido.- Cada módulo puede controlar el acceso al bus

Temporización.- forma de controlar los tiempos en el bus

 Sincrónico.- la presencia de un evento está determinada por la

presencia de un reloj
 Asincrónico.- la presencia de un evento en e l bus es
consecuencia y d epende de que se produzca un evento previo
no precisan la existencia de una señal de reloj
UCP - Arquitectura de Computadoras Unidad II 37
Conti…

Anchura del bus

 Dirección.-el ancho de este bus afecta a la capacidad del
sistema
 Datos.- mientras mas ancho es el bus de datos, mayor es el
número de bits que se transmiten a la vez
Tipo de transferencia de datos:
 Lectura
 Escritura
 Lectura-modificación-escritura
 Lectura después de escritura
 Bloque

UCP - Arquitectura de Computadoras Unidad II 38

Temporización Síncrona

UCP - Arquitectura de Computadoras Unidad II 39

Temporización Asíncrona

UCP - Arquitectura de Computadoras Unidad II 40

Temporización Asíncrona

UCP - Arquitectura de Computadoras Unidad II 41

Arbitraje

CENTRALIZADO

DISTRIBUIDO

UCP - Arquitectura de Computadoras Unidad II 42

Transferencia datos

UCP - Arquitectura de Computadoras Unidad II 43

Ancho

UCP - Arquitectura de Computadoras Unidad II 44

Multiplexado/demultiplexado

UCP - Arquitectura de Computadoras Unidad II 45

Opciones del Bus

UCP - Arquitectura de Computadoras Unidad II 46

Ancho de Banda del Bus

UCP - Arquitectura de Computadoras Unidad II 47

UCP - Arquitectura de Computadoras Unidad II 48