+

William Stallings
Organisasi komputer
dan Arsitektur
9th Edisi
+
Bab 4
Cache Memory
Karakteristik utama dari Sistem
Memori Komputer

Tabel 4.1 Karakteristik Utama Sistem Memori Komputer

+
Karakteristik Memori Sistem

 tempat
 Mengacu pada apakah memori internal dan eksternal ke komputer
 Memori internal sering disamakan dengan memori utama
 Prosesor membutuhkan memori lokal sendiri, dalam bentuk register
 Cache adalah bentuk lain dari memori internal
 memori eksternal terdiri dari perangkat penyimpanan periferal yang
dapat diakses prosesor melalui / O controller I

 Kapasitas
 Memori biasanya dinyatakan dalam byte

 Unit transfer
 Untuk memori internal unit transfer sama dengan jumlah saluran
listrik ke dalam dan keluar dari modul memori
Metode Mengakses Unit Data
Sequential Direct Random
Associative
access access access

Each addressable location

Memory is organized into A word is retrieved based
Involves a shared read- in memory has a unique,
units of data called on a portion of its contents
write mechanism physically wired-in
records rather than its address
addressing mechanism

Each location has its own

Individual blocks or The time to access a given addressing mechanism
Access must be made in a records have a unique location is independent of and retrieval time is
specific linear sequence address based on the sequence of prior constant independent of
physical location accesses and is constant location or prior access
patterns

Any location can be

selected at random and Cache memories may
Access time is variable Access time is variable
directly addressed and employ associative access
accessed

Main memory and some

cache systems are random
access
Kapasitas dan Kinerja:
The two most important characteristics of
memory

Three performance parameters are used:

Memory cycle time

Access time (latency)
•For random-access memory it is the
time it takes to perform a read or
write operation
•For non-random-access memory it is
the time it takes to position the read-
write mechanism at the desired
location
•Access time plus any additional time
required before second access can
commence
•Additional time may be required for
transients to die out on signal lines or
to regenerate data if they are read
destructively
•Concerned with the system bus, not
the processor
Transfer rate
•The rate at which data can be
transferred into or out of a memory
unit
•For random-access memory it is
equal to 1/(cycle time)
+ Ingatan
 Bentuk yang paling umum adalah:
 memori semikonduktor
 memori permukaan magnetik
 optical
 Magneto-optik

 Beberapa karakteristik fisik dari penyimpanan data yang penting:

 volatile memory
 Informasi meluruh secara alami atau hilang bila daya listrik dimatikan
 memori nonvolatile
 Setelah direkam, informasi tetap tanpa kerusakan sampai sengaja berubah
 Tidak ada daya listrik yang dibutuhkan untuk menyimpan informasi
 kenangan magnetik-permukaan
 Apakah nonvolatile
 memori semikonduktor
 Mungkin baik volatile atau non-volatile
 memori Nonerasable
 tidak dapat diubah, kecuali dengan menghancurkan unit penyimpanan
 memori semikonduktor jenis ini dikenal sebagai read-only memory (ROM)

 Untuk random-access memory organisasi adalah masalah desain kunci

 Organisasi mengacu pada penataan fisik bit untuk membentuk kata-kata
+
Hirarki memori

 kendala desain pada memori komputer dapat diringkas oleh

tiga pertanyaan:
 Berapa banyak, seberapa cepat, seberapa mahal

 Ada trade-off antara kapasitas, waktu akses, dan biaya

 Lebih cepat waktu akses, biaya yang lebih besar per bit
 kapasitas yang lebih besar, biaya lebih kecil per bit
 kapasitas yang lebih besar, akses lebih lambat waktu

 Jalan keluar dari dilema memori tidak bergantung pada

komponen memori tunggal atau teknologi, tetapi untuk
mempekerjakan hirarki memori
+ Hirarki Memori - Diagram
Cache dan memori utama
Cache / Main Memory Struktur
Cache Baca
Operasi
+
Organisasi Cache khas
Elemen Cache Desain

Tabel 4.2 Elemen Cache Desain

+
Alamat Cache
virtual Memory

 virtual memory
 Fasilitas yang memungkinkan program untuk mengatasi memori
dari sudut pandang logis, tanpa memperhatikan jumlah memori
utama yang tersedia secara fisik
 Ketika digunakan, bidang alamat instruksi mesin mengandung
alamat virtual
 Untuk membaca ke dan menulis dari memori utama, unit
perangkat keras manajemen memori (MMU) menerjemahkan
setiap alamat virtual ke alamat fisik di memori utama
+

Logis
dan
Fisik
cache
tabel 4.3

Cache
Ukuran
Beberapa
Prosesor

SebuahDua nilai
dipisahkan oleh
garis miring
mengacu pada
instruksi dan data
cache.

bKedua cache
adalah instruksi
pemetaan Fungsi
 Karena ada lebih sedikit baris cache dari blok memori
utama, sebuah algoritma yang dibutuhkan untuk pemetaan
blok memori utama ke baris cache

 Tiga teknik dapat digunakan:

Direct Associative Set Associative

• The simplest technique • Permits each main memory • A compromise that exhibits
block to be loaded into any the strengths of both the
• Maps each block of main
line of the cache direct and associative
memory into only one
approaches while reducing
possible cache line • The cache control logic their disadvantages
interprets a memory
address simply as a Tag and
a Word field
• To determine whether a
block is in the cache, the
cache control logic must
simultaneously examine
every line’s Tag for a match
+

Langsung

Pemetaan
Pemetaan langsung Organisasi Cache
+
Langsung

Pemetaan

Contoh
+
Pemetaan Ringkasan langsung

 panjang alamat = (s + w) bit

 Jumlah unit beralamat = 2s + w kata-kata atau byte

 Blok Ukuran size = baris = 2w kata-kata atau byte

 Jumlah blok di memori utama = 2s + w/ 2w = 2s

 Jumlah baris dalam cache = m = 2r

 Ukuran tag = (s - r) bit

+
korban Cache

 Awalnya diusulkan sebagai pendekatan untuk mengurangi

misses konflik cache dipetakan langsung tanpa
mempengaruhi waktu akses yang cepat

 Cache sepenuhnya asosiatif

 Ukuran khas adalah 4 16 baris cache

 yang berada antara langsung dipetakan L1 cache dan tingkat

berikutnya memori
Organisasi Cache sepenuhnya asosiatif
+
asosiatif

Pemetaan

Contoh
+
Asosiatif Pemetaan Ringkasan

 panjang alamat = (s + w) bit

 Jumlah unit beralamat = 2s + w kata-kata atau byte

 ukuran blok size = baris = 2w kata-kata atau byte

 Jumlah blok di memori utama = 2s + w/2w = 2s

 Jumlah baris dalam cache = belum ditentukan

 Ukuran tag = s bit

+
Set Pemetaan asosiatif

 Kompromi yang menunjukkan kekuatan dari kedua

pendekatan langsung dan asosiatif sekaligus mengurangi
kerugian mereka

 Cache terdiri dari jumlah set

 Setiap set berisi sejumlah baris

 Sebuah blok yang diberikan peta untuk setiap baris dalam

tertentu set

 misalnya 2 baris per set

 2 Pemetaan cara asosiatif
 Sebuah blok yang diberikan bisa dalam salah satu dari 2 baris
hanya dalam satu set
+

Pemetaan Dari
Memory Utama
untuk Cache:

k-Cara
set Associative
 k-Cara
Set
Organisasi
Cache
asosiatif
+
Set Associative Mapping
Ringkasan
 panjang alamat = (s + w) bit

 Jumlah unit beralamat = 2s + w kata-kata atau byte

 ukuran blok size = baris = 2w kata-kata atau byte

 Jumlah blok di memori utama = 2s + w /2w =2s

 Jumlah baris di set = k

 Jumlah set = v = 2d

 Jumlah baris dalam cache = m = kv = K * 2d

 Ukuran cache = k * 2d + w kata-kata atau byte

 Ukuran tag = (s - d) bit

+
bervariasi Associativity Lebih Ukuran Cache
+
Penggantian algoritma

 Setelah cache telah diisi, ketika sebuah blok baru dibawa ke

dalam cache, salah satu blok yang ada harus diganti

 Untuk pemetaan langsung hanya ada satu baris mungkin

untuk setiap blok tertentu dan tidak ada pilihan mungkin

 Untuk teknik asosiatif dan set-asosiatif algoritma

penggantian diperlukan

 Untuk mencapai kecepatan tinggi, sebuah algoritma harus

diimplementasikan dalam perangkat keras
+
Empat algoritma pengganti paling
umum adalah:
 Paling terakhir digunakan (LRU)
 Paling efektif
 Ganti blok yang di set yang telah di cache terpanjang tanpa
referensi untuk itu
 Karena kesederhanaannya pelaksanaan, LRU adalah algoritma
penggantian paling populer

 Pertama-in-first-out (FIFO)
 Ganti blok yang di set yang telah di cache terpanjang
 Mudah diimplementasikan sebagai round-robin atau teknik buffer
lingkaran

 Setidaknya sering digunakan (LFU)

 Ganti blok yang di set yang telah mengalami referensi paling
sedikit
 Dapat diterapkan dengan menghubungkan counter dengan setiap
baris
 menulis
Kebijakan
When a block that is resident in
There are two problems to
the cache is to be replaced there
contend with:
are two cases to consider:

If the old block in the cache has not been

altered then it may be overwritten with a More than one device may have access to
new block without first writing out the old main memory
block

If at least one write operation has been
performed on a word in that line of the
cache then main memory must be updated
by writing the line of cache out to the
block of memory before bringing in the
new block
A more complex problem occurs when
multiple processors are attached to the
same bus and each processor has its own
local cache - if a word is altered in one
cache it could conceivably invalidate a
word in other caches
+
Menulis Melalui
dan Menulis Kembali
 Menulis melalui
 teknik yang paling sederhana
 Semua operasi tulis yang dibuat untuk memori utama serta cache
 Kerugian utama dari teknik ini adalah bahwa hal itu menghasilkan lalu
lintas memori yang cukup besar dan dapat menciptakan hambatan

 Menulis kembali
 memori Meminimalkan menulis
 Pembaruan yang dibuat hanya dalam cache
 Bagian dari memori utama tidak valid dan karenanya mengakses oleh
I / O modul dapat diizinkan hanya melalui cache
 Hal ini membuat untuk sirkuit kompleks dan hambatan potensial
 Baris
Ukuran
When a block of Two specific effects
data is retrieved come into play:
and placed in the • Larger blocks reduce the
cache not only the As the block size number of blocks that fit into
desired word but increases more a cache
also some number useful data are • As a block becomes larger
each additional word is
of adjacent words brought into the farther from the requested
are retrieved cache word

As the block size The hit ratio will

increases the hit begin to decrease
ratio will at first as the block
increase because becomes bigger
of the principle of and the probability
locality of using the newly
fetched
information
becomes less than
the probability of
reusing the
information that
has to be replaced
+
Cache multilevel
 Kepadatan logika meningkat telah menjadi mungkin untuk memiliki
cache pada chip yang sama seperti prosesor

 Cache on-chip mengurangi aktivitas bus eksternal prosesor dan

mempercepat waktu eksekusi dan meningkatkan kinerja sistem secara
keseluruhan
 Ketika instruksi yang diminta atau data ditemukan dalam cache on-chip, akses
bus dihilangkan
 On-chip cache yang akses akan menyelesaikan lumayan lebih cepat daripada
akan nol-tunggu siklus bus negara
 Selama periode ini bus gratis untuk mendukung transfer lainnya

 Dua tingkat cache:

 internal cache ditunjuk sebagai level 1 (L1)
 Cache eksternal ditunjuk sebagai level 2 (L2)

 potensi penghematan karena penggunaan cache L2 tergantung pada

tingkat hit baik di L1 dan L2 cache

 Penggunaan cache multilevel mempersulit semua masalah desain yang

berkaitan dengan cache, termasuk ukuran, algoritma penggantian, dan
menulis kebijakan
Hit Ratio (L1 & L2)
untuk 8 Kbyte dan 16 Kbyte L1
+
kompak Melawan Berpisah Cache

 Telah menjadi umum ke cache perpecahan:

 Salah satu yang didedikasikan untuk petunjuk
 Salah satu yang didedikasikan untuk data yang
 Keduanya ada pada tingkat yang sama, biasanya dua cache L1

 Keuntungan unified cache:

 hit rate yang lebih tinggi
 Saldo beban instruksi dan data menjemput otomatis
 Hanya satu tembolok perlu dirancang dan diimplementasikan

 Trend adalah menuju cache dibagi di L1 dan cache bersatu

untuk tingkat yang lebih tinggi

 Keuntungan split cache:

 Menghilangkan Cache pertentangan antara instruksi fetch / unit
decode dan Unit eksekusi
 Penting dalam pipelining
 Pentium
4
Cache

Tabel 4.4 Intel Cache Evolution

Pentium 4 Blok Diagram
 Pentium 4 Cache Mode Operasi

catatan:CD = 0; NW = 1 merupakan kombinasi valid.

Tabel 4.5 Pentium Mode Operasi 4 Cache

Cache Fitur ARM

Tabel 4.6 ARM Fitur Cache

ARM Cache dan Menulis Buffer Organisasi
+ Ringkasan
Bab 4
 Karakteristik Memori Sistem
 tempat
 Kapasitas
 Unit transfer
 Hirarki memori
 Berapa banyak?
 Seberapa cepat?
 Betapa mahalnya?
 prinsip memori cache
Cache
Ingatan
 Elemen desain Cache
 alamat Cache
 ukuran cache
 fungsi pemetaan
 algoritma penggantian
 menulis kebijakan
 ukuran baris
 Jumlah cache
 Pentium organisasi 4 tembolok
 organisasi Cache ARM