Bistabilna kola (flip-flop)

Bistabilna kola (flip-flop)

Bistabilna kola služe za memorisanje bita.

To su sekvencijalna kola koja mogu da budu u dva

stabilna stanja, 0 ili 1, otuda naziv bistabilna kola ili
bistabili.
 Bistabilna kola (flip-flop)

Stabilno stanje (memorisani bit) se može održavati

proizvoljno dugo, a može se delovanjem ulaznih signala
promeniti (unos novog sadržaja). Bistabil ima bar jednu
izlaznu liniju na kojoj se dobija njegovo stanje
(memorisani bit).
 RS FLIP-FLOP

RS flip-flop se sastoji od ukrštene veze dva logička kola.

Njihovu vezu ostvarujemo tako da izlaz prvog spajamo na

ulaz drugog, a izlaz drugog na ulaz prvog.

Ovom vezom ostvarena je pozitivna povratna sprega

potrebna za ostvarivanje procesa pri promeni stabilnih
stanja.
 RS FLIP-FLOP

Iterpretacija strukture RS flip-flopa, koji su sačinjeni

ukrštanjem dva dvoulazna NILI kola, kao i struktura
sačinjena od NI kola nalaze se na slici 1a), dok je na slici
1.b) prikazana simbolska oznaka flip-flopa.

Slika 1a Slika 1b
 RS FLIP-FLOP

Na ulaz S (Set) postavljamo flip-flopa u jedinično

stanje (to još nazivamo i setovanje), tako da izlazi imaju
vrednost Q = 1, Q = 0.

Na drugi ulaz R (Reset) postavljamo flip-flop u nulto

stanje (resetovano), Q = 0, Q =1
 RS FLIP-FLOP

Stanje Q(t +1) predstavlja ono stanje u koje će flip-

flop preći u narednom trenutku (t+1) a to ne zavisi
samo od ulaznih signala S(t) i R(t) već i od stanja
flip-flopa Q(t) u posmatranom trenutku t.
 RS FLIP-FLOP

R(t) S(t) Q(t) Q(t+1)

0 0 0 0
0 0 1 1
Kombinaciona tabela
0 1 0 1
u potpunosti predstavlja
0 1 1 1
rad RS flip-flopa.
1 0 0 0
1 0 1 0
1 1 0 -
1 1 1 -
 RS FLIP-FLOP

Kada RS flip-flop sa NILI kolima na svojim ulazima ima

vrednosti S(t)=1 i R(t) =1, imamo da je Q(t +1) = (t+1) = 0,
bez obzira na prethodno stanje Q(t), iz toga vidimo da se
komplementarnost flip-flopa nestaje.
RS FLIP-FLOP

Ovo stanje na izlazu

zadržava se samo dok vrednosti
ulazna iznose S = R = 1, tako da
to nije u skladu sa definicijom
memorijskog elementa da
zadržava izlazno stanje i po
prestanku pobudnih signala koji
su to izlazno stanje i uzrokovali.
 RS FLIP-FLOP

Odavde iznosimo zaključak da

RS flip-flop sa NILI kolima prestaje
da bude memorijski element pri
ulaznoj kombinaciji S = R = 1, jer
tada dolazi do prekidanja pozitivne
sprege između logičkih elemenata
koji čine tu povratnu spregu.
 RS FLIP-FLOP

Iz toga razloga ova je ulazna kombinacija

zabranjena, odnosno ne koristi se, što se i vidi na
mestima u tabeli prelaza gde je moguće upotrebiti
proizvoljne vrednosti ( označeno crticom "-" u tabeli).
 RS FLIP-FLOP

Na osnovu odgovarajuće Karnoove mape (tabela T1),

jednostavno se nalazi funkcija prelaza RS flip-flopa:

Q  t  1  S  t   R  t   Q  t  (oblik MDF),

uz obavezan uslov R(t)·S(t)=0, koji predstalja

pomenutu zabranu da je istovremeno
R(t) = 1 i S(t) = 1.
 RS FLIP-FLOP

tn tn+l
Ako se izlaz flip-flopa
u datom trenutku tn R S 0n+l
obeleži sa Qn, a u prvom
sledećem trenutku tn+1 0 0 0n
sa Qn+1, onda tabela
prelaza RS flip-flopa ima 0 1 1
oblik kao što je
prikazano. 1 0 0

1 1 -
 RS FLIP-FLOP

Iz ove tabele vidimo da izlaz flip-flopa sa NILI

kolima zadržava prethodno stanje Qn ako su oba
ulaza (R i S) na nultom nivou.

Ako je S = 1, R = 0, flip-flop je setovan,

odnosnoQ(n+1) = 1, Q  n 1 = 0; ako je R = 1 , S =0, flip-
flop je resetovan Qn+1= 0, Q  n 1= 1.
 RS FLIP-FLOP

U slučaju da su oba ulaza na visokom nivou (S = 1 i

R = 1) imamo da jeQ n 1 = 0,Qn+1= 0, ali ovo stanje je
zabranjeno i obeleženo je sa "-" (crticom).
 RS FLIP-FLOP

tn tn+l
Kada imam logičku
R S 0n+l komponentu RS flip-
flopa realizovanog sa
0 0 - dvoulaznim NI kolima i
njegovu tabelu prelaza
0 1 0 vidimo na slici.

1 0 1

1 1 0n
 RS FLIP-FLOP

Ono što je karakteristično kod NI kola jeste da su

nulti ulazi aktivni, a jedinični neutralni, ovakav se flip-flop

setuje sa S = 0, R = 1,

resetuje sa R = 0, S = 1,

ne menja stanje ako S = 1 i R = 1,

takođe je ulazna kombinacija S =0 i R = 0
zabranjena, jer u slučaju ovakva logička struktura gubi
svojstvo memorijskog elementa.
 RS FLIP-FLOP

Pretpostavimo da je kod flip-flopa sa NILI kolima,

ulazi imaju vrednosti R = 1 i S = 1.

To je zabranjeno stanje, pri kome je Q = 0,Q = 0, i

mi moramo na neki način omogućiti da se flip-flop
prevede u neko od dozvoljenih stanja.

Ako se ukloni samo ulaz R, onda će biti R = 0, S

= 1 i flip-flop će preći u setovano stanje.
 RS FLIP-FLOP

Ako uklonimo ulaze R i S u isto vreme (trenutno

postanu niski), flip-flop će preći u novo stanje, ali ne
znamo koje, jer to zavisi od minimalne
nesimetričnosti, pri promeni stabilnih stanja što se odvija
u vremenu od samo nekoliko desetina ns(nano sekundi).
 RS FLIP-FLOP

Slično se dešava i kod RS flip-flopa sa NI kolima.

Iz toga razloga se prave i modifikovani RS flip-

flopovi sa dominantnim S ili R ulazom sa mogućnošću
da S i R ulazi budu pobuđeni u isto vreme, flip-flop uvek
prelazi u neko određeno stanje.
 RS FLIP-FLOP

U praksi se češće koriste sinhronizovani R-S bistabili

za dodatnim priključkom za signal dozvole C i postavljanje
Q na 1 (SET) ili na Q= 0 (CLR)

C - ulaz za signal dozvole, po prvilu

taktni signal (clock)signal

SET - postavljanje Q na 1 bez obzira na

ostale signale(setovanje)

CLR - postavljanje Q na 0 bez obzira na

ostale signale (resetovanje)
RS FLIP-FLOP
 RS FLIP-FLOP

Tabela stanja

C R S Q

1 0 0 Q

1 0 1 1

1 1 0 0

0 x x Pred.stanj
 D flip-flop

D flip-flop je sinhronizovan bistabil sa jednim ulazom

D. Vrednost sa ulaza prelazi na izlaz Q, sinhronizovano sa
taktnim signalom.
 D flip-flop

Načina da se osiguramo da ne dođe do istovremene

pobude set i reset ulaza, odnosno do neodređenog stanja
u radu flip-flopa, jeste korišćenje D flip-flopa.

Flip-flop ima samo jedan ulaz D, na koji se dovode

podaci.
D flip-flop
 D flip-flop

U koliko je ulaz D = 1, nailaskom jediničnog

sinhronizacionog takt impulsa T = 1 ( na njegovu
prednju ivicu) ulazi S i R imaće sledeće vrednosti S = 1,
R = 0 a izlazi Q = 1 i Q = 0, odnosno flip-flop se
setuje.

D Q(t) Q(t+1)

0 0 0

0 1 0

1 0 1

1 1 1
 D flip-flop

Rad flip-flopa predstavljen je tabelom , koja nam daje

i funkciju prelaza:

Q  t  1  D  t   Q  t   D  t   Q  t 
 D flip-flop

Imamo da izlaz Q potpuno prati ulaz D ali sa

određenim kašnjenjem od jednog intervala periode
sinhronizovanog-takt-impulsa.

Iz tog kašnjenja (Delay) ovakav tip kola je i dobilo

naziv D flip-flop.

Njegova primena je značajna u pomeračkim

registrima, gde se ulazni podatak pomera na izlaz koji
kasni za željeni takt interval.
 BROJAČKI ILI T FLIP-FLOP

Ovaj flip-flop se može dobiti odgovarajućim

dodavanjem logičkih kola na RS flip-flop kao što je na
slici.
On takođe ima samo jedan ulaz (kao i D flip flop)
koji se najčešće označava sa T(t) ili q(t).
 BROJAČKI ILI T FLIP-FLOP

Imajući na umu da imamo ukrštenu povratnu vezu

sa komplementarnim izlazima Q Qi uvek će
samo jedno ulazno kola biti spremno da propusti ono
što se nalazi na njegovom ulazu.

Ako je Q =0, Q = 1, ulazni signal T(t) može da setuje

samo RS flip-flop.
 BROJAČKI ILI T FLIP-FLOP

U sledećem trenutku (t +1) imamo da je Q = 1,

=Q0, pa će ulazni signal T(t +1) resetovati RS flip-flop.
Ovakvo ponašanje se i dalje naizmenično ponavljala, tako
da ovaj flip-flop menja stanje na svaki ulazni signal.
 BROJAČKI ILI T FLIP-FLOP

To u stvari, predstavlja funkciju brojanja ulaznih

signala, po kome i ovaj flip-flop nosi naziv brojački.
 BROJAČKI ILI T FLIP-FLOP

Ovakav tip flip-flopa ima primenu u brojačkim

uređajima. Odgovarajući oblik prekidačke funkcije T flip-
flopa dobija se iz kombinacione tabele sa slike:

T Q(t) Q(t+1)

0 0 0
Qn 1  T  Q  T  Q  T  Q 0 1 1

1 0 1

1 1 0
 JK FLIP-FLOP

Stuktura i simbolska oznaka JK flip-flopa nalaze se

na slici
 JK FLIP-FLOP

Ova vrsta flip-flopa čini modifikaciju RS flip-flopa sa

tim da kod njega nema zabranjene kombinacije ulaznih
signala, RS = 0.

Ulazi J i K odgovaraju ulazima S i R kod RS flip-flopa.

 JK FLIP-FLOP

Tabela prelaza stanja

JK flip-flopa i
odgovarajući Karnoov K(t) J(t) Q(t) Q(t+1)
dijagram dati su u
tabelama T6 i odakle se 0 0 0 0
dobija funkcija prelaza: 0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
Qn 1  J  t   Q  t   J  t   Q  t  1 1 0 1
1 1 1 0

T6
 JK FLIP-FLOP

JK flip-flop se normalno može koristiti kao RS

flip-flop. Ako su oba ulaza na jedinici stanje flip-flopa
se menja.

Na slici prikazana je logička šema taktovanog JK

flip-flopa sa sinhronizacionim takt-ulazom T.
 JK FLIP-FLOP

Na ovaj ulaz se ne dovode ulazni podatci, već

omogućava sinhroni taktovni rad flip-flopa.

Tako da ulaz T ne utiče na logički rad ovog flip-

flopa, pa za njega važi tabela prelaza i funkcija kao i za
obični JK flip-flop.
 JK FLIP-FLOP

Sprega između ulaza i izlaza flip-flopa izvedena je

preko linija za kašnjenje LK, koje nemaju uticaj na
logički rad flip--flopa.
 JK FLIP-FLOP

Njihova uloga je da izlazne signale dovedu na ulaz

kola za kašnjenje za onaj period vremena koliko traje
uspostavljanje prednje ivice takt signala T (od 0 na 1).

U suprotnom, može doći do grešnog flip-flopa u

vremenu uspostavljanja takt signala.

Linije za kašnjenje nisu neophodne ukoliko je

kašnjenje kroz RS flip-flop dovoljno.
JK FLIP-FLOP

Osnovna razlika
taktovanog JK flip-flopa u
odnosu na T flip-flop je što
su na ulazu upotrebljena
troulazna umesto
dvoulaznih I kola.
 JK FLIP-FLOP

Iz toga sledi, ako je J = K = 1 (ili J = K = T) taktovani

JK flip-flop će raditi kao T flip-flop.

U slučaju da imamo komplementarne ulaze, odnosno

K(t) = , taktovani JK flip-flop će raditi kao kolo za
kašnjenje- kao D flip-flop.
 JK MASTER-SLEJV FLIP-FLOP

Simbolska oznaka i strukturu ovog flip-flopa sa NI

kolima možemo videti na slici.
 JK MASTER-SLEJV FLIP-FLOP

Za izbegavanje linije za kašnjenje, u integralnoj

tehnici primenjuje se taktni način rada poznatija kao
master-slejv logička konfiguracija JK flip-flopa.

Prvi od dva RS flip-flopa (koji čine strukturu MS)

naziva se glavnim - master (engl. Master), a drugi RS flip-
flop u nizu nazivamo izvršnim - slejv (engl. Slave).
 JK MASTER-SLEJV FLIP-FLOP

Vrednost koja dođe na J i K ulaze prenosi se u glavni

flip-flop za vreme prednje ivice (prelazak od 0 na 1) takt-
impulsa

i zadržava se u njemu sve dok se ne pojavi silazna

ivica takt-impulsa na ulazu (odnosno uzlazna ivica jer
imamo invertor)

čime je omogućen transport informacije iz master u

slejv flip-flop.
 JK MASTER-SLEJV FLIP-FLOP

Princip rada ovakvog flip-flopa sličan je radu

klasičnog jednostrukog-flip-flopa.

Razlika između ovakvog taktovanog dvostrukog flip-

flopa i jednostrukog je u tome

da se logička stanja na izlazu javljaju nakon

negativne ivice ulaznog takt impulsa,

tj. posle prelaznih režima koji nastaju pri upisu

logičkih stanja na ulazu u glavni flip-flop.
 JK MASTER-SLEJV FLIP-FLOP

Ovim onemogućavamo pogrešno okidanje flip-flopa

u trenutku prelaznih stanja, jer ne postoji mogućnost
vremenskog slaganja između okidnog impulsa na ulazu i
povratnih logičkih signala sa izlaza.
 JK MASTER-SLEJV FLIP-FLOP

Konstrukcija master-slejv flip-flopa nije ekonomična kada

je u pitanju izrada u diskretnoj tehnici, dok se u slučaju
tehnike integrisanih kola proizvode mnogo složenije
strukture master-slejv flip-flopa.