Ufcd - 6026

UFCD - 6026
Circuitos sequenciais - assíncronos

CIRCUITOS SEQUENCIAIS
• Circuitos sequenciais, são circuitos
cuja saída depende, não só das
entradas presentes, mas também da
sequência de valores que as
variáveis de entrada foram tomando
ao longo do tempo.
– Implica a existência de memória pois o
sistema guarda informação de
acontecimentos passados.
2
• Exemplo:
– Uma lâmpada sempre que for premido
um botão é um circuito combinatório
(muito simples).
– Um circuito que só acende a lâmpada
depois de se premir um botão três
vezes, é um circuito sequencial.
3
• Exemplo:
4
• Exemplo:
5
• Problema 1 - construa a tabela da
verdade, considerando que o estado
inicial de A é 0 e de X é 1.
A X Saída
0 1 1
1 1 0
0 0 0
1 0 0
6
• Modelo Geral:
7
• Latch ou báscula
– Elemento básico que permite
armazenar um bit de informação
(guardar ‘0’ ou ‘1’)
• Flip-flop
– Tal como os latches, também
armazena um bit de informação , o
armazenamento da informação é
sincronizado com um sinal de
referência. 8
• Latch SR
– A forma mais básica de
implementar-se um circuito
lógico de memória é
conhecida como latch, que
significa, em português,
trinco ou ferrolho.
– A sua arquitetura é composta
de duas portas lógicas NOR,
possuindo duas saídas:
• a variável lógica Q e o seu
complemento lógico.
9
• Tabela da verdade
10
• A designação SR (ou RS) advém do significado
destes símbolos:
– S – Set (coloca a saída a 1);
– R – Reset (coloca a saída a 0).
11
• O Latch SR pode ser entendido como um dispositivo
que obedece aos comandos Set e Reset.
• Considerando ativos os comandos que têm o valor 1,
verificamos que:
– O comando Set (S=1), força a saída Q a 1, qualquer que seja o seu
valor presente.
– O comando Reset, força a saída Q a 0, qualquer que seja o seu valor
presente.
– Estando inativos o comando Set e o comando Reset, S = R = 0, o
valor da saída Q não se altera.
– Os dois comandos ativos, S = R = 1, é uma situação indesejável e
deve ser evitada. Quando as duas entradas mudam ambas e
simultaneamente para 0, o estado seguinte tanto pode ser 1 como 0,
dependendo dos tempos de propagação das portas lógicas.
12
• Latch SR – Diagrama Temporal
13
Simbologia
14
CIRCUITOS SEQUENCIAIS - Latch SR
• É construído com portas NAND

• Tem as entradas ativas baixas em vez de
ativas altas
Funcionamento do latch SR
Circuito 15
CIRCUITOS SEQUENCIAIS - Latch SR
• Diagrama Temporal
• Simbologia
16
Latch SR com enable
• Tem uma entrada C de enable
Circuito Funcionamento do latch SR com enable
17
Latch SR com enable
• Diagrama Temporal
18
Latch D
• Tem uma entrada C de enable
• Muito útil nas aplicações de comando
Funcionamento do latch D
Circuito Diagrama Temporal

19
Flip-Flops
• Geralmente são compostos por 2
Latches ligados em série e lógica
adicional.
• Permitem sincronizar o armazenamento
da informação com as transições de um
sinal de referência (Sinal de relógio ou
Clock)
20
Flip-Flops
21
Flip-Flops
• Analise o comportamento do circuito
abaixo.
22
Flip-Flops
23
Flip-Flops
24
Flip-Flops
• Flip-flop SR: Diagrama de Forma de Onda
25
Flip-Flops
26
Flip-Flops
27
Flip-Flops
28
Flip-Flops
29
Flip-Flops
30
Flip-Flops
31
Flip-Flops
32
Flip-Flops
33
Flip-Flops
34
Flip-Flops
35
Flip-Flops
36
Flip-Flops
37
Flip-Flops
• Sensível à descida de Clock! 38

Flip-Flops
Flip-flop SR
39
Flip-Flops
• Flip-flop SR: Entradas Proibidas
– Assim como o latch SR e o latch S-R com enable, o
flip-flop SR não admite que ambas as entradas S e
R estejam ativas quando o impulso de
descida/subida do clock é detetado.
– para um flip-flop SR sensível ao impulso de subida,
se S = 1, R = 1 e Ck fizer a transição 0→1, o circuito
entra em oscilação descontrolada
• Solução 1: evitar que ambas as entradas
fiquem em 1, fazendo um flip-flop D
40
Flip-Flops
• Flip-flop D ativado por disparo no flanco
descendente do Clock
41
Flip-Flops
• Simbologia
a) Disparo no flanco ascendente;

b) Disparo no flanco descendente.
• O triângulo no interior do símbolo indica um comportamento
dinâmico ou ativação por flanco.
• A inexistência de uma bola no exterior indica que o clock é
positivo ou reagindo no flanco ascendente do CLK (a).
• A existência de uma bola no exterior indica que o clock é
negativo ou reagindo no flanco descendente do CLK (b).
42
Flip-Flops
• Flip-flop D ativado por disparo no flanco
ascendente do Clock.
– Se o circuito for feito com um flip-flop SR
sensível ao impulso de subida, o flip-flop D
resultante terá tabela verdade:
43
Flip-Flops
• Diagrama temporal Flip-flop D ativado
por disparo no flanco ascendente do
Clock.
44
Flip-Flops
• Exercício
– Complete o diagrama temporal do circuito
apresentado.
• Inicialmente, Q = 1.
• Tenha em atenção a polaridade do flanco.
45
Flip-Flops
• Flip-flop JK
– Solução 2 para o problema do estado
proibido no flip-flop SR:
• no flip-flop D, perdemos uma entrada separada
• solução sem perder entradas:
46
Flip-Flops
• Flip-flop JK (Jump-Kill): flip-flop SR com
inclusão de duas realimentações.
47
Flip-Flops
• Flip-flop JK: sensível ao disparo no
flanco descendente do clock
48
Flip-Flops
• Flip-flop JK: sensível ao disparo no
flanco ascendente do clock
49
Flip-Flops
• Flip-flop JK: Aplicação
– Contador
50
Flip-Flops
• Exemplo de funcionamento de um FF JK
ativado por flanco ascendente.
– Diagrama temporal
51
Flip-Flops
• Resumo:
52
Flip-Flops
• Resumo:
53
Flip-Flops
• Diagrama temporal
54
Flip-Flops
• Flip-flop T ativado por flanco
– Se unirmos as entradas de um FF JK,
obtemos um flip-flop T
55
Flip-Flops
• Como J = K, a Tabela do FF JK fica
reduzida a:
56
Flip-Flops
• O flip-flop T tem um comportamento
simples:
– se, na ocorrência do flanco ativo T = 0, o
estado mantém-se (não troca).
– Se na ocorrência do flanco ativo T = 1, o
estado é complementado (troca).
– T pode ser então entendido como o
comando TROCA.
57
Flip-Flops
• Símbolos
a) flanco ascendente;
b) flanco descendente;
c) com entrada sempre ativa.
58
Flip-Flops
• Diagrama temporal de um flip-flop T
ativado por flanco ascendente.
No flip-flop T a saída Q só muda (troca) de estado se T for

ativo (T = 1) na ocorrência do flanco ativo do clock
59
Flip-Flops
• Entradas assíncronas
– É frequente os flip-flops terem entradas
assíncronas que permitem inicializar o
estado:
• Set ou Preset – Inicializa a ‘1’;
• Reset ou Clear – Inicializa a ‘0’
– Estas operações assíncronas são
independentes do sinal de relógio e
sobrepõem-se às restantes.
60
Flip-Flops
• Como exemplo são apresentados alguns
flip-flops
• De notar que as entradas assíncronas

podem ser ativas altas ou baixas.
61
Flip-Flops
• Diagramas temporais
– São apresentados alguns exemplos de diagramas
temporais.
• Flip-flop D ativado por flanco descendente, com entradas ativas

baixas de Preset e Clear.
• O Preset atua no tempo t1 e impede que, em t2, a saída vá a zero.
62
Flip-Flops
• Diagramas temporais
• Flip-flop JK ativado por flanco descendente, com

entradas ativas baixas de Preset e Clear.
63
CONTADORES E DIVISORES DE FREQUÊNCIA
• Os flip-flops podem se utilizados na contagem

de impulsos e na divisão de frequências.
• Divisor de frequência
– Num flip-flop JK, sendo as entradas J e K
ambas 1, o estado seguinte é a negação do
estado presente.
– Aplicando ao clock do primeiro FF uma onda
de impulsos com uma dada frequência, a
saída é uma onda quadrada com metade da
frequência da onda de clock da entrada (a
frequência é dividida por dois). 64
• Os flip-flops podem se utilizados na contagem

de impulsos e na divisão de frequências.
• Divisor de frequência
– Com dois flip-flops ligados em série como se
mostra na figura, a frequência é dividida por
quatro.
– Com n flip-flops pode-se construir um divisor
de frequência por 2n.
65
66
• Sendo, por exemplo, a frequência do clock 1 kHz
(1000 ciclos por segundo), o seu período é
T=1/f=1/1kHz=1 ms.
• Na saída do primeiro FF, T(Q0) = 2 x 1 ms = 2
ms.
• A frequência em Q0 é então f=1/T=1/2ms
f=0,5 kHz, ou seja, a frequência diminuiu para
metade (é dividida por dois).
• Na saída Q1, a frequência é dividida por quatro.
• Com 4 FFs a frequência é dividida por 24, ou
seja, por 16. 67
• Contador
– O mesmo circuito pode ser usado como contador
No ciclo de clock 0, os estados dos FFs são Q1Q0 = 00.

No ciclo de clock 1, os estados dos FFs são Q1Q0 = 01. 68
• Contador
• No ciclo de clock 0, os estados dos FFs são Q1Q0 = 00

• A partir daí repete-se a sequência:
• No ciclo de clock 4, os estados dos FFs são
novamente Q1Q0 = 00, etc..
69
• Contador
– Obtemos assim um contador: 0; 1; 2; 3; 4; [0; …

– Podemos observar que o clock (CLK) não é o mesmo
para os dois FFs.
– Diz-se que o contador é assíncrono.
– A contagem é crescente e tem quatro contagens
diferentes.
– É assim um contador assíncrono, crescente de
módulo 4.
70
• Contador assíncrono crescente módulo 8
– Com 3 FFs obtemos um contador assíncrono
crescente módulo 8.
– De um modo geral, com n flip-flops pode-se

construir um contador módulo 2n.
71
• Contador assíncrono crescente módulo n
– É possível obter contadores de módulo n, com n
qualquer.
– Por exemplo, para obter um contador de módulo 6,
partimos de um contador com 3 FFs e fazemos um
Reset ao atingir a contagem 6.
– A contagem 6 obtém-se com Q2Q1Q0 = 110. Assim
o Reset deve ocorrer quando Q2 = 1 e Q1 = 1.
– Como o Reset (ou Clear, CL) é ativo baixo, usamos
uma porta NAND de duas entradas
72
• Contador assíncrono crescente módulo n
• De notar que o contador passa

momentaneamente pela contagem 6, mas não
permanece nela pois vai imediatamente a 0.
73
• Contador decrescente
– O contador decrescente pode obter-se de dois
modos:
• Ligando a saída negada de um FF ao clock do FF
seguinte:
74
75
– Usando FFs ativados por flanco ascendente
– Faça o diagrama temporal e entregue numa folha

separada. 76
Flip-Flops
• Ferramentas envolvidas na análise e
projeto de circuitos sequenciais
77
ANÁLISE DE CIRCUITOS
SEQUENCIAIS
• Analise o seguinte circuito:
• Quantas entradas?
– Duas entradas: X e Y
• Quantas saídas?
– Uma saída: Z
78
SEQUENCIAIS
• Equações:
– Entrada do flip-flop:
• define qual será o próximo estado
D0 =(Q 0  X)  Y
– Saídas do circuito:
Z=D 0
79
SEQUENCIAIS
• Tabela de transição de estados
80
SEQUENCIAIS
• Diagrama de transição de estados:
• Os “círculos” representam os estados

– Neste caso, como a saída apenas depende do
estado, associa-se o valor da saída a cada estado
• As “setas” representam as transições
– a cada transição estão associados valores das
entradas
81
SEQUENCIAIS
• Analise o seguinte circuito
82
SEQUENCIAIS
83
SEQUENCIAIS
84
PROJETO DE CIRCUITOS
SEQUENCIAIS
• Modelo de Moore
– Características:
• Os valores das saídas dependem apenas do estado;
• Só podem existir alterações nas saídas nos instantes de
tempo definidos pelo sinal de relógio;
• No diagrama de transição de estados, os valores de saída
são associados aos estados (escritos dentro das “bolas”).
85
SEQUENCIAIS
• Modelo de Moore
– Exemplos de diagramas de transição de
estados
86
SEQUENCIAIS
• Modelo de Mealy
– Características:
• Os valores das saídas dependem do estado e das
entradas
• O circuito não é totalmente síncrono na medida em que as
saídas podem mudar os valores em resposta a variações
nas entradas
• No diagrama de transição de estados, os valores de saída
são associados às entradas e ao estado (nas “setas”) 87
SEQUENCIAIS
• Modelo de Mealy
– Exemplos de diagramas de transição de
estados
88
PROCEDIMENTOS DE
PROJETO
• A partir da especificação, obter o diagrama de
transição de estados.
• Atribuir uma combinação binária (um número)
a cada estado do diagrama
• Obter a tabela de transição de estados
• Escolher o tipo de flip-flops a utilizar (D ou JK)
• Obter as equações de entrada de cada flip-
flop
• Obter as equações das saídas
• Desenhar o circuito
89
SEQUENCIAIS
90
PROCEDIMENTOS DE
PROJETO
• Resumo:
91
PROCEDIMENTOS DE
PROJETO
• Resumo:
92

Ufcd - 6026

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Ufcd - 6026

Uploaded by

Copyright:

Available Formats

UFCD - 6026

Circuitos sequenciais - assíncronos

• É construído com portas NAND

Circuito Funcionamento do latch SR com enable

Circuito Diagrama Temporal

• Sensível à descida de Clock! 38

a) Disparo no flanco ascendente;

No flip-flop T a saída Q só muda (troca) de estado se T for

• De notar que as entradas assíncronas

• Flip-flop D ativado por flanco descendente, com entradas ativas

• Flip-flop JK ativado por flanco descendente, com

• Os flip-flops podem se utilizados na contagem

• Os flip-flops podem se utilizados na contagem

No ciclo de clock 0, os estados dos FFs são Q1Q0 = 00.

• No ciclo de clock 0, os estados dos FFs são Q1Q0 = 00

– Obtemos assim um contador: 0; 1; 2; 3; 4; [0; …

– De um modo geral, com n flip-flops pode-se

• De notar que o contador passa

– Faça o diagrama temporal e entregue numa folha

• Os “círculos” representam os estados

You might also like