Tranzistori sa efektom polja

(FET tranzistori)
• Fet – tranzistori (Field - effect) su tranzistori sa efektom
polja
• To su elektronske komponente sa tri elektrode, kod kojih
struju između izlaznih priključaka source - a (izvor) i drain
– a (slivnik) kontroliše napon između treće elektrode gate –
a (kapije) i source – a
• Prostor u poluprovodničkoj komponenti između elektroda
source – a i drain – a naziva se kanal
• Kanal se izrađuje od poluprovodnika samo jednog tipa, ili
samo šupljina ili samo elektrona
• Zato se FET tranzistori još nazivaju i unipolarni tranzistori
ili spojni (junction FET - ovi)
 Konstrukcija JFET - a
GEJT

p+
w

SORS N KANAL 2a DREJN

p+
S JF D

G
 Rad JFET – a se analizira pod
pretpostavkom da:
• Napon gejt – sors inverzno polariše PN spoj, a da pri tom napon
između gejta i sorsa VGS ne bude niži od napona uštinuća VP koji
za N kanalni JFET iznosi tipično od
-0,3 do -10V.
• Postoji potencijalna razlika između drejna i sorsa.

Ako su gornja dva uslova ispunjena, razlikujemo:

• Režim polarizacije kada je razlika potencijala tačaka
duž kanala mala (mala struja IDS). Ova oblast rada zove
se omska oblast.
• Režim polarizacije kada razlika potencijala tačaka duž
kanala nije zanemarljiva (velika struja IDS). Ova oblast
zove se oblast zasićenja.
 U omskoj oblasti:
• Dok je ispunjeno da VGD>VP, neće doći do uštinuća kanala
• Kako je VGD=VGS-VDS, a pri tom je VGD>VP, širinu provodnog kanala, a
samim tim i struju kroz kanal ID diktiraće i napon VGS i VDS po formuli

   3  3 
 V  1   VDS  VGS    VGS  
I D  I DSS  3 GS
 2         
 VP  2    VP   VP  
     

• Parametar IDSS zadaje proizvođač. tipično od 0,2 do 1mA

• Formula predstavlja strujno – naponsku karakteristiku JFET-a
u omskoj oblasti i reč je o prostornoj paraboli (struja drejna
funkcija je dve promenljive, VDS i VGS)
 Geometrija provodnog kanala u omskoj
oblasti rada JFET –a

VGD>VP D

G p+ p+

N KANAL
VDS relativno malo
Oblast
VGS>VP prostornog
tovara

S
 U oblasti zasićenja:
• VGS>VP i VGD=VGS-VDSVP
• Stvara se uzani provodni kanalić (vrat, eng. neck) u blizini drejna,
koji se neznatno spušta ka sorsu sa porastom napona VDS
• Može se reći da tada struja drejna praktično ne zavisi od napona
VDS (slično kao što u aktivnom režimu rada bipolarnog tranzistora
struja kolektora praktično ne zavisi od napona VCE, uz
zanemarenje uticaja Erlijevog napona)
• Na granici omske oblasti i oblasti zasićenja je
• VGD=VGS – VDS=VP
• Uvrštavanjem VGD=VP u strujno – naponsku karakteristiku dobija
se

  VGS 
3 
 VGS 
I D  I DSS 1  3 2  
 VP  VP  
 
 Geometrija provodnog kanala u oblasti
zasićenja JFET - a
VGD≤VP D

Uštinuće,
vrat (neck)
G p+ p+
VDS relativno veliko
Oblast
VGS>VP prostornog
tovara N KANAL

S
Strujno naponska karakteristika JFET u oblasti
zasićenja:
VGS
• Ako se uvede oznaka x 
VP
• U oblasti zasićenja x<1
• Aproksimacijom 3

trascedentne funkcije 1  3x  2 x
2

polinomom drugog 9
reda u okolini tačke x0   0,5625
16
Dobija se pregledan izraz

2
 VGS  Kako u oblasti zasićenja struja ID
I D  I DSS 1  
aproksimativno ne zavisi od napona
 VP  VDS, izraz se može usvojiti kao strujno
– naponska karakteristika u celoj
oblasti zasićenja
 Izlazna karakteristika JFET -a
• Uštinućam kanala, tj. povećanje napona VDS ipak dovodi
do smanjenja dužine neuštinutog dela kanala i tako da se
izlazne karakteristike u izvesnoj meri iskose
• Ova pojava može se modelovati po ugledu na bipolarne
tranzistore sa erlijevim naponom VA, data izrazom

2
 V   V 
I D  1  DS  I DSS 1  GS 
 VA   VP 
OMSKA ZASIĆENJE
OBLAST
ID VGS=0

IDSS VGS=-0,5
VGS=-1,0
VGS=-2,5

-VA VP VDS
 Izlazna karakteristika JFET -a
• Idealizovana izlazna karakteristika, kao i kod
bipolarnog tranzistora, ima paralelne izlazne
karakteristike

OMSKA ZASIĆENJE
OBLAST
ID
IDSS
VGS=0
VGS=-0,5
VGS=-1,0
VGS=-2,5

VP VDS
 Prenosna karakteristika JFET - a

• Problemi kod korišćenja JFET – a u odnosu na bipolarni

tranzistor je to što su potrebni naponi suprotnih
polariteta, za razliku od bipolarnih tranzistora, koji se
ispravno polarišu unipolarnim naponima
• Dalje, maksimalna struja JFET – a je IDSS, koja tipično
iznosi do nekoliko mA, što JFET čini pogodnim samo za
korišćenje kod pojačanja malih signala
• Pogodnosti korišćenja JFET – ova su velika ulazna
otpornost i veća brzina rada od bipolarnih tranzistora
(nema nagomilavanja sporednih nosilaca), tako da se
koriste kao ulazni stepen za operacione pojačavače sa
dobrim slu rejtom (slew rate),
Prenosna karakteristika JFET - a

ID
IDSS

VGS
VP
 Primena JFET – a u omskoj oblasti

• Pod pretpostavkom da je
VDS  VP

   3  3 
V  1   VDS  VGS    VGS 
izraz I D  I DSS  3 GS  2          
 VP  2    VP   VP  
     

se može razviti u Tejlorov red po VDS u okolini nule, i zanemarenjem

nelinearnih članova dobije se

3I DSS  
ID  1  VDS VDS
VP  VP 
 
 Primena JFET – a u omskoj oblasti
• Prema tome, JFET se može koristiti kao naponom
kontrolisani otpornik čija je otpornost data

VDS VP 1
Rx  
R R
I D 3I DSS V
1  GS
VP

VP
R0 
3I DSS
VGS
VP

• Najmanja otpornost je za VGS=0V, a najveća za VGS=VP

 Polarizacija JFET – ova
• Upotreba dve baterije da bi se obezbedili suprotni polariteti
za ispravnu polarizaciju JFET-a je nepraktična
• JFET je moguće pravilno polarisati samo jednom
baterijom, ali je tada obavezan otpornik u grani sorsa, koji
će podići potencijal sorsa iznad potencijala gejta

• Gejt u tom slučaju može biti

doveden na masu, ili polarisan VDD VDD
preko naponskog razdelnika, ali
RD R 1 RD
tako da je potencijal razdelnika
manji od potencijala sorsa D G D
G
S S
RS R 2 RS