Chuong4 Machlogictohop 2013

BÀI GIẢNG MÔN HỌC
ĐIỆN TỬ SỐ
CHƯƠNG 4
MẠCH LOGIC
TỔ HỢP
1
Học viện công nghệ BCVT
Khoa Kỹ Thuật Điện Tử II Chương 4: Mạch logic tổ hợp
►4.1 Khái niệm chung
4.1.1 Đặc điểm cơ bản của mạch tổ hợp
4.1.2 Phương pháp biểu diễn chức năng logic
4.2 Phân tích Mạch tổ hợp
4.3 Thiết kế Mạch tổ hợp
4.4 Mạch mã hóa/giải mã
4.5 Mạch ghép kênh/phân kênh
4.6 Mạch số học
4.7 Mạch so sánh
4.8 Mạch tạo bit kiểm tra chẵn/lẽ
4.9 Mạch tạo và giải mã Hamming
4.10 ALU
4.11 Hazard 2
Bài giảng
Bài giảng ĐiệnĐIỆN
Tử Số TỬ SỐ
4.1.1 Đặc điểm cơ bản mạch tổ hợp
►Mạch tổ hợp : Ghép nối
các cổng logic với nhau
►Sơ đồ khối tổng quát

►Mạch logic tổ hợp có thể có n lối vào,m
lối ra. Mỗi lối ra là một hàm của các biến
vào. Hàm ra chỉ phụ thuộc các biến vào
mà không phụ thuộc vào trạng thái của
mạch
3
Bài giảng
Tử Số TỬ SỐ
4.1.2 Phương pháp biểu diễn chức năng logic

Ngõ ra Y1 bằng 1 khi B bằng
0 và A bằng 1, hoặc B bằng
1 và A bằng 1
Y1   BA (1,3)  B. A  BA
Y1 Vào Ra
A 1
B 0 B A Y1
Hàm Y1
0 1 0 0 0
0 1 0 1 1
1 1 3
1 0 0
Ngõ ra Y1 bằng 1 khi A A 1 1 1
bằng 1, bất chấp B B
Y1
4
Bài giảng
Tử Số TỬ SỐ
4.2 PHÂN TÍCH MẠCH LOGIC TỔ HỢP
Mạch số
Bảng trạng thái
Biểu thức
Rút gọn
Biểu thức tối ưu
Vẽ mạch số mới
5
Bài giảng
Tử Số TỬ SỐ
4.2 PHÂN TÍCH MẠCH LOGIC TỔ HỢP (tt)
Phân tích mạch 2 tầng Mạch hai tầng thường được cấu
thành nhờ các cổng AND-OR hoặc các cổng OR-AND
F=(a+b)(b+c)
6
Bài giảng
Tử Số TỬ SỐ
4.3 THIẾT KẾ MẠCH LOGIC TỔ HỢP

►Sơ đồ các bước thiết kế
7
Bài giảng
Tử Số TỬ SỐ
4.1 Khái niệm chung

► 4.4 Mạch mã hóa/giải mã
4.7 Mạch so sánh
4.10 ALU
4.11 Hazard
8
Bài giảng
Tử Số TỬ SỐ
4.4 MẠCH MÃ HÓA VÀ GIẢI MÃ
►Khái niệm mã hóa ,giải mã, biến mã
4.4.1 Mạch mã hóa:
4.4.1.1 Mã hóa thập phân sang
BCD
4.4.1.2 Mã hóa 8 sang 3
4.4.1.3 Mã hóa ưu tiên 4 sang 2

4.4.1.5 Mã hóa ưu tiên 10 sang
BCD
9
Bài 4.4.2
giảng
Bài giảng ĐiệnĐIỆN Mạch
Tử Số TỬ SỐgiải mã
Khái niệm mã hóa và giải mã
Mã hóa: thay nội dung tin tức bằng các kí hiệu, hành vi.
Giải mã: phục hồi nội dung tin tức từ bản mã thu được
Biến mã: chuyển đổi mã này sang mã khác

10
Bài giảng
Tử Số TỬ SỐ
4.4.1.1 Mã hóa thập phân sang BCD8421 ►Bảng hoạt động
►Sơ đồ khối Số thập D C BA
phân
0 (Y0) 0 0 00
1 (Y1) 0 0 01
2 (Y2) 0 0 10
3 (Y3) 0 0 11
►Biểu thức ngõ ra
4 (Y4) 0 1 00
5 (Y5) 0 1 01
6 (Y6) 0 1 10
7 (Y7) 0 1 11
8 (Y8) 1 0 00
9 (Y9) 1 0 11
01
Bài giảng
Tử Số TỬ SỐ
4.4.1.1 Mã hóa thập phân sang BCD8421
►Sơ đồ mạch Mã hóa 10 sang BCD
12
Bài giảng
Tử Số TỬ SỐ
4.4.1.1 Mã hóa thập phân sang BCD8421
►Sơ đồ mạch mã hóa 10
sang BCD dùng ma trận
diode (cổng AND)
13
Bài giảng
Tử Số TỬ SỐ
4.4.1.2 Mã hóa 8 sang 3
►Bảng
hoạt
động
►Biểu thức ngõ ra Y0 = I1 + I3 + I5 + I7

Y1 = I2 + I3 + I6 + I7
Y2 = I4 + I5 + I6 +I7 14
Bài giảng
Tử Số TỬ SỐ
4.4.1.2 Mã hóa 8 sang 3
►Sơ đồ mạch mã hóa 8 sang 3
Y2 = I4 + I5 + I6 +I7
Y1 = I2 + I3 + I6 + I7
Y0 = I1 + I3 + I5 + I7
15
Bài giảng
Tử Số TỬ SỐ
4.4.1.3 Bộ Mã hóa ưu tiên 4 sang 2
►Sơ đồ khối ►Bảng hoạt động
Vào Ra
Ngõ I0
vào tác
Y0 I0 I1 I2 I3 Y1 Y0
động I1 Ngõ
mức ra x x x 0 1 1
thấp Y1 mức
I2 x x 0 1 1 0
cao
x 0 1 1 0 1
I3
0 1 1 1 0 0
Y1  I 3  I 2 .I 3
Y0  I 3  I 1 .I 2 .I 3
16
Bài giảng
Tử Số TỬ SỐ
►IC Mã hoá ưu tiên 8 sang 3

10 9
11 D0 A0 7
12 D1 A1 6
13 D2 A2
1 D3
2 D4
3 D5 14
4 D6 GS
D7
5 15
EI EO
74LS147
17
Bài giảng
Tử Số TỬ SỐ
►Bảng hoạt động Mạch Mã hoá ưu tiên 8 sang 3 (IC74147)

Vào Ra
EI D0 D1 D2 D3 D4 D5 D6 D7 GS A2 A1 A0 E0
1 X X X X X X X X 1 1 1 1 0
0 1 1 1 1 1 1 1 1 1 1 1 1 1
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 0 0 1 1
0 X X X X X 0 1 1 0 0 1 0 1
0 X X X X 0 1 1 1 0 0 1 1 1
0 X X X 0 1 1 1 1 0 1 0 0 1
0 X X 0 1 1 1 1 1 0 1 0 1 1
0 X 0 1 1 1 1 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 1 0 1 1 1 1
18
Bài giảng
Tử Số TỬ SỐ
4.4.1.5 Mã hóa ưu tiên 10 sang BCD ►Bảng hoạt động
►Sơ đồ khối
19
Bài giảng
Tử Số TỬ SỐ
4.4.1.5 Mã hóa ưu tiên 10 sang BCD
►Sơ đồ mạch mã hóa ưu tiên 10 sang BCD
20
Bài giảng
Tử Số TỬ SỐ
ChươngChương 4: logic
4: Mạch
Khoa Kỹ Thuật Điện Tử II Mạch tổ
logic
hợptổ hợp
4.4.1.5 Mã hóa ưu tiên 10 sang BCD
►IC Mã hoá ưu tiên 10 sang BCD
9
11
Q0 7
12
D1 Q1 6
13
D2 Q2
14
1
D3 Q3
2 D4
3
D5
4 D6
D7
5
D8
10
D9
74LS148
21
Bài giảng
Tử Số TỬ SỐ
►Bảng hoạt động Mạch Mã hoá ưu tiên 10 sang BCD
(IC74148)
22
Bài giảng
Tử Số TỬ SỐ
Khái niệm mã hóa và giải mã.
4.4.1 Mạch mã hóa
►4.4.2 Mạch giải mã:
4.4.2.1 Giải mã 2 sang 4

4.4.2.4 Giải mã BCD sang 10

4.4.2.5 Giải mã LED 7 đoạn 23
Bài giảng
Tử Số TỬ SỐ
4.4.2.1 Giải mã nhị phân 2 sang 4
►Sơ đồ khối mạch giải mã 2 sang 4 IC74139
2 ngõ 2 4
3 A Y0 5 Ngõ ra tích
vào B Y1 6 cực mức
Y2 7 thấp
Ngõ điều 1 Y3
G
khiển tích cực
mức thấp
74LS139
24
Bài giảng
Tử Số TỬ SỐ
4.4.2.1 Giải mã nhị phân 2 sang 4
►Bảng hoạt động: Mạch giải mã 2 sang 4 đường IC74139
Vào Ra
G B A Y0 Y1 Y2 Y3
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
1 X X 1 1 1 1
25
Bài giảng
Tử Số TỬ SỐ
4.4.2.2 Giải mã 3 sang 8 đường IC 74138
►Sơ đồ khối mạch giải mã 3 sang 8 IC74138
1 15
A Y0
2 14
3 ngõ B Y1
3 13
vào
C Y2 8 ngõ ra
12
Y3
11 Tích cực
6
Y4
10
mức thấp
G1 Y5
3 Ngõ 4 9
G2A Y6
điều 5 7
khiển G2B Y7
74LS138
26
Bài giảng
Tử Số TỬ SỐ
►Bảng
hoạt động
mạch giải
mã 3 sang
8 đường
IC 74138
27
Bài giảng
Tử Số TỬ SỐ
►Biểu thức ngõ ra mạch giải mã 3 sang 8 đường IC 74138
Y0  G1.G2 A .G2 B .C.B. A Y4  G1.G2 A .G2 B .C.B. A
28
Bài giảng
Tử Số TỬ SỐ
4.4.2.3 Mạch giải mã 4 sang 16 (IC 74154)
►Sơ đồ khối IC giải mã

4 sang 16 (IC74154)
Ngõ ra
Ngõ tích cực
vào mức
thấp
Ngõ
điều
khiển
29
Bài giảng
Tử Số TỬ SỐ
4.4.2.4 Mạch giải mã BCD sang thập phân
►Sơ đồ khối IC giải mã BCD sang thập phân (IC 7442)
15 1
Ngõ 14
A Y0
2
vào 13
B Y1
3 10 ngõ
C Y2
mã 12 D 4 ra
Y3
BCD Y4
5
6 tác
Y5
7
Y6 động ở
8
Y7
9
mức
Y8
Y9
10 thấp
74LS42
30
Bài giảng
Tử Số TỬ SỐ
4.4.2.5 Mạch giải mã LED 7 đoạn

►Cấu trúc LED 7 đoạn Anode chung
Vào Hiển thị

a b c d e f g Đèn led
0 0 0 0 0 0 0 Sáng
1 1 1 1 1 1 1 Tắt
LED Anode
31
Bài giảng
Tử Số TỬ SỐ
CươngChương
4: Mạch4:logic
Khoa Kỹ Thuật Điện Tử II Mạchtổ
logic
hợp tổ hợp

►Cấu trúc LED 7 đoạn Cathode chung
Vào Hiển thị

a b c d e f g Đèn led
0 0 0 0 0 0 0 Tắt
1 1 1 1 1 1 1 Sáng
Led Cathode
32
Bài giảng
Tử Số TỬ SỐ
►Các IC giải mã từ NBCD sang thập phân theo phương
pháp hiển thị 7 đoạn: IC 7447, 74247 (A chung), 7448 (K
chung ), 4511 (CMOS)
Ngõ vào 6 13
►Sơ đồ khối IC 7447 2 D a 12
mã BCD 1 C b 11
B c
8421 7
d 10
A 9
e 15
f
Ngõ 3
LT g 14
điều 5
4 RBI
khiển BI/RBO LED A
LT: Lamp Test
RBI: Ripple Blanking Input 74LS47
RBO: Ripple Blanking Output
33
Bài giảng
Tử Số TỬ SỐ
Input Output
►Bảng Ngõ ĐK Ngõ dữ liệu
Hoạt LT RBI RBO D C B A a b c d e f g

1 1 1 0 0 0 0 0 0 0 0 0 0 1
Động
1 1 1 0 0 0 1 1 0 0 1 1 1 1
Mạch 1 1 1 0 0 1 0 0 0 1 0 1 1 0
1 1 1 0 0 1 1 0 0 0 0 1 1 0
Giải 1 1 1 0 1 0 0 1 0 0 1 1 0 0
1 1 1 0 1 0 1 0 1 0 0 1 0 0
Mã 1 1 1 0 1 1 0 1 1 0 0 0 0 0
1 1 1 0 1 1 1 0 0 0 1 1 1 1
Led 1 1 1 1 0 0 0 0 0 0 0 0 0 0
1 1 1 1 0 0 1 0 0 0 1 1 0 0
7 đoạn
0 1 1 X X X X 0 0 0 0 0 0 0
IC7447 X 0 1 X X X X 1 1 1 1 1 1 1
X X 0 X X X X 1 1 1 1 1 1 1
34
Bài giảng
Tử Số TỬ SỐ
6 13
2 D a 12
1 C b 11
7 B c 10
A d 9
e 15
3 f 14
5 LT g
4 RBI
BI/RBO
LED A
74LS47
Input Output
Ngõ ĐK Ngõ dữ liệu
LT RBI RBO D C B A a b c d e f g
1 1 1 0 0 0 0 0 0 0 0 0 0 1
35
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 0 0 0 1 1 0 0 1 1 1 1
36
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 0 0 1 0 0 0 1 0 0 1 0
37
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 0 0 1 1 0 0 0 0 1 1 0
38
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 0 1 0 0 1 0 0 1 1 0 0
39
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 0 1 0 1 0 1 0 0 1 0 0
40
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 0 1 1 0 1 1 0 0 0 0 0
41
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 0 1 1 1 0 0 0 1 1 1 1
42
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 1 0 0 0 0 0 0 0 0 0 0
43
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
1 1 1 1 0 0 1 0 0 0 1 1 0 0
44
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
Ngõ điều khiển Ngõ dữ liệu
0 1 1 x x x x 0 0 0 0 0 0 0
45
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
Ngoõ ñieàu Ngoõ döõ lieäu
khieån
X 0 1 X X X X 1 1 1 1 1 1 1
46
Bài giảng
Tử Số TỬ SỐ
6 13
D a
2 12
C b
1 11
B c
7 10
A d
9
e
15
f
3 14
LT g
5
RBI
4
BI/RBO
LED A
74LS47
Input Output
Ngoõ ñieàu Ngoõ döõ lieäu
khieån
X X 0 X X X X 1 1 1 1 1 1 1
47
Bài giảng
Tử Số TỬ SỐ
48
Bài giảng
Tử Số TỬ SỐ
►Biểu thức ngõ ra của mạch giải mã 7 đoạn Cathode
chung
Nhận xét: Với LED cathode chung, đèn đoạn a sẽ sáng khi
hiển thị chữ số : 0 hoặc 2, hoặc 3, hoặc 5, hoặc 7, hoặc 8,
hoặc 9.
49
Bài giảng
Tử Số TỬ SỐ
Khái niệm mã hóa và giải mã.
4.4.1 Mạch mã hóa
4.4.2 Mạch giải mã
►4.4.3 Mạch biến mã
4.4.3.1 Nhị phân sang Gray
4.4.3.2 Gray sang Nhị phân
50
Bài giảng
Tử Số TỬ SỐ
4.4.3.1 Bộ biến mã nhị phân sang Gray
►Bảng trạng thái Nhị phân Mã Gray
►Biểu thức ngõ ra B2B1B0 G2 G1 G0
000 000
001 001
010 011
►Sơ đồ mạch
011 010
100 110
101 111
110 101
111 100
51
Bài giảng
Tử Số TỬ SỐ
4.4.3.2 Bộ biến mã Gray sang nhị phân

►Bảng trạng thái
►Sơ đồ mạch
52
Bài giảng
Tử Số TỬ SỐ
4.5 MẠCH GHÉP KÊNH VÀ PHÂN KÊNH
►4.5.1 Bộ ghép kênh (MUX- Multiplexer)
4.5.1.1 Mux 2 sang 1
4.5.1.2 Mux 4 sang 1
4.5.1.3 Mux 8 sang 1
4.5.2 Bộ phân kênh (DMUX: Demultiplexer)
4.5.2.1 DeMux 1 sang 4
4.5.3 Ứng dụng MUX và DeMUX
4.5.3.1 Chuyển dữ liệu nối tiếp sang song song và
ngược lại.
4.5.3.2 Ứng dụng tạo hàm Boole
53
Bài giảng
Tử Số TỬ SỐ
4.5.1 Bộ ghép kênh (MUX- Multiplexer)
►Định nghĩa: Bộ ghép kênh còn gọi là bộ dồn kênh (hay bộ
hợp kênh), nó cũng được gọi là bộ chọn dữ liệu (Data Selector)
►Sơ đồ tổng quát
►Chức năng : dưới sự điều khiển

của tín hiệu chọn (n đầu vào điều
khiển) thực hiện chọn ra kênh nào
đó (trong số 2n kênh đầu vào) để
nối thông tín hiệu đầu vào được
chọn đến đầu ra.
54
Bài giảng
Tử Số TỬ SỐ
►Có thể hình dung hoạt động mạch
MUX như sau:
Điều khiển
55
Bài giảng
Tử Số TỬ SỐ
4.5.1.1 Mạch Ghép kênh MUX 2 sang 1 (IC 74157)

►Sơ đồ khối 1 ngõ
điều s Ngõ ra
Y
►Bảng trạng thái khiển
X0
► Biểu thức ngõ ra 2 ngõ X1
dữ liệu
Y  S.X 0  S.X 1
►Sơ đồ mạch IC 74157
Điều khiển Ra
S Y
0 X0
1 X1
56
Bài giảng
Tử Số TỬ SỐ
4.5.1.2 Mạch MUX 4 sang 1 (IC 74153)

►Sơ đồ khối ►Bảng trạng thái
2 ngõ A ĐK Ra
điều
khiển
B
Ngõ ra B A Y
Y
0 0 D0
4 ngõ D0 0 1 D1
D1
dữ 1 0 D2
liệu D2
D3 1 1 D3
IC74153
57
Bài giảng
Tử Số TỬ SỐ
4.5.1.2 Mạch MUX 4 sang 1 (IC 74153)

► Biểu thức ngõ ra Y  B. A.D0  B. A.D1  B. A.D2  B. A.D3
►Sơ đồ mạch
58
Bài giảng
Tử Số TỬ SỐ

►Sơ đồ khối
Enable G
3 ngõ A
điều B
khiển Y Ngõ ra
C
D0 Y
D1
8
D2
ngõ
D3
dữ
D4
liệu
D5
D6
D7
59
Bài giảng
Tử Số TỬ SỐ

G C B A Y
0 0 0 0 D0
0 0 0 1 D1
► Biểu thức ngõ ra 0 0 1 0 D2
0 0 1 1 D3
0 1 0 0 D4
0 1 0 1 D5
Y  G.C.B A.D0  G.C.B. A.D1  0 1 1 0 D6
0 1 1 1 D7
G.C.B. A.D2  G.C.B. A.D3 
G.C.B. A.D4  G.C.B. A.D5 
G.C.B. A.D6  G.C.B. A.D7
60
Bài giảng
Tử Số TỬ SỐ
►4.5.2 Bộ phân kênh (DeMUX: Demultiplexer)
4.5.2.1 Tổng quan DeMUX
4.5.2.1 DeMux 1 sang 4
4.5.3 Ứng dụng MUX và DeMUX
61
Bài giảng
Tử Số TỬ SỐ
4.5.2.1 Tổng quan DeMUX ( Demultiplexer)

► Định nghĩa: Bộ phân kênh là một mạch logic tổ hợp có
một đường vào và nhiều đường ra dữ liệu
►Sơ đồ khối ►Chức năng: truyền dữ liệu từ

một đường vào dữ liệu đến các
đường ra riêng biệt. Bộ phân
kênh n đường vào điều khiển
chọn 2n đầu ra.
62
Bài giảng
Tử Số TỬ SỐ
4.5.2.2 Mạch phân kênh DEMUX 1 sang 4
►Sơ đồ khối ►Sơ đồ mạch ► Biểu thức ngõ ra
Điều
A Y0
khiển
4
B Y1
Ngõ ngõ
Y2
dữ D ra
Y3
liệu
DEMUX 1 D
sang 4
63
Bài giảng
Tử Số TỬ SỐ
4.5.2 Bộ phân kênh (DMUX: Demultiplexer)
►4.5.3 Ứng dụng MUX và DeMUX
4.5.3.1 Chuyển dữ liệu nối tiếp sang song
song và ngược lại.
4.5.3.2 Ứng dụng tạo hàm Boole
64
Bài giảng
Tử Số TỬ SỐ
4.5.3.1 Chuyển đổi luồng dữ liệu từ song song sang

nối tiếp và ngược lại
►Sơ đồ
►Ví dụ
chuyển đổi
8 bit dữ liệu
song song
thành nối
tiếp
65
Bài giảng
Tử Số TỬ SỐ
4.5.3.2 Ứng dụng tạo hàm logic

►Ví dụ: Dùng Mạch MUX 8 sang 1 đường tạo hàm logic có 3
ngõ vào A,B,C và một ngõ ra Y có hoạt động như sau:
►Bảng hoạt động ►Sơ đồ mạch
66
Bài giảng
Tử Số TỬ SỐ
4.5.3.2 Ứng dụng tạo hàm logic

►Ví dụ: Dùng Mạch MUX 4 F  CBA (0,4,5,6)
sang 1 đường tạo hàm Boole
►Bảng hoạt động ►Sơ đồ mạch
Input Output
A A
C B A Y F
B B
Y F
0 0 0 D0 1
0 0 1 D1 0 +Vcc D0
0 1 0 D2 0 C D1
0 1 1 D3 0 D2
1 0 0 D0 1 D3
1 0 1 D1 1
1 1 0 D2 1
IC 74153 67
1 1 1 D3 0
Bài giảng
Tử Số TỬ SỐ
4.6 MẠCH SỐ HỌC
►4.6.1 Bộ cộng
4.6.1.1 Bộ cộng bán phần
4.6.1.2 Cộng toàn phần
4.6.2.3 Cộng song song 2 số NP 4 bit
4.6.2 Bộ trừ bán phần/ toàn phần/ Cộng trừ song
song 2 số NP phân 4 bit
4.6.3 Cộng trừ theo bù 1 và bù 2
4.6.4 Bộ cộng số BCD
4.6.5 Bộ cộng/trừ số BCD theo bù
4.6.6 Bộ nhân số nhị phân
68
Bài giảng
Tử Số TỬ SỐ
4.6.1.1 Bộ cộng bán phần (Half Adder: HA)
►Sơ đồ khối
► Biểu thức ngõ ra
►Sơ đồ mạch
69
Bài giảng
Tử Số TỬ SỐ
4.6.1.2 Bộ cộng toàn phần (Full Adder: FA)

►Sơ đồ khối
70
Bài giảng
Tử Số TỬ SỐ

►Sơ đồ mạch
71
Bài giảng
Tử Số TỬ SỐ

►Bộ cộng toàn phần (FA) từ 2 mạch cộng bán phần (HA)
72
Bài giảng
Tử Số TỬ SỐ
4.6.1.3 Bộ cộng song song 4 bit

►Cộng hai số nhị phân 4 bit A và B :
►Sơ đồ mạch bộ cộng song song 4

bit từ bộ cộng toàn phần 2 bit:
73
Bài giảng
Tử Số TỬ SỐ
4.6.1.3 Bộ cộng song song 4 bit

►Ví dụ: Bộ cộng song
song 4 bit số
A: 1111
B: 0110
Kết quả:10101
74
Bài giảng
Tử Số TỬ SỐ
4.6.1 Bộ cộng
► 4.6.2 Bộ trừ
4.6.2.1 Trừ bán phần
4.6.2.2 Trừ toàn phần
4.6.2.3 Cộng trừ song song 2 số NP phân
4 bit
75
Bài giảng
Tử Số TỬ SỐ
4.6.2.1 Bộ trừ bán phần (Half Subtractor – HS)
►Sơ đồ khối
►Sơ đồ mạch
76
Bài giảng
Tử Số TỬ SỐ
4.6.2.2 Bộ trừ toàn phần (Full Subtractor – FS)

►Sơ đồ khối
77
Bài giảng
Tử Số TỬ SỐ
4.6.2.2 Bộ trừ toàn phần (Full Subtractor – FS) (tt)

►Sơ đồ mạch
78
Bài giảng
Tử Số TỬ SỐ
4.6.2.3 Mạch cộng/trừ 2 số nhị phân 4 bit

►Sơ đồ mạch
Khi SUB/ADD = 0 mạch thực hiện phép cộng

Khi SUB/ADD = 1 mạch thực hiện phép trừ
79
Bài giảng
Tử Số TỬ SỐ
4.6.1 Bộ cộng
4.6.2 Bộ trừ
►4.6.3 Cộng trừ theo bù 1 và bù 2
4.6.3.1 Cộng trừ theo bù 1
4.6.3.2 Cộng trừ theo bù 2
80
Bài giảng
Tử Số TỬ SỐ
4.6.3.1 Mạch cộng/trừ theo bù 1
►Sơ đồ mạch
►Quy tắc: Cộng/ trừ theo bù 1 có nghĩa là số dấu trừ biến

thành dấu cộng thông qua phép bù 1. Khi thực hiện cộng,
nếu xuất hiện bit tràn thì phải cộng vào kết quả đề được
đáp số chính xác
81
Bài giảng
Tử Số TỬ SỐ
4.6.3.2 Mạch cộng/trừ theo bù 2
►Sơ đồ mạch
►Quy tắc: Cộng/ trừ theo bù 2 có nghĩa là số dấu trừ biến

thành dấu cộng thông qua phép bù 2. Khi thực hiện cộng,
nếu xuất hiện bit tràn thì phải bỏ bit đó đi
82
Bài giảng
Tử Số TỬ SỐ
4.6.4. Bộ cộng số BCD

►Quy tắc: Khi thực hiện cộng
số BCD lưu ý khi kết quả lớn
hơn 9 cần cộng 6 để hiệu chỉnh
►Sơ đồ mạch
83
Bài giảng
Tử Số TỬ SỐ
►Sơ đồ mạch
Mạch logic của mạch cộng/trừ số BCD

theo bù 9 84
Bài giảng
Tử Số TỬ SỐ
4.6.1 Bộ cộng
4.6.2 Bộ trừ
►4.6.6 Bộ nhân số nhị phân
4.6.6.1 Bộ nhân dùng mạch tổ hợp
4.6.6.2 Bộ nhân dùng mạch tuần tự
85
Bài giảng
Tử Số TỬ SỐ
4.6.6.1. Bộ nhân dùng mạch tổ hợp

►Nguyên tắc nhân
►Sơ đồ mạch
Số 2 ở đây
có nghĩa là
dịch sang
bên trái một
bit theo đúng
trình tự nhân
thông thường
86
Bài giảng
Tử Số TỬ SỐ
4.6.6.2. Bộ nhân dùng mạch tuần tự

►Sơ đồ mạch
►Ví dụ:
1001 x 100 =
Quá trình nhân sẽ dừng lại

ở số lần dịch là (n+1) với n
là số bit của số nhân
87
Bài giảng
Tử Số TỬ SỐ
4.7. MẠCH SO SÁNH
►4.7.1 Bộ so sánh bằng nhau

4.7.1.1 Bộ so sánh bằng nhau 1 bit
4.7.2 Bộ so sánh hơn
88
Bài giảng
Tử Số TỬ SỐ
►Sơ đồ mạch
89
Bài giảng
Tử Số TỬ SỐ
►So sánh hai số nhị phân 4 bit

A = a3a2a1a0 với B = b3b2b1b0
A = B suy ra: a3 = b3, a2 = b2, a1 = b1, a0 = b0
90
Bài giảng
Tử Số TỬ SỐ
4.7. MẠCH SO SÁNH
4.7.1 Bộ so sánh bằng nhau

►4.7.2 Bộ so sánh hơn
4.7.2.1 So sánh 1 bit
91
Bài giảng
Tử Số TỬ SỐ
4.7.2.1. Bộ so sánh 1 bit
►Sơ đồ mạch
92
Bài giảng
Tử Số TỬ SỐ
4.7.2.2. Bộ so sánh 4 bit (So sánh lớn hơn)
► Biểu
thức
ngõ ra
►Sơ đồ mạch
93
Bài giảng
Tử Số TỬ SỐ
2.7.2.3 Mạch so sánh hai số NP 8 bit dùng IC 7485
►Sơ đồ mạch
94
Bài giảng
Tử Số TỬ SỐ
2.7.2.3 Mạch so sánh hai số NP 8 bit dùng IC 7485
Comparing Input Cascading Input Output
► A3,B3 A2,B2 A1,B1 A0,B0 IA>B I A<B I A=B Q A>B Q A<B Q A=B
Bảng A3>B3 X X X X X X H L L
hoạt A3<B3 X X X X X X L H L
động A3 =B3 A2>B2 X X X X X H L L
IC A3 =B3 A2<B2 X X X X X L H L
7485 A3 =B3 A2=B2 A1>B1 X X X X H L L
A3 =B3 A2=B2 A1<B1 X X X X L H L
A3 =B3 A2=B2 A1=B1 A0>B0 X X X H L L
A3 =B3 A2=B2 A1=B1 A0<B0 X X X L H L
A3 =B3 A2=B2 A1=B1 A0=B0 H L L H L L
A3 =B3 A2=B2 A1=B1 A0=B0 L H L L H L
A3 =B3 A2=B2 A1=B1 A0=B0 X X H L L H
A3 =B3 A2=B2 A1=B1 A0=B0 L L L H H L
A3 =B3 A2=B2 A1=B1 A0=B0 H H L L L L

95
Bài giảng
Tử Số TỬ SỐ
4.7 Mạch so sánh
► 4.8 Mạch tạo bit kiểm tra chẵn/lẽ
4.8.1 Mã chẵn/lẻ
4.8.2 Mạch tạo bit chẵn/lẻ
4.8.3 Mạch kiểm tra chẵn/lẻ
4.10 ALU
4.11 Hazard 96
Bài giảng
Tử Số TỬ SỐ
4.8.1 Mã chẵn/lẻ
►Mã chẵn/ lẻ là hai loại
mã có khả năng phát
hiện lỗi hay dùng nhất.
►Để thiết lập loại mã
này ta chỉ cần thêm một
bit chẵn/ lẻ (bit parity)
vào tổ hợp mã đã cho,
nếu tổng số bit 1 trong từ
mã (bit tin tức + bit
chẵn/lẻ) là chẵn thì ta
được mã chẵn và ngược
lại ta được mã lẻ.
97
Bài giảng
Tử Số TỬ SỐ
4.8.2. Mạch tạo bit chẵn/lẻ
Có nhiều phương pháp mã hoá dữ liệu để phát hiện lỗi và
sửa lỗi khi truyền dữ liệu từ nơi này sang nơi khác.
Phương pháp đơn giản nhất là thêm một bit vào dữ liệu
được truyền đi sao cho số chữ số 1 trong dữ liệu luôn là
chẵn hoặc lẻ. Bit thêm vào đó được gọi là bit chẵn/lẻ.
Để thực hiện được việc truyền dữ liệu theo kiểu đưa

thêm bit chẵn, lẻ vào dữ liệu chúng ta phải:
 Xây dựng sơ đồ tạo được bit chẵn, lẻ để thêm vào n bit dữ
liệu.
 Xây dựng sơ đồ kiểm tra hệ xem đó là hệ chẵn hay lẻ với
(n + 1) bit ở đầu vào (n bit dữ liệu, 1 bit chẵn/lẻ).
98
Bài giảng
Tử Số TỬ SỐ
4.8.2. Mạch tạo bit chẵn/lẻ

►Bảng trạng thái ►Sơ đồ khối tổng quát của
mạch tạo bit chẵn/lẻ
parity lẽ
(odd parity)
parity chẵn
(even parity)
Mạch tạo bit chẵn/lẻ cho 3 bit dữ liệu d1,
d2, d3 có biểu thức ngõ ra như sau:
99
Bài giảng
Tử Số TỬ SỐ
4.8.3. Mạch kiểm tra bit chẵn/lẻ ►Bảng trạng thái
►Sơ đồ khối
 Fe = 1 nếu hệ là chẵn (Fe chỉ ra

tính chẵn của hệ).
 Fo = 1 nếu hệ là lẻ (Fo chỉ ra tính lẻ
của hệ).
100
Bài giảng ĐIỆN TỬ SỐ
4.8.3. Mạch kiểm tra bit chẵn/lẻ
►Ví dụ: Mạch kiểm tra chẳn lẽ dữ liệu 4 bit
101
Bài giảng
Tử Số TỬ SỐ
►Ví dụ: Mạch kiểm tra chẳn lẽ dữ liệu 4 bit
102
Bài giảng
Tử Số TỬ SỐ
Giới thiệu IC kiểm tra chẳn/ lẽ dữ liệu 8 bit
(IC74180)
103
Bài giảng
Tử Số TỬ SỐ
4.7 Mạch so sánh
► 4.9 Mạch tạo và giải mã Hamming
4.9.1 Tạo mã Hamming
4.9.2 Giải mã Hamming
4.10 ALU
4.11 Hazard 104
Bài giảng
Tử Số TỬ SỐ
4.9 MẠCH TẠO MÃ VÀ GIẢI MÃ HAMMING
4.9.1 Tạo mã Hamming
Sơ đồ Mạch tạo mã Hamming

Để tạo mã Hamming ta cần xác định giá trị các bit kiểm tra
tính chẵn hoặc lẻ của từ mã. Vị trí các bit kiểm tra chẵn/lẻ là
các bit có thứ tự 2i tính từ bit có trọng số nhỏ nhất.
105
Bài giảng
Tử Số TỬ SỐ
4.9.2 Giải mã Hamming
Sơ đồ mạch giải mã Hamming

Nếu mã Hamming chẵn thì Si = 0, nếu là Mã Hamming lẻ thì
Si = 1. Nếu kết quả nhận được không đúng thì tổ hợp giá trị
của các Si chính là vị trí lỗi.
106
Bài giảng
Tử Số TỬ SỐ

4.7 Mạch so sánh
► 4.10 ALU
4.11 Hazard
107
Bài giảng
Tử Số TỬ SỐ
4.10. ĐƠN VỊ SỐ HỌC VÀ LOGIC (ALU: Arithmetic Logic Unit )
Sơ đồ khối của bộ ALU 4 bit
•Mạch ALU (Arithmetic Logical Unit) là một mạch số đa chức

năng, gồm 2 khối:
•Khối số học như cộng, trừ, nhân, chia, ….
•Khối logic như AND, OR, NOT, XOR… 108
Bài giảng
Tử Số TỬ SỐ
ALU IC74181 4 bit

là một ALU tương
đương khoảng 100
cổng logic và với 4
lối vào lựa chọn nó
có thể thực hiện
được 16 chức năng
số học nhị phân
khác nhau.
109
Bài giảng
Tử Số TỬ SỐ
►Bảng hoạt
động của IC
74181
110
Bài giảng
Tử Số TỬ SỐ

4.7 Mạch so sánh
4.10 ALU
► 4.11 Hazard
111
Bài giảng
Tử Số TỬ SỐ
4.11. HAZARD TRONG MẠCH TỔ HỢP
Hiện tượng Hazard
Hazard là hiện tượng nẩy
sinh tín hiệu nhiễu trên đầu
ra của mạch tổ hợp khi tín
hiệu vào chuyển đổi trạng
thái và chính vì thế hoạt động
của mạch bị lỗi
do đặc tính trễ của cổng nên

ở cửa ra F có xuất hiện xung
nhiễu
112
Bài giảng
Tử Số TỬ SỐ
4.11. HAZARD TRONG MẠCH TỔ HỢP (tt)
Các biện pháp khắc phục Hazard
1. Đấu thêm một tụ lọc ở đầu

ra các cổng có khả năng gây
ra Hazard
2. Đưa thêm xung khoá

hoặc xung mở tới đầu vào
các cổng có khả năng gây
p1, p2 là xung dùng để khóa/
ra Hazard. mở
3. Sửa đổi thiết kế logic là nếu
xét thấy mạch có khả năng làm
nẩy sinh hiện tượng Hazard
113
Bài giảng
Tử Số TỬ SỐ
TÓM TẮT
•Phân tích/ thiết kế Mạch tổ hợp
•Mạch mã hóa/giải mã
•Mạch ghép kênh/phân kênh
•Mạch cộng/trừ
•Mạch so sánh
•Mạch tạo bit kiểm tra chẵn/lẽ
•Mạch tạo/giải mã Hamming
•ALU
•Hazard
114
Bài giảng
Tử Số TỬ SỐ

Chuong4 Machlogictohop 2013

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Chuong4 Machlogictohop 2013

Uploaded by

Copyright:

Available Formats

BÀI GIẢNG MÔN HỌC

►Sơ đồ khối tổng quát

4.1.2 Phương pháp biểu diễn chức năng logic

Bảng trạng thái

Biểu thức tối ưu

4.3 THIẾT KẾ MẠCH LOGIC TỔ HỢP

4.1 Khái niệm chung

4.4.1.4 Mã hóa ưu tiên 8 sang 3

Biến mã: chuyển đổi mã này sang mã khác

►Biểu thức ngõ ra Y0 = I1 + I3 + I5 + I7

►IC Mã hoá ưu tiên 8 sang 3

►Bảng hoạt động Mạch Mã hoá ưu tiên 8 sang 3 (IC74147)

►Biểu thức ngõ ra

4.4.2.2 Giải mã 3 sang 8

4.4.2.4 Giải mã BCD sang 10

►Biểu thức ngõ ra mạch giải mã 3 sang 8 đường IC 74138

Y0  G1.G2 A .G2 B .C.B. A Y4  G1.G2 A .G2 B .C.B. A

Y1  G1.G2 A .G2 B .C.B. A Y5  G1.G2 A .G2 B .C.B. A

Y2  G1.G2 A .G2 B .C.B. A Y6  G1.G2 A .G2 B .C.B. A

Y3  G1.G2 A .G2 B .C.B. A Y7  G1.G2 A .G2 B .C.B. A

►Sơ đồ khối IC giải mã

4.4.2.5 Mạch giải mã LED 7 đoạn

Vào Hiển thị

4.4.2.5 Mạch giải mã LED 7 đoạn

Vào Hiển thị

Hoạt LT RBI RBO D C B A a b c d e f g

4.4.3.2 Bộ biến mã Gray sang nhị phân

►Chức năng : dưới sự điều khiển

4.5.1.1 Mạch Ghép kênh MUX 2 sang 1 (IC 74157)

4.5.1.2 Mạch MUX 4 sang 1 (IC 74153)

4.5.1.2 Mạch MUX 4 sang 1 (IC 74153)

4.5.1.3 Mạch Ghép kênh MUX 8 sang 1 (IC 74151)

4.5.1.3 Mạch Ghép kênh MUX 8 sang 1 (IC 74151)

4.5.2.1 Tổng quan DeMUX ( Demultiplexer)

►Sơ đồ khối ►Chức năng: truyền dữ liệu từ

4.5.3.1 Chuyển đổi luồng dữ liệu từ song song sang

4.5.3.2 Ứng dụng tạo hàm logic

4.5.3.2 Ứng dụng tạo hàm logic

►Bảng trạng thái

► Biểu thức ngõ ra

4.6.1.2 Bộ cộng toàn phần (Full Adder: FA)

4.6.1.2 Bộ cộng toàn phần (Full Adder: FA)

4.6.1.2 Bộ cộng toàn phần (Full Adder: FA)

4.6.1.3 Bộ cộng song song 4 bit

►Sơ đồ mạch bộ cộng song song 4

4.6.1.3 Bộ cộng song song 4 bit

►Bảng trạng thái

► Biểu thức ngõ ra

4.6.2.2 Bộ trừ toàn phần (Full Subtractor – FS)

►Bảng trạng thái

4.6.2.2 Bộ trừ toàn phần (Full Subtractor – FS) (tt)

4.6.2.3 Mạch cộng/trừ 2 số nhị phân 4 bit

Khi SUB/ADD = 0 mạch thực hiện phép cộng

►Quy tắc: Cộng/ trừ theo bù 1 có nghĩa là số dấu trừ biến

►Quy tắc: Cộng/ trừ theo bù 2 có nghĩa là số dấu trừ biến

4.6.4. Bộ cộng số BCD

Mạch logic của mạch cộng/trừ số BCD

4.6.6.1. Bộ nhân dùng mạch tổ hợp

4.6.6.2. Bộ nhân dùng mạch tuần tự

Quá trình nhân sẽ dừng lại

►4.7.1 Bộ so sánh bằng nhau

► Biểu thức ngõ ra

4.7.1.2 Bộ so sánh bằng nhau 4 bit