KỸ THUẬT SỐ

FLIP FLOP

Nguyễn Duy Thảo

ngduythao76@gmail.com
Images taken from:
R. J. Tocci et ..., Digital Systems: Principles and Applications, Prentice Hall.
Thomas L. Floyd, Digital Fundamental, Prentice Hall.
Đại học Sư phạm Kỹ thuật Tp.HCM – Khoa Điện Điện tử
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NAND
1. Latch
• Mạch chốt cổng NOR
1. Latch
• Mạch chốt ngõ vào tích cực mức thấp (LOW)
1. Latch
• Mạch chốt cổng S-R có EN
R0
S
Q
Q

1. Latch
0

• Mạch chốt cổng S-R có EN

1. Latch
• Mạch chốt cổng S-R có EN
1. Latch
• Mạch chốt cổng D có EN
1. Latch
• Mạch chốt cổng D có EN
1. Latch
• Mạch chốt cổng D có EN
2. Flip Flop
• Xung đồng hồ CLK (Clock pulse)
2. Flip Flop
• Xung đồng hồ CLK (Clock pulse) được cấp FF
2. Flip Flop
• S-R Flip Flop
2. Flip Flop
• S-R Flip Flop
2. Flip Flop
• Thu hẹp xung CLK

The duration of the CLK* pulses is typically 2–5 ns.

2. Flip Flop
• S-R Flip Flop
2. Flip Flop
• J-K Flip Flop
2. Flip Flop
• J-K Flip Flop
2. Flip Flop
• J-K Flip Flop
2. Flip Flop
• J-K Flip Flop
2. Flip Flop
• J-K Flip Flop
2. Flip Flop
• D Flip Flop
2. Flip Flop
• D Flip Flop
2. Flip Flop
• D Flip Flop
2. Flip Flop
• D Flip Flop
2. Flip Flop
• Thời gian Delay
2. Flip Flop
• Thời gian Delay
2. Flip Flop
• Thời gian Set-up
2. Flip Flop
• Thời gian Hold