1.

1.1
1.2
1.3
1.4
1.5

1.6

1.1
1.1.1
1.1.2
1.1.3

1.1.4

1.1
1.1.1
60~70- ICSSIMSILSI VLSI
10/
80- ULSI 1 0 / ASIC
90- 9740
-- (0.13~0.09m)
3GHz109Hz
-

1906


a)
,

b)

EDA

EDAElectronics Design Automation)

EDA

VerlogHDL

1.1.2
1

--

--

--TTL CMOS

--

12

12~99

100~9999

10,000~99,999

106

2
1),,
2),
3),,.
4),
5)
6)

3
(1)
:

(2)
:

:EDA

1.1.3
1.

---
u
O

u
O

2
---

3 V

00000011

1.1.4
1

01---

---

a 01

(V)

+5

H()

L()

------.

(a)

(b) 16

(1): *

--------

(2)

1.1.1

1544000(1.544)

1.544 10

1
9

647.67 10 s 648ns

1.1.2 6ms10ms
q

tw=6msT=6ms+10ms=16ms

6ms
q
100% 37.5%
16ms

(3)

(T)

----

(tw )---- 50%

Q -----

tr tf ----10%90%

( ns )
5.0V

=5.0V 2.5V
0.0V

4.5V

4.5V

2.5V

tw

0.5V

tr

0.5V

tf

(4)----