1.

Koje su prednosti i nedostaci digitalnog signala u odnosu na analogni?

Prednosti digitalnih signala:imunost informacije na smetnje; laka realizacija kola za obradu i prenos digitalnih signala, laka realizacija kola za uvanje informacija predstavljenih digitalnim signalima, Mogunost regenerisanja digitalnih signala i informacija predstavljenih digitalnim signalima Cena digitalnih komponenata je znatno ni a od cene analognih !igitalna obrada signala omoguuje memorisanje signala, kao i obradu memorisanih signala "edostaci obrade digitalnih signala #a obradu digitalnih mre a je potrabno izvesno vreme i u slucaju obrade digitalnih signala visokih frekvencija njihova primena je ogranicena Postojanje $uma i niska dinamika signala% &manjenje $uma i poveanje dinamike signala se posti e poveanjem du ine digitalne rei kojom se predstavljaju brojevi% Me'utim sa poveanjem du ine digitalne rei smanjuje se brzina rada filtra% #bog toga je neophodno tra iti kompromis izme'u brzine rada filtra i veliine $umova koje generi$e digitalna mre a% 2. Kako se sve mogu predstaviti (kodirati) celobrojne numerike vrednosti u nekom digitalnom sistemu (raunaru)? ( op$tem sluaju neki broj ) se mo e predstaviti u obliku: , gde je b osnova brojnog sisetma, ci ifre brojnog sistema, n broj cifara u celobrojnom i m broj cifara u razlomljenom delu broja X.U digitalnom sistemu se najee koristi brojni sistem sa osnovom b=2, poznat kao binarni brojni sitem. Povremeno se koriste i oktalni sa osnovom b=8 i heksadecimalni sa osnovom b=16, kao i kodovi teinski !"#$, #"#$, "##$, %odovi sa povoljnim osobinama &rejov kod, 'onsonov, ()* 3. Kako se sve mogu kodirati negativni celobrojni binarni brojevi? Mogu se kodirati na tri naina: kodiranjem apsolutne vrednosti i znaka * krajnje levi bit se koristi za kodiranje znaka pr%+,-./0+/...-1; +*,-0+....-1 pomou komplemnta jedinice +nepotpuni komplement- * dobija se kada se jedinice u apsolutnoj vrednosti broja zamene nulama, a nule jedinicama, tj% kada se apsolutna vredmost broja oduzme od najveeg broja koji se mo e zapisati sa zadatim brojem bitova pr% +,-./0+/...-1; +*,-0+.///-1 pomou komplementa dvojke +potpuni komplement- 2 kada se komplementu jedinice doda . pr% +*,-0+.///3.-10+.//.-1 4. Kojim kodiranjem negativnih binarnih brojeva se operacija odu imanja mo!e svesti na operaciju sabiranja binarnih brojeva? 4odiranjem pomou potpunog komplementa ". #ecimalne brojeve $%1&3'2" i (%1&'" konvertovati u binarni oblik i i raunati njihovu ra liku $)( kori*+enjem binarne operacije sabiranja. ,e ultat dati i u heksadecimalnoj notaciji. .emu je jednaka potro*nje /(01 logikog kola? Potrosnja CM5& logickog kola zavisi od 6 uzorka, pa je zbog toga potrosnja: usled curenja usled kapacitivnog optereenja posto je te$ko merljiv uticaj disipacije usled parazitivnih

-.

kapacitivnosti i promene stanja, onda se aproksimira ekvivalentnom kapacitivno$u

P0 &.

0d ega sve avisi potro*nja /(01 logikog kola? Potro$nja CM5& kola zavisi od struje curenja+ovo je statika disipacija-, kapacitivnosti optereenja, interne kapacitivnosti i prelaznih stanja+ova zadnja 7 su dinamicka disipacija,javlja se samo prilikom promene stanja2. 3a*to je a signal na ula u /(01 logikog kola ogranieno maksimalno trajanje prednje (usponske) i adnje (sila ne) ivice signala? &ignal na ulazu CM5& logikog kola je ogranien u cilju ograniavanja disipacije, a samim tim i za$tite CM5& logikog kola od pregrejavanja i pregorevanja% "aime ako se pre'e kritini napon dolazi do

naglog poveanja struje pa tranzistor mo e da pregori% &vaki ulaz prikljuen na izlaz optereuje izlaz parazitivnom kapacitivno$u, $to za posledicu ima da je prelazni proces vei%

4.

5 kog uslova se odre6uje 7an)out /(01 logikog kola? 8an*out CM5& log% kola se odredjuje iz uslova da vreme uspostavljanja prednje i zadnje ivice na izlazu CM5& logikog kola, optereenog sa n puta kapacitivnoscu /v, sledeih logikih kola bude krae od maksimalnog vremena uspostavljanja, koje je definisano zbog disipacije u prelaznom rezimu% 8an*out je broj ulaznih prikljuaka istih takvih kola koji se mogu prikljuiti na izlaz, a da se ne naru$i dozvoljena varijacija logikog kola%

18. $apisati tabelu stanja a invertor sa ula om a kontrolu stanja visoke impendanse (tristate) na i la u ) a trostatiki invertor. 9rostatiki izlaz se naje$e sree kod baferskih kola invertorskog i neinvertorskog tipa, ali se koristi i kod kompleksnijih digitalnih kola kao $to su flipflopovi, multiplekseri, registri i memorije% 9rostatika kola su prvenstveno namenjena za primene gde se od paralelno vezanih kola jedno, i samo jedno kolo, aktivira u odre'enom vremenskom intervalu%

11. 3a*to su potrebna ) gde se primenjuju kola sa kontrolom stanja visoke impendanse na i la u? 9rostatika kola su namenjena za primene gde se od paralelno vezanih kola jedno i samo jedno kolo, aktivira u odre'enom vremenskom intervalu% "aje$e se sreu kod baferskih kola integrisanog i neintegrisanog tipa, ali se koriste i kod kompleksnijih digitalnih kola kao $to su flip*flopovi, multiplekseri, registri i memorije% 9rostatika kola imaju tzv% enable ulaz +ulaz dozvole-% 4ada je 9%8 izlaz kola je u stanju visoke impendanse, a ako je 9%1 kolo radi kao obian invertor% 4ola sa kontrolom stanja visoke impendanse na izlazu se primenjuju tamo gde postoji potreba da se vi$e izlaza ve e na zajedniku liniju, da ne bi doslo do konflilkta% Primenjuju se u slo enim digitalnim i raunarskim sistemima% 12. Kada a neko digitalno kolo ) digitalnu mre!u ka!emo da je kombinaciona a kad sekvencijalna?
!igitalna kola se prema nacinu formiranja izlaznog signala dele na kombinaciona i sekvencijalna% 4od kombinacionih digitalnih kola stanje izlaza zavisi samo od trenutnog stanja ulaza% 4ombinacione mreze mogu da sadrze proizvoljan broj logickih kola, ali ne sadrze povratnu spregu, odnosno izlazni signal bilo kog kola se ne dovodi na ulaz mreze% 4od sekvencijalnih kola stanje na izlazu zavisi od trenutnog stanja na ulazu i od predhodnog stanja na izlazu, tj% 5d sekvence +redosleda- ulaznih signala% 5va kola moraju sadrzati elemente koji imaju sposobnost pamcenja stanja%

13. $apisati tabelu istinitosti i logiku :)ju 9;0, logickog kola i njegovu reali aciju na ba i $5 kola

14. $acrtati simbol i napisati kombinacionu tabelu a koder sa 18 ula a (tastera decimalnih ci:ara) i </# i la om 9abela ide :7:1:.:/ i napisu se ispod : sve kombinacije od / do ; i onda minimizacija
:/0<. 3 <7 3 <= 3 <, 3 <; :.0<1 3 <7 3 <> 3 <, :10<6 3 <= 3 <> 3 <, :70 <? 3 <;

1". Koja je namena sinhroni acionog signala #ata =alid kod kodera?
Primena odredjenih kodera +npr% ?@7- u digitalnim sistemima moze da dovede do pogresnog kodovanja iz dva razloga: ulazni signal </ nije prikljucen na mrezu kodera, tako da kada je </ u stanju logicke jedinice, ono se ne razlikuje od stanja kada ni jedan signal nije aktivan; u slucaju da se vreme

propagacije koriscenih ABA kola razlikuje, postojace vremenski interval u kome kod nece odgovarati ulaznom signalu% 5nda se formira novi koder u kome je izlazni kod sigurno vazeci za vreme kada je sinhronizacioni signal !C0.%

1-. > emu se ra likuje prioritetni koder od neprioritetnog kodera? 4od neprioritetnog kodera u sluaju da se istovremeno aktiviraju dva ili vi$e ulaza, javlja se gre$ka, odnosno koder e generisati neispravan kod ako se oekuje ovakva situacija koristi se prioritetni koder, jer e on u ovom sluaju generisati kod aktivnog ulaza sa najvi$im prioritetom% Prioritetni koder se mo e sintezovati kori$enjem obinog kodera i prioritetne mre e% Prioritetna mre a treba da obezbedi, da kada je aktivan signal dozvole 9, bez obzira na broj aktivnih signala, na izlazu postoji samo jedan aktivan signal%

1&. $acrtati simbol i napisati komb.tabelu a dekoder 3)2 sa signalom do vole rada(9nable)

12. $acrtati kolo a generisanje bita parnosti a jedan bajt' a koje je reali ovano sa minimalnim kasnjenjem koriscenjem 9;0, kola. Dit parnosti je bit koji se dodaje podatku kako bi ukupan broj jedinica bio paran +parna parnost-, odnosno neparan +neparna parnost-%

14. $acrtati simbol' napisati tablicu istinitosti i napisati logiku :unkciju a multiplekser 2 u 1.

& 1 / / / / . . . .

& . / / . . / / . .

& / / . / . / . / .

: !/ !. !1 !7 !6 != !> !,

suma ide u ovom sluaju do , jer je n0? 28. $acrtati simbol' napisati tablicu istinitosti i napisati logiku :unkciju a demultiplekser 1 u 2.

21. $acrati simbol' napisati tabelu stanja i dijagram stanja a 1, (1/) le kolo.

22. $apisati logike :unkcije 1, (1/) le kola i nacrati njegove logike strukture kada je dominantan Set ula i kada je dominantan Reset ula .

4ada je &E le realizovan "ABA kolima on se setuje &0.,E0/, odnosno visokim nivoom, pa se ka e da je dominantan &F9,

4ada je &E le realizovan "A kolima on se setuje kombinacijom &0/,E0.,pa se ka e da je dominantan EF&F9 23. $acrati simbol' napisati tabelu stanja i dijagram stanja a 1, (1/) lec kolo sa signalom do vole.

24. $acrati simbol' napisati tabelu stanja a 1, (1/) le kolo sa signalom do vole i ula ima a direktno setovanje i resetovanje.

2". $acrati simbol' napisati tabelu stanja' logiku :unkciju i dijagram stanja a # le kolo sa signalom do vole.

2-. $acrati simbol' napisati tabelu stanja i dijagram stanja a 1, (1/) :lip):lop.

2&. $acrati simbol' napisati tabelu stanja i dijagram stanja a # :lip):lop.

22. $acrati simbol' napisati tabelu stanja i dijagram stanja a @ :lip):lop.

24. $acrati simbol i napisati :unkciju' tabelu stanja i dijagram stanja a AK :lip):lop.

A / / . . G

K / . / . G

/ / . . /

38. Koje su namene stacionarnih registara? &tacionarni registri su sekvencijalne mre e koje se koriste za privremeno memorisanje digitalnih informacija% <ko se stacionarni registar koristi da u odre'enom vremenskom trenutku zapamti promenljivu digitalnu informaciju, uobiajeno je da se takav registar naziva Be, bez obzira na nain njegove realizacije% <ko se koristi za privremeno memorisanje digitalnih podataka prilikom asinhrone razmene informacija onda se naziva bafer% Dafer registar jednim taktom se vr$i upis podataka, dok se drugim taktom koji nije sinhron sa prvim, vr$i itanje% Postavlja se fleg +&E le kolo bez signala dozvole- koji se sa jedne strane setuje, a sa druge resetuje% Postoji mogunost upisa podataka u registar, itanje podataka i brisanje sadr aja registra% &tandardni registri se koriste i za privremeno memorisanje digitalnih informacija prilikom njihove asinhrone razmene% 31. $acrtati simbol i napisati tabelu stanja a osmobitni stacionarni registar sa bidirekcionim ula noBi la nim pinovima (prikljucima) i signalom a asinhroni Clear (Reset).

4ada je ulazni signal 5F na aktivnom, niskom nivou, trostatika kola e biti aktivna, tako da e na ulazno@izlaznim prikljucima registra biti prikljueni izlazi flipflopova, a tako'e, na ulaz svakog flipflopa e biti prikljuen sopstveni izlaz% Henerisanje takvog impulsa za vreme dok je registar u izlaznom re imu +5F aktivanne menja sadr aj registra po$to se tada ponovo upisuje postojee stanje% 4ada je 5F neaktivan, trostatika kola su u stanju visoke impendanse, tako da se na ulazno@izlazne prikljuke mo e dovoditit nov sadr aj i generisanjem takta upisati u registar% 32. > emu je ra lika i me6u transparentnog i netransparentnog stacionarnog registra?

9ransparentni registar kao memorijske elemente koriste transparentna le kola% "jihova karakteristika je da dok je kontrolni ulaz na aktivnom, visokom nivou, izlaz registra prati promene ulaznih promenljivih !% Pamti zateeno stanje na ! ulazima kada kontrolni ulaz postane neaktivan% 4od transparentnog registra postoji problem la nog upisa nule% &tanje netransparentnog registra se menja aktivnom ivicom kloka, dok se stanje transparentnog registra menja samo kada je aktivan signal dozvole% 33. Koje su namene pomerakih registara? 3a *ta se koriste? Pomeraki regisrti slu e za privremeno sme$tanje informacija, koje se taktnim impulsom pomeraju za jedno mesto ulevo ili udesno% Pri pomeranju ulevo gubi se bit sa najveom te inom, a na poziciji najmanje te ine se upisuje nula% ( pomerakim registrima se mogu koristiti I4 ili ! flipflopovi ivinog ili M& tipa% (laz ! flipflopa je vezan za izlaz prethodnog% 4od ! fliflopova svaka aktivna ivica daje izlaz% Pomeraki registri se koriste za realizaciju brojaa, generatora pseudosluajnih brojeva, serijski prenos podataka, digitalni asinhroni prenos informacija, kod baferovanja memorije i pri realizaciji steka% Mogu se koristiti i za konverziju informacija iz serijskog u paralelni oblik i obrnuto% 34. $acrtati simbol i napisati tabelu stanja a osmobitni pomeraki registar sa serijskim ula om' paralelnim i la om sa kontrolom stanja visoke impendanse i signalom a asinhroni Clear (Reset).

3". $acrtati simbol i napisati tabelu stanja a osmobitni pomeraki registar sa paralelnim ula om' serijskim i la om i signalom a asinhroni Clear (Reset).

3-. $acrtati simbol i napisati tabelu stanja a osmobitni bidirekcioni pomeraki registar' sa paralelnim ula om' paralelnim i la om i signalom a sinhroni Clear (Reset).

3&. Koje su prednosti i nedostaci serijskih brojaa u odnosu na paralelne. &erijski brojai imaju vee ka$njenje, ali su zato jednostavniji, odnosno za njihovu realizaviju je potraban manji broj logikih kola% Paralelni imaju manje ka$njenje, ali zahtevaju vei broj logikih kola% Droja sa paralelnim prenosom mo e da radi na vi$im uestanostima + nego broja sa serijskim prenosom + -

% #a broja sa paralelnim prenosom koji ima

n fliflopova, da bi se generisao uslov za prebacivanje poslednjeg flipflopa u lancu, potrebno je 5 kolo sa n)1 ulazom% 4od brojaa sa serijskim prenosom koriste se dvoulazna 5 kola 32. $acrtati simbol i napisati tabelu stanja a etvorobitni dekadni </# broja sa mogu+no*+u asinhronog postavljanja (paralelnog upisa) i asinhronog resetovanja.

34. $acrtati simbol i napisati tabelu stanja a obostrani etvorobitni binarni broja sa signalima a ula ni i i la ni prenos i asinhroni Clear (Reset).

48. Kako se principski na ba i etvorobitnog binarnog brojaa mo!e reali ovati broja osnove manje od 1-? "a primer realizacija brojaa osnove .1 vr$i se ukidanjem nekih stanja a- (koliko je ulaz za reset polaznog brojaa sinhron, onda se vezuje tako da re ./.. vraa broja na nulu +ali na kraju ciklusa kada su na izlazima ./.. jer je za reset potreban taktni impuls-

b- (koliko je ulaz za reset polaznog brojaa asinhron,onda se vezuje tako da re ..// vraa broja na nulu +ali odmah na poetku ciklusa kada su na izlazima ..// jer je reset vezan za Ed kada se fliflopovi resetuju direktno i to nivoom a ne ivicom-

41. #a li je mogu+e reali ovati broja koji bi brojao u nekom proi voljnom nete!inskom kodu? !a 42. Koji se problem mo!e javiti pri itanju (preu imanju trenutnog stanja) nekog brojaa i spolja*njeg okru!enja od strane mikroprocesora' i kako se on mo!e re*iti? & obzirom da su brojaki impulsi iz okru enja koji su asinhroni u odnosu na procesor, treba realizovati prelazni re im i valjano stanje% !a bi se proitalo valjano stanje itanje se vr$i dva puta% Mikroprocesor proita stanje brojaa i smesti ga u akumulator, a pri sledeem itanju on poredi stanje brojaa sa sadr ajem akumulatora% &ignal je valjan ako je oitano stanje brojaa dva puta uzastopno isto% 9rajanje polovine mora da bude jednako polovini ka$njenja kako bi se u drugoj polovini periode moglo oitati valjano stanje% 43. 0snovne osobine 1tatikog ,C()a? &tatiki E<M predstavlja skup stacionarnih registara sa zajednikim ulaznim i izlaznim prikljucima% &elekcija registra u koji se upisuje ili iz koga se ita se vr$i adresnim dekoderom% Eealizacija samih registara se zasniva na flip * flopovima, za pamenje jednog bita koristi se jedan flip*flop% ( &E<M se mogu upisati podaci, ali i itati iz njega% Pri nestanku napajanja sadr aj &E<M*a se gubi% ( cilju smanjenja dekoderskih kola i u cilju formiranja kvadratne matrice memorijskih elija, E<M memorija se izra'uje sa dvodimenzionalnim dekodovanjem% 9ako'e se, radi vee gustine pakovanja, trazi da memorisjke elije imaju $to je mogue manji broj tranzistora% 44. $acrtati simbol' o naiti kapacitet i o naiti i navesti :)ju prikljuaka (pinova) nekog statickog ,C( integrisanog kola.

4apacitet 2 ?4D <.1 2 </ 2 <dresni pinovi + koduju lokaciju odredjenog memorijskog registra - JF +nadvuceno- 2 Jrite Fnable 2 ( slucaju da je dovedena jedinica omogucuje se citanje podatka, a ukoliko je dovedena nula moguce je upisati podatak 5F +nadvuceno- 2 kada je nula omogucava izlaz podatka, a kada je jedan onemogucava C&.+nadvuceno-, i C&1 su Chip &elect 2 (koliko na njima nije doveden ispravan signal, u nasem slucaju / i . Cip nije selektovan i na (@A pinovima je stanje visoke impedanse

4". Kako se kori*++enjem ,C( integrisanih kola kapaciteta 2 nDm mo!e ostvariti memorijski modul kapaciteta 24nD2m?

4-. > emu se ra likuje asocijativna memorija (memorija adresirana sadr!ajem) od statikog 1,C(? <socijativna memorija omoguava brzo pribavljanje podataka, pa se koristi kod ke$ memorije% <socijativna memorija radi tako $to sadr i registre preko kojih se zadaju oblici koji se tra e i postoji logika podudarnosti koja slu i za pore'enje% Pri pretra ivanju ne trazi se podudarnost svih bitova, ve samo pojedinih $to je unapred definisano% 4od statike memorije pribavljanje sadr aja se vr$i na osnovu adrese memorijske lokacije% <socijativna memorija je br a% &tatika E<M memorija predstavlja skup stacionarnih registara sa zajednikim ulaznim i izlaznim prikljucima% &elekcija registra u koji e se upisati, ili iz koga e se proitati informacija, obavlja se adresnim dekoderom, na slian nain kako se obavlja itanje E5M memorija% !a bi podaci bili ispravno upisani i proitani iz E<M memorije, slino kao i kod E5M memorija, treba voditi rauna o karakteristinim vremenima propagacije kroz kontrolna kola memorije% Ciklus itanja &E<M memorije je identian ciklusu iatanja E5M memorije% C<M se koristi u sluajevima kada je potrebno brzo pretra ivanje podataka%
Kitanje i upis u C<M memoriju obavlja se na isti nain kao i u standardnu &E<M memoriju% 4arakteristina za asocijativnu memoriju je operacija pretra ivanja 5snovna primena C<M memorije danas je pri razmeni podataka putem velikih mre a kao $to je internet%

4&. 0snovne osobine #ual port ,C()a? 5snovna osobina !ual port E<M*a je njegovo vezivanje za dva procesora koji zajedno koriste istu memoriju% !a bi procesori znali koju instrukciju mogu da izvr$e u odre'enom trenutku uvodi se specijalna logika jedinica koja spreava istovremeno upisivanje podataka oba procesora u istu memorijsku lokaciju% 42. 3a*to se kod dinamicke memorije #,C( moraju periodino 53=,EC=C@5 /5KF>15 01=9GC=C$AC? #bog konane otpornosti neprovodnog M5& tranzistora, kao i zbog male kapacitivnosti kondenzatora zapamenih napona na kondenzatoru, kada je zapamena logika jedinica eksponencijalno opada i nakon nekoliko milisekundi zapamena informacija bi se izgubila% !a se ovo ne bi dogodilo na svakih 1 do 6ms treba ponovo upisati informaciju u memorijsku eliju, odnosno treba je osve iti% !inamika memorija uvek koristi dvodimenzionalno dekodovanje, a osve avanje se obavlja istovremeno u svim elijama u jednom redu% 44. #a li je ciklus itanja dinamike memorije destruktivan (da li se ciklusom itanja gubi sadr!aj memorijske lokacije)? "ije destruktivan, jer se nakon itanja vr$i osve avanje memorije% Ciklus itanja se sastoji iz dva dela: detekcija i osve avanje% !etekcija je destruktivna, ali po$to se posle nje vr$i osve avanje sam ciklus itanja nije destruktivan% "8. #a li je pristup dinamikoj memorijskoj +eliji radi detektovanja logikog stanja u njoj destruktivan (da li se pri tome gubi pou dana in:ormacija o logikom stanju u +eliji)? Ieste, prilikom detekcije se delimino prazni kondenzator, odnosno opada napon na njemu% Po$to kondenzator predstavlja bit +odnosno uva vrednost bita- na ovaj nain se taj gubi% "1. > cemu se ra likuje 1#,C( od klasinog #,C()a? &!E<M 2 sinhronizovana je sistemskim satom i mnogo je br a od !E<M*a, &!E<M*ova unutra$nja logika stanja radi sa diskretnim komandama, za razliku od implementacije !E<M*a sa asinhronim interfejsom% "2. Koje su prednosti #,C( dinamikih memorija u odnosu na statike 1,C(? #a realizaciju dinamike memorije koristi se po jedan tranzistor za svaki bit% #nai potrebno je manje tranzistora, manje logikih kola pa je samim tim potrebna manja povr$ina silicijumske ploice za realizaciju dinamike memorije% Drzina pristupa dinamikoj memoriji je veca% "jena potro$nja je manja, ali ona mora da se osve ava, a to poveava potrosnju% !inamika memorija je dostupna preko

;7L vremena, a ,L vremena se tro$i na periodino osve avanje svih memorijskih celija +lokacija-% !inamicka memorija ima veu kapacitivnost po ipu, ali ima veu mogucnost pojave gre$ke nego statika memorija% #bog manjeg broja ipova i jednostavnije $tampane ploe, cena !E<M memorije je ni a od &E<M istog kapaciteta% "3. Koja je osnovna ra lika i me6u ,0()a i ,C()a? ( E<M memoriji je mogue upisati podatke kao i itati podatke iz nje% Pri prestanku napajanja sadr aj E<M memorije se gubi% E5M memorija ima samo mogunost itanja% 5na se programira u procesu proizvodnje, a pri nestanku napajanja njen sadr aj se ne gubi% "4. Kako se u memorijama reali uje selektovanje memorijske lokacije? &elektovanje memorijske lokacije u E<M memoriji se vr$i dekodiranjem adresnih ulaza pri emu se vr$i selekcija specifinih memorijskih lokacija koje se na taj nacin mogu proitati% #a izradu memorija veeg kapaciteta, primenjuje se dvodimenzionalno dekodovanje, tako da se smanjuje broj dekoderskih kola i istovremeno se fiziki raspored kompnenata memorije pribli ava kvadratnom obliku% ( ovom sluaju jedan dekoder se koristi za selektovanje kolone, a drugi za selektovanje vrste%

"". Koja je osnovna ra lika i me6u >= 9H,0()a i 99H,0()a? 4od (CFPE5M*a se brisanje vr$i pomou (C zraka% Drisanje se vr$i tako $to se bri$e ceo memorijski sadr aj, a kod upisa se vr$i upisivanje celog memorijskog sadr aja% 5vo nije pogodno u sluaju kada treba promeniti vrednost par bitova% 4od FFPE5M*a itanje i upis se vr$i elektricno% Drisanje, kao i upis se vr$i bit po bit% Drisanje i itanje sadr aja FFPE5M*a je sporije nego kod (C FPE5M*a ali je pogodnije u sluajevima kada se menja par bitova% #bog postojanja dva tranzistora po memorijskoj eliji i zbog potrebe da se koriste tri razliita napajanja gustina pakovanja FFPE5M memorija je vi$e nego dvosrtuko manja od gustine pakovanja (C FPE5M memorije%

"-. Koja je osnovna ra lika i me6u 99H,0()a i 7FC1I),0()a? 8B<&M je posebna vrsta FFPE5M*a% 8B<&M ima veu brzinu upisa i veu gustinu pakovanja +daleko vei kapacitet- u odnosu na FFPE5M% 4od 8B<&M E5M*a ne programira se bit po bit vec red po red $to mo e da bude nedostatak kada je potrebno promeniti sadr aj par bitova% 4od 8B<&M*a se koristi samo jedan tranzistor sa izolovanim gejtom po memorijskoj eliji, za razliku od dva tranzistora, $to je sluaj sa FFPE5M memorijom% Ciklus brisanja sektora 8B<&M memorije je relativno dugaak +reda sekunde- jer se mora obezbediti da sadr aj ostalih sektora bude neo$teen% Drisanje FFPE5M*a traje oko ./ms po rei%

"&. Koja je osnovna osobina $= ,C()a. "C E<M +postojana memorija- ima osobine E<M*a +vreme potrebno za itanje ili upis je kratko-, ali pri nestanku napajanja sadr aj ove memorije se ne gubi% "C E<M se sastoji iz statike E<M elije i FFPE5M elije% !ok ima napajanja pristupa se E<M eliji bilo radi itanja ili radi upisa, a pri nestanku napajanja sadr aj E<M*a se upisuje u FFPE5M% #a vreme dok nema napajanja sadr aj je sauvan u FFPE5M memoriji% Ponovnim uspostavljanjem napona jednim impulsom se prepisuje ceo sadr aj FFPE5M*a u E<M% "C E<M zahteva posebno kolo koje e detektovati nestanak spolja$njeg napajanja% 4ada se detektuje prekid napajanja ostaje nekoliko milisekundi za koje se sadr aj E<M*a upisuje u FFPE5M%

"2. > emu se ra likuju HCF i HFC integrisane programirljive komponente? 1ta je 7HJC? P<B ima fiksnu 5F5 memoriju, a programabilnu 5 memoriju, dok PB< ima obe memorije programabilne% PB< je kombinaciona programabilna mre a pomou koje mo e da se realizuje bilo koja funkcija oblika sume logikih proizvoda ulaznih promenljivih% 7HJC predstavlja integrisano kolo projektovano tako da se njegova unutra$nja struktura mo e konfigurisati od strane krajnjeg korisnika% !efinisanje unutra$nje strukture 8PH< komponente se vr$i uz pomo M!B jezika ili $ematskih dijagrama% (potreba 8PH< komponenti je vi$estruka, a osnovna je da se mo e koristiti za implementaciju bilo koje logike funkcije%

P<B

PB<

"4. $acrtati simbole i napisati kombinacione tabele a polusabira i potpuni sabira dva jednobitna binarna broja.

-8. Koliko je ka*njenje kro n)to bitni sabira reali ovanog potpunim sabiraima i serijskim prenosom (,ipple /arrK)? tadder%+"*.-tcarrN3tsum

4a$njenje je relativno veliko% Creme potrebno za dobijanje rezultata je jednako zbiru +"*.-*og vremena za prenos i vremena za dobijanje sume% -1. Koliko je ka*njenje kro n)to bitni sabira reali ovanog potpunim sabiraima i kolom a generisanje prenosa unapred L carrK lookahead kolom? tadder0tsetup3MtcarrN3+"@M*.-tbNpass3+M*.-tcarrN3tsum &manjeno je ka$njenje u odnosu na n*to bitni sabira realizovan potpunim sabiraima i serijskim prenosom% -2. $apisati i ra a i la ni prenos sabiraa na bitskoj po iciji i na osnovu kog se reali uje kolo a generisanje prenosa unapred)lookahead ( a reali aciju paralelnog sabiraa sa paralelnim prenosom). Oi0aiPbi pi0aiPbi ci3.0piP+Oi3ci-3. $acrtati kolo a sabiranjeBodu imanje etvorobitnih neo naenih brojeva reali ovano na ba i etvorobitnog sabiraa.

40/ sabira 40. oduzima -4. $acrtati blokovsku strukturu osmobitnog akumulacionog sabiraca i re+i kako on :unkcioni*e.

Pre poetka sabiranja treba signalom /F, u registar upisati sve nule, odnosno postaviti ,8%88888888, zatim na ulaze at sabiraa postavi prvi broj: C1%888a3(1) a3(1) a2(1) a1(1) a8(1). Po$to se brojevi Ci sabiraju sa sadr ajem registra, na izlazima sabiraa, odnosno na ulazima u registar e biti broj 11%,8MC1%C1% !ovo'enjem broja C2 na ai ulaze sabiraa, na ulaz u registar se postavlja 12%C2MC1, tako da je nakon ponovnog generisanja /FK' u registar upisan sadr aj ,2%C2MC1, &ada se na ai ulaze sabiraa postavlja broj C3 koji se sabira sa prethodnim zbirom i rezultat se upisuje u registar umesto prethodnog% "akon ? opisanih ciklusa u registru e biti upisan rezultat sabiranja ? brojeva%

-". $acrtati mno a dva neo naena etvorobitna binarna broja reali ovanog ni om sabiraa i polusabiraa (arraK multiplier) i napisati koliko je ka*njenje kro ovakav mno!a

t.*vreme proporcije kroz A kolo tf*ka$njenje koje unosi jedan potpuni sabira tsab*ka$njenje sabiraa od n bita u poslednjem nivou tuk0t.3+n*1-tf3tsab --. $acrtati blokovsku strukturu redno paralelnog mno!aa i objasniti princip rada

Mno enje brojeva C i < poinje tako $to se komandnim impulsom 1@C,@.F u stacionarni registar C upi$e binarna vrednost mno enika, u pomeraki registar < sa paralelnim upisom i serijskim izlazom vrednost mno ioca, a pomeraki registar H1 se resetuje% Pomeraki registar H1 ima mogunost paralelnog i serijskog ulaza i paralelnog serijskog izlaza% Pomeraki registar H2 je sa serijskim ulazom i paralelenim izlazom% "akon startovanja na serijskom izlazu < je logiki nivo cifre najmanje te ine mno ioca 2 b8, tako da se 5 kolima sve cifre broja C mno e sa b8, a rezultat mno enja je jedan od sabiraka n * bitnog sabiraa% -&. Kod paralelnog mno!aa koje je minimalno vreme do dobijanja valjanog re ultata mno!enja dva n)to bitna binarna broja? #a mno enje 1 n*to bitna binarna broja, kod paralelnog mno aa minimalno vreme potrebno za dobijanje valjanog rezultata je 1n% Iedan takt kod sabiranja, 1 takta za pomeranje mno ioca za jedno mesto +.3.-:n*bitova01n -2. Kog kapaciteta mora da bude ,0( memorija da bi se u nju mogla upisati tablica mno!enja dva neo naena 1-)o btina binarna broja? 6HG71

-4. 0pisati princip reali acije mno!aa dva n)to bitna binarna broja na ba i tablica mno!enja u ,0()u dva nB2 bitna neo naena binarna broja.
Proizvod se dobija sabiranjem parcijalnih proizvoda% P0<lPDl 3 1 na n pola P +<hP Dl 3 <lPDh-3 1 na n +<hPDh-

&8. Koja je :unkcijaja CB# konvertora a koja :unkcijaja #BC konvertora?

<@! konvertor ima funkcijuju da veliinu i polaritet napona +struje-, konvertuje u odgovarajuu digitalnu formu, dok !@< digitalno izra enu veliinu konvertuje u napon ili struju, kako bi se odgovarajuim naponom delovalo na sklopove sistema da obavljaju funkcije na nain kako je digitalnim sistemom, odnosno cifarski izra enom velicinom definisano% !a bi se, koriscenjem digitalnih sistema za obradu izvrsila efikasna obrada izmerenih fizickih velicina, neophodno je fizicke velicine mernim pretvaracima transformisati u elektricne, napon ili struju, a zatim napon ili struju, koja reprezentuje izmerenu velicinu u analognoj formi, transformistati u digitalno kodovan broj% Flektronsko kolo koje velicinu i polaritet napona+struje- konvertuje u odgovarajucu digitalnu formu naziva se analogno*digitalni konvertor% "akon digitalne obrade, potrebno je digitalno izrazenu velicinu konvertovati u napon ili struju, kako bi se odgovarajucim naponom+strujom- delovalo na sklopove sistema da obavljaju funkcije na nacin kako je digitalnim sistemom definisano% Flektronska kola koja obavljaju ovu konverziju se nazivaju digitalno*analogni konvertori%

&1. 1ta je re olucija CB# i #BC konvertora i kojm jedinicama se ona obino i ra!ava? (kupan broj diskretnih vrednosti koje izlazni napon !@< konvertora mo e da zauzme naziva rezolucija !@< konvertora% Eezolucija binarnih !@< konvertora se esto izra ava brojem cifara umesto brojem nivoa izlaznih napona%Eezolucija, odnosno broj nivoa kvantizacije ulaznog signala naje$e defini$e brojem bita izlazne digitalne informacije, ako je primenjen prirodni binarni kod brojem decimalnih cifara, za <@! konvertore koji generi$u izlaznu informaciju u DC! kodu% &2. .emu je jednak kvant ili kako se esto o naava kao F1< kod CB# i #BC konvertora? Eazlika izlaznih napona koji odgovaraju susednim brojevima naziva se promena za jedan bit najmanje te ine ili skraeno B&D% &3. Eta sve odre6uje tanost CB# i #BC konver ije? 9anost <@! i !@< konverzije odre'ena je sa: Eezolucijom, gre$kom konverzije koja mo e biti: statika i dinamika &4. Koje su prednosti #BC konvertora sa lestvicastom mre om u odnosu na #BC konvertor sa te inskom otpornom mre om? se n, se ili

Prednosti su u tome $to: vi$e doprinosi brzini rada mre e jer najvea otpornost u lestviastoj mre i je 1E, pa ako se uporedi uslov iz nejednaine te inske mre e datom nejednainom EQ
n

sa uslovom za otpornost u grani B&D , vidi se da u lestviastoj mre i najvea otpornost mo e

biti 1 puta manja% dinamike karakteristike su daleko bolje od karakteristika !@< konvertora sa te inskom mre om% Pored smanjenih parazitnih kapacitivnosti i manjih vrednosti otpornika u mre i, kraem vremenu postavljanja doprinosi ujednaena brzina ukljuivanja i iskljuivanja prekidaa, tako da su glicevi smanjeni% &". Koliko je taktnih impulsa potrebno a dobijanje re ultata CB# konver ije kori*+enjem )paralelnog CB# kovertora' CB# konvertora sa sukcesivnom aproksimacijom' sigma)delta CB# konvertora 4od paralelnog <@! konvertora je potreban . impuls <@! konvertora sa sukcesivnom aproksimacijom " impulsa < kod sigma*delta <@! konvertora 1" &-. $acrtati blokovsku *emu 7FC1I CB# konvertora (konvertor sa paralelnim komparatorima)

&&. $acrtati blokovsku semu CB# konvertora sa sukcesivnom aproksimacijom i dijagram principa rada konvertora.

,a lika i medju ##,2 i #,C(?

#a razliku od !!E memorijskih modula, koji se napajaju naponom od 1,=C i imaju .?6 izvoda, !!E1 memorijski moduli se napajaju naponom od .,?C i imaju 16/ izvoda% &u$tinska razlika izme'u !!E i !!E1 memorije je u arhitekturi memorijskih ipova, koja kod !!E1 ipova omoguava veu stabilnost signala podataka, $to daje mogunost za vi$e uestanosti radnog takta, a time i za vei propusni opseg, odnosno br i rad% 9ako'e je kod !!E1 memorijskih modula potro$nja elektrine energije skoro za 7/L manja nego kod !!E modula%

$acrtati arhitekturu ,0( memorije i nacrtati simbol memorije 2K N2

$acrtati blok *emu memorijskog ipa 2# arhitekture

/etvorobitni pomeracki registar simbol i tabela

4 bitni Registar sa Asinhronim resetovanjem I setovanjem

4 bitni pomeraki registar sa serijskim ula om i paralelnim i la om

4bitni binarni broja sa resetom

Eazlika izmedju BFC kola i flipflopa

Be kola i flip*flopovi su dva osnovna tipa elementarnih memorijskih kola% 4ljuna osobina flip*flopova je reakcija na ivicu, a ne na nivo taktnog signala, $to je naznaeno trouglom na ulazu za takt% Promena stanja flip*flopa inicirana je ivicom taktnog signala% (lazi flipflopa nikada direktno ne utiu na izlaz flip*flopa, ve samo defini$u stanje u koje e flip*flop biti postavljen pod dejstvom naredne aktivne ivice taktnog impulsa% Be reaguje na nivo taktnog signala% #a sve vreme dok je taktni signal aktivan le je transparentan jer se svaka promena vrednosti ulaza direktno prenosi na izlaz% ( trenutku deaktiviranja takta +prelaz sa . na /-, le pamti svoje tekue stanje% &tacionarni registar sa ! flipflopovima

Didirekcioni stacionarni registar