Problemi sprezanja digitalnih komponenata

Pripremio Dragan Markovi

Integrisana kola se proizvode u vie tehnologija. Najee se izrauju u TTL
tehnologiji (na bazi bipolarnih tranzistora), pa ih mnogi zbog toga nazivaju TTL-
kolima. U raunarskim sklopovima sreu se kola koja su izraena NMOS, CMOS i
drugim tehnologijama. Pri radu sa digitalnim integrisanim kolima treba voditi
rauna kako o njihovoj funkciji (na primer, I kolo) tako i o tehnologiji izrade, jer od
toga zavisi i postupak u radu sa njima. Sve potrebne informacije o pojedinim
integrisanim kolima mogu se nai u odgovarajuim katalozima. O tehnologiji izrade,
brzini rada i potronji moe se saznati i iz oznake integrisanog kola.

Na primer, integrisana kola u TTL tehnologiji imaju u svojoj oznaci prve dve cifre
74, a ostali brojevi specifikuju tip kola (na primer, 7474 je standardno integrisano
kolo sa dva D flip-flopa). Ako se posle cifara u oznaci nalaze i slova, onda je re o
kolima sa nekom specifinom osobinom.

Na primer, oznaka 74Lxx saoptava da se radi o kolu male potronje, a oznaka
74Hxx da se radi o kolu velike brzine.

U sluaju merenja naponskih nivoa, svi ulazni naponi u TTL kola koji su vei od 2 V
predstavljaju logiku vrednost 1 (visok nivo), a manji od 0,8 V predstavljaju logiku
vrednost 0 (nizak nivo). Ulazni nivoi izmeu 0,8 V i 2 V jesu nedefinisani nivoi.
Izlazni naponi iz TTL kola vei od 2,4 V odgovaraju visokom (1), a manji od 0,8 V
niskom (0) naponskom nivou. Napon napajanja TTL kola treba da bude stabilizovan
(dozvoljena varijacija je manja od 5%) i filtriran (dozvoljena talasnost je manja od
5%).


Karakteristini naponski nivoi kola TTL tehnologije

Postoje i integrisana kola koja u svojoj oznaci imaju sve to je gore navedeno,
samo umesto cifri 74 imaju cifre 54. To su kola za vojne potrebe i ona pravilno rade
u irokom temperaturnom opsegu od - 55 0C do + 125 0C. Integrisano kolo 54xxx
uvek, po potrebi, moe da zameni odgovarajue kolo 74xxx.
1

Integrisana kola koja su izraena u CMOS ili nekoj drugoj MOS tehnologiji veoma
su osetljiva na statiki elektricitet, zato to imaju vrlo veliku ulaznu otpornost.
Naime, usled dodira ulaznih krajeva MOS kola, lako se stvara visok elektrostatiki
potencijal koji, ukoliko je vei od 100 V, moe da "probije" ulaz u kolo i da ga
trajno oteti.

Napon napajanja MOS integrisanih kola ne mora, kao kod TTL kola, da bude
stabilizovan na 5 V, tj. u strogo propisanim granicama. Meutim, ve i mali (0,5 V)
inverzni napon napajanja moe da oteti integrisano kolo. Svi ulazni naponi manji
od 30% napona napajanja (Vdd) predstavljaju logiku vrednost 1. Ostale
meuvrednosti ulaznih napona jesu nedefinisani naponski nivoi.

Za meusobno sprezanje digitalnih komponenata (sklopova) najvanije
karakteristike predstavljaju naponski nivoi ulaznih i izlaznih krajeva, kao i struje
koje u njih utiu, odnosno, istiu iz njih. Zbog toga se logiki elementi opisuju
pomou 8 osnovnih parametara.
Parametar TTL Schottky NMOS CMOS
Propagaciono vreme kanjenja (po ulazu) 10ns 9,5ns 25ns 35ns
Vol maksimalni izlazni napon niskog nivoa pri
punom optereenju
0,4V 0,5V 0,4V 0,01V
Voh maksimalni izlazni napon visokog nivoa
pri punom optereenju
2,4V 2,0V 2,4V 4,99V
Vil maksimalni ulazni napon niskog nivoa 0,8V 0,8V 0,8V 1,5V
Vih minimalni ulazni napon visokog nivoa 2,0V 2,0V 2,0V 3,5V
Iol maksimalna pozitivna struja koja tee u
izlaz niskog nivoa (Vol)
16 mA 8 mA 1,6 mA 0,4 mA
Ioh maksimalna negativna struja koja tee iz
izlaza visokog nivoa (Voh)
-0,4
mA
-0,4 mA
-0,2
mA
-0,5
mA
Iil maksimalna negativna struja koja tee iz
ulaza pri Vol
-1,6
mA
-0,4 mA 2,5 mA 10 pA
Iih maksimalna pozitivna struja koja tee u
ulaz pri Voh
40 mA 20 mA 2,5 mA 10 pA

Kada se za izlaz jednog logikog kola vee ulaz sledeeg, prenos niskog nivoa
signala bie pouzdan samo ako je ispunjen uslov Vol Vil. Iz tabele se vidi da je taj
uslov ispunjen za kola sve tri tehnologije kod kojih, znai, postoji naponska
kompatibilnost (razlika Vil - Vol naziva se imunitetom na smetnje). Meutim, u
sluaju prenosa visokog nivoa signala potreban uslov je Voh Vih; ovaj uslov nije
ispunjen ako je prvi stepen NMOS kolo (Voh = 2,4 V), a sledei stepen CMOS kolo
(Vih = 3,5 V). To znai da se za izlaz NMOS kola ne sme direktno vezati ulaz CMOS
kola, ve je potrebno izmeu njih umetnuti neko kolo za prilagoavanje.

Osim naponske, potrebno je da postoji i strujna kompatibilnost meusobno
spregnutih komponenti. Kada struja tee u neki sklop (kolo), kae se da je on
"ponor" (engl. sink) struje, a kada struja tee iz sklopa (kola), kae se da je on
izvor (engl. source) struje. Na primer, kada je na ulazu u Schottky TTL kolo logika
0 (Vil 0,8 V), takav ulaz je izvor struje od 0,4 mA, pa u tom sluaju izlaz
prethodnog stepena mora da bude "ponor" struje od 0,4 mA.

Iz ovoga sledi da, ukoliko su na izlazu nekog stepena prikljueni ulazi vie kola,
2
tada takav stepen treba da je sposoban da bude izvor ili ponor struje koju
zahtevaju sva prikljuena kola. Ovakav sluaj se esto javlja kod jednosmerne
sabirnice sa jednim predajnikom i vie prijemnika. Pojedini prijemnici, pak,
predstavljaju za sabirnicu, u zavisnosti od tehnologije izrade, razliita optereenja,
zbog ega projektant treba da konsultuje prethodnu tabelu. U sluaju da
standardna TTL kola, zbog velike ulazne struje Iil, preoptereuju prethodni stepen,
treba koristiti kola Schotky TTL tehnologije koja imaju etiri puta manju Iil.
Ubacivanjem PNP tranzistora na ulaz standardnog TTL kola njegova ulazna struja I1
se smanjuje osam puta.

U mikroraunarskom sistemu esto je predajnik (mikroprocesor) izraen u NMOS
tehnologiji, a i prijemnici (memorije i interfejsi) izraeni su u NMOS tehnologiji.
Dodatni problem sa ovom tehnologijom predstavlja to to takvi sklopovi imaju
relativno veliki ulazni kapacitet (10 do 160 pF), koji usled njegovog punjenja
izaziva kanjenje, tj. usporava dostizanje praga okidanja (prebacivanja) prijemnika.
U sluaju vie prijemnika (na primer, memorijskih komponenata) prikljuenih na
sabirnicu, kapaciteti se (poto su u paralelnoj vezi) sabiraju, to produava vreme
pristupa memoriji. Ovo moe da ima za posledicu da memorija na instrukciju
itanja ili upisivanja ne reaguje u vreme koje je za to predvieno, tj. stoji na
raspolaganju. Da bi se izbegli problemi ove vrste, jedno bafersko kolo (tzv. drajver
sabirnice) umee se izmeu NMOS predajnika i sabirnice. Ovo bafersko kolo ima
malu ulaznu, a veliku izlaznu struju. Ono se ne izrauje u standardnoj TTL, ve u
nekoj drugoj tehnologiji.

Podatke o TTL i CMOS kolima, kao i druge informacije iz oblasti elektronike, moete
nai na sledeim adresama:

http://www.twysted-pair.com/index.htm
http://www.ee.washington.edu/circuit_archive/parts/
http://ourworld.compuserve.com/homepages/Bill_Bowden/
http://www.hobby-electronics.com/CircuitCollectionIndex.htm

3