Professional Documents
Culture Documents
Temel Mantik Devreleri̇
Temel Mantik Devreleri̇
ELEKTRK-ELEKTRONK TEKNOLOJS
Ankara, 2012
NDEKLER
AIKLAMALAR ................................................................................................................... iii
GR ....................................................................................................................................... 1
RENME FAALYET-1 ..................................................................................................... 3
1.SAYI SSTEMLER.............................................................................................................. 3
1.1 Saylar ............................................................................................................................ 3
1.2. Say Sistemlerinin Dntrlmesi ............................................................................... 4
1.2.1. Desimal (Onluk) Saynn Binary (kilik) Sayya evrilmesi ................................. 4
1.2.2. Binary (kilik) Saynn Desimal (Onluk) Sayya evrilmesi ................................ 4
1.2.3. kili (Binary) Say Sistemini Onaltlk (Hexadesimal) Say Sitemine evirmek .. 5
1.2.4. Onaltlk (Hexadesimal) Saynn kilik (Binary) Sayya evrilmesi ................... 5
1.3. kili Say Sisteminde Toplama ...................................................................................... 7
1.4. kili Say Sisteminde karma ...................................................................................... 8
1.4.1. Tmleme (Complementer) Yntemi le karma ................................................. 8
1.4.2. Direkt karma .................................................................................................... 10
UYGULAMA FAALYET .............................................................................................. 12
LME VE DEERLENDRME .................................................................................... 14
RENME FAALYET-2 ................................................................................................... 15
2.Mantksal KAPI DEVRELER ........................................................................................... 15
2.1.Mantksal (Lojik) Kaplar ............................................................................................ 16
2.2 Mantksal Entegre eitleri .......................................................................................... 25
2.2.1 TTL (Transistr Transistr Lojik 74XX).............................................................. 25
2.2.2 CMOS (Complementary Metal Oxide Semiconductor-Tamamlayc Metal Oksit
Yar letken - 40XX)...................................................................................................... 26
UYGULAMA FAALYET .............................................................................................. 29
LME VE DEERLENDRME .................................................................................... 46
RENME FAALYET3 .................................................................................................. 47
3.BOOLEAN MATEMAT ............................................................................................... 47
3.1. Boolean lemleri ........................................................................................................ 47
3.1.1.Boolean Matematii Sembolleri ........................................................................... 47
3.1.2. Boolean Toplama ve arpma .............................................................................. 48
3.2. Boolean Kanunlar ...................................................................................................... 48
3.2.1. Yer Deitirme Kanunu ....................................................................................... 48
3.2.2. Dalma Kanunu .................................................................................................. 49
3.3. Boolean Matematii Kurallar .................................................................................... 49
3.4. De Morgan Teoremleri................................................................................................ 51
3. 5. Saysal Devre Tasarm .............................................................................................. 55
3.5.1. Boolean fadesinden Saysal Devrelerin izilmesi ............................................. 55
3.5.2. Saysal (Lojik) Devreden Boolean fadenin Elde Edilmesi ................................ 57
3.5.3. Dalga Diyagramnn izilmesi ........................................................................... 59
UYGULAMA FAALYET .............................................................................................. 61
LME VE DEERLENDRME .................................................................................... 62
RENME FAALYET-4 ................................................................................................... 63
4. KARNOUGH HARTASI ................................................................................................. 63
4. 1. Deiken Saysna Gre Karno Haritas .................................................................... 63
4.1.1. Deikenli Karno Haritas .................................................................................. 63
4.1.2 Deikenli Karno Haritas .................................................................................... 64
i
ii
AIKLAMALAR
AIKLAMALAR
KOD
522EE0245
ALAN
Elektrik-Elektronik Teknolojisi
DAL/MESLEK
Dal Ortak
MODLN ADI
MODLN TANIMI
SRE
40/32
N KOUL
YETERLK
MODLN AMACI
ETM RETM
ORTAMLARI VE
DONANIMLARI
iii
LME VE
DEERLENDRME
iv
GR
GR
Sevgili renci,
Dijital elektronik, aa ayak uydurmak isteyen, yeni teknolojileri takip etmek isteyen
bir renci iin renilmesi gereken bir konudur. Kolay anlalabilir ve renilebilir olmas,
devre tasarmnn kolay ve esnek olmas dijital elektronii cazip klan zelliklerdir. Teknik
elemanlar hzl sanayilemenin, ekonomik, sosyal ve kltrel kalknmann en nemli
unsurudur. Hzl ve srekli retim teknik elemanlarn ayn dili kullanmalar ile salanr. Yar
iletkenlerin ucuzlamas, retim tekniklerinin hzlanmas sonucu gnlk yaamda ve i
yerlerinde kullanlan aygtlarn byk bir blm dijital elektronik devreli olarak retilmeye
balamtr. Dijital devreler hassas alt, az yer kaplad, az g harcad iin tercih
edilmektedir.
Sizlerde bu modl aldktan sonra dnya standartlarnda saysal elektronikte
kullanlan say sistemlerini, devreleri sadeletirmede kullanlan boolean matematiini, lojik
devrelerde kullanlan entegreleri tanyabilecek, tasarmn yapabilecek, lojik devrelerin
sembollerini tanyp devre emalarn kolaylkla izebilecek ve izilmi olan devre
emalarn da okuyabileceksiniz. Karno haritalarn kullanarak saysal( lojik) devre
tasarmnda kullanlan lojik devreyi en abuk en sade ekliyle tasarlayp izebileceksiniz.
RENME FAALYET1
RENME FAALYET-1
AMA
Say sistemlerini reneceksiniz. Dijital elektronik devrelerin tasarm, retim ve
onarm srelerini anlayabilmek iin matematik kurallarn ve saylar bilmek arttr.
ARATIRMA
1.SAYI SSTEMLER
1.1 Saylar
Dijital (saysal) elektronikte drt eit say sistemi kullanlmaktadr. Bunlar :
Binary say sisteminde iki adet say bulunur. Bunlar 0 ve 1 dir. Bu yzden binary
say sisteminin taban 2'dir. (1011 )2 eklinde yazlr. Bu say sistemine ngilizce'de ikili say
anlamna gelen binary numbers yani binary say sistemi denilmitir. Her say dijit olarak
ifade edilir ve basamaklar 2'nin kuvveti olarak yazlr. rnein 4 dijitten (haneden) oluan
yani 4-bitlik bir saynn bit arlklar 2,2,2,2 'dr. Bit arlklarnn en kk olduu dijite
en kk deerlikli say (least significant digit, LSD), bit arlnn en byk olduu dijite
ise en byk deerlikli say (most significant digit) denir. MSB taraf en arlkl bit, LSB
taraf en kk deerlikli bittir.
Binary Say
Oktal Say
Hexadesimal Say
0000
0001
0010
0011
0100
0101
0110
0111
1000
10
1001
11
10
1010
12
11
1011
13
12
1100
14
13
1101
15
14
1110
16
15
1111
17
Tablo 1.1de 0dan 15e kadar desimal , binary, oktal, say hexadesimal saylarn
karlklar grlmektedir.
Not 1: Oktal( sekizlik) saynn desimal (onluk) sayya evrilmesi
Oktal say sisteminde taban 8 olduu iin ilemlerimizde bu taban kullanacaz.
rnek : (25) 8 oktal saysn desimal sayya evirelim.
(25) 8 = 2 x 8 + 5 x 8 => 2 x 8 + 5 x 1 = 16 + 5 = 21 10 bulunur.
rnek : (147) 8 oktal saysn desimal sayya evirelim.
(147) 8 = 1 x 8 2 +4x81+ 7 x 8 => 1 x 64+4x8 +7x 1 = 64 + 32+7 = (103) 10 bulunur.
Not 2: Binary (ikilik) saynn oktal (sekizlik) sayya evrilmesi
Binary sayy sekizlik (oktal )sayya evirmek iin binary say sa taraftan yani LSB
olan taraftan itibaren 3er 3er gruplara ayrlr ve her grubun oktal karl yazlr.
rnek: (01011101)2 = ()8 oktal karln bulunuz.
zm: 3erli gruplara ayrrsak;
01 011 101
1
3
5
(01011101)2 = (135)8 bulunur.
rnek: (1010111)2 = ()8 oktal karln bulunuz.
zm: 3er 3er gruplara ayrrsak;
1 010 111
1
2
7
(1010111)2 = (127)8 bulunur.
Not 3: Oktal (sekizlik)saynn binary(ikilik) sayya evrilmesi
Oktal sayy binary sayya evirmek iin oktal saynn her biri 3 bitlik binary sayya
evrilir.
rnek : (432)8 = ( .. )2 saysn binary sayya eviriniz.
zm: (432)8 =
4
3
100 011 010
2
(432)8 = ( 100011010 )2
bulunur.
( B=11dir)
6
rnek:
11001(25)
10011(19)
6 olur.
Burada karma ilemi yaplrken 1. saynn MSB (most significant digit) tarafndan
iki tane 1 alp 2. saydan karyoruz.
rnek:
(4.
11
UYGULAMA FAALYET
UYGULAMA FAALYET
Aada 10 say sisteminde verilen sayy ikilik say sitemine eviriniz.
(9)10 = (..)2
zm:
(9)10 desimal saysn binary sayya evirme ilemi
12
KONTROL LSTES
Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iin
Evet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizi
kontrol ediniz.
Deerlendirme ltleri
1
2
3
4
5
6
Evet Hayr
Onlu (desimal)
say sistemini ikili (binary) say sistemine
evirebildiniz mi?
kili (binary) say sistemini onlu (desimal) say sistemine
evirebildiniz mi?
kili (binary) say sistemini onaltl (hexadesimal) say sitemine
evirebildiniz mi?
Onaltl (hexadesimal) say sistemini say ikili (binary) sitemine
evirebildiniz mi?
kili say sisteminde toplama yapabildiniz mi?
kili say sisteminde karma yapabildiniz mi?
DEERLENDRME
Deerlendirme sonunda Hayr eklindeki cevaplarnz bir daha gzden geiriniz.
Kendinizi yeterli grmyorsanz renme faaliyetini tekrar ediniz. Btn cevaplarnz
Evet ise lme ve Deerlendirme ye geiniz.
13
LME VE DEERLENDRME
LME VE DEERLENDRME
Aada verilenleri istenen say sistemlerine eviriniz.
1.
2.
3.
4.
5.
6.
DEERLENDRME
Cevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevap
verirken tereddt ettiiniz sorularla ilgili konular faaliyete geri dnerek tekrarlaynz.
Cevaplarnzn tm doru ise bir sonraki renme faaliyetine geiniz.
14
RENME FAALYET2
AMA
RENME FAALYET-2
ARATIRMA
Matematik ilemleri yapan ve, vedeil, veya, veyadeil, zel veya, zel
veyadeil, deil kaplarn gerekletiren entegreleri, kataloglar ve interneti
kullanarak inceleyeniz. Bu kaplarn eitleri, isimleri hakknda bilgi toplaynz
ve her bir kap iin bir entegrenin katalog bilgilerini yaznz.
Giri
A
0
1
k
C
0
1
16
DEL kapsnn bir girii ve bir k vardr. Deil (NOT) kaps giriine uygulanan
lojik bilgiyi kna tersini alarak aktaran kapdr. Bir baka ifade ile giriine lojik
1uygulanrsa kta lojik 0, girite lojik 0 uygulanrsa kta lojik 1 veren kapdr. Bu
zelliinden dolay evirici, tersleyici de denilmektedir. Bir ifadenin rnein Ann tersi (A
veya A ) eklinde yazlr.
Giri k
A
0
1
B= A
B
1
0
Elektriksel
edeerinde
grlecei gibi eer anahtar ak
(lojik 0) ise
lamba (lojik 1)
yanacaktr.
Anahtar
kapal
olduunda (lojik 1) ise lamba (lojik
0) yanmayacaktr.
ekil 2.5: Deil (NOT) kaps elektriksel edeeri
7404 entegresi iinde alt adet DEL (NOT) kaps bulundurur. Bu entegre
kullanlrken alt taneden herhangi biri veya birden fazla Deil kaps birlikte kullanlabilir.
17
C = A.B
B
0
1
0
1
k (C)
0 (Lamba Yanmaz )
0 (Lamba Yanmaz )
0 (Lamba Yanmaz )
1 (Lamba Yanar )
ekil
2.9da
diyotlu
ve
kaps
grlmektedir.Burada A=1 ve B=1 (lojik 1)
uygulanrsa D1 ve D2 diyotlar kesimde olacaktr.
nk diyotlara ters polarma uygulanm
olacaktr. k (F) ise +Vcc yani 5V (lojik 1)
grlecektir. Dier durumlarda girilere A=0,
B=1 ya da A=1, B=0 durumunda diyotlardan biri
iletimde olacaktr. Bu durumda k (F) 0 (lojik
0) olacaktr. A=0, B=0 durumunda ise her iki
diyot iletimde olaca iin yine k 0 olacaktr.
ekil 2.9 : Diyotlu ve kaps
19
C = A+B
B
0
1
0
1
0
1
1
1
k (Q)
(Lamba Snk )
(Lamba Yanar )
(Lamba Yanar )
(Lamba Yanar )
lamba (lojik 1)
C=
k
C
1
1
1
0
C=
ekil 2.19: VEYA DEL (NOR) kaps sembol k ifadesi ve doruluk tablosu
7402 entegresi iyapsnda drt adet Veya Deil (NOR) kaps bulundurur. Entegre
kullanlrken i yapsna baklarak herhangi biri veya birka kap birlikte kullanlabilir. Dier
entegrelerde olduu gibi 14 nu.l ayak +5 V ve 7 nu.l ayak ase (Gnd) ye balanmaldr.
zel Veya kaps iki girii bir k olan bir kapdr. Bu kap XOR diye de
gsterilebilir. Bu kapnn zellii eer girilerin ikisi de ayn ise yani A= B= 0 veya A= B =
1 olduunda k lojik 0 olmaktadr. Eer girilerin ikisi de farkl ise yani A= 1, B= 0 veya
A= 0, B = 1 olduunda k lojik 1 olmaktadr.
zel Veya kapsnn ilemlerinde zel toplama ilemi ( ) olarak kullanlr.
Giriler
A
B
0
0
0
1
1
0
1
1
k
C
0
1
1
0
C = A B = A. + .B
ekil 2.22 : zel Veya kaps sembol ve k ifadesi
k ifadesinde grld gibi zel Veya kaps iki Deil kaps (A ve B) , iki Ve
kaps (AB ve AB) ve bir Veya kaps ile de elde edilebilir.
23
7486 entegresinin iinde drt adet zel Veya(Ex-Or) kaps bulunur. Entegre
kullanlrken herhangi biri veya birden fazlas kullanlabilir. Her entegrede olduu gibi
kullanm yaplan entegrenin +5V ve ase (Gnd) ayaklar balanmaldr.
ekil 2.26. zel Veya Deil (EX-NOR) elektriksel edeeri ve zel veya deil kaps i yaps
24
ekil 2.27: zel Veya Deil (EX-NOR) kapsnn dier kaplarla elde edilmesi
74HC tipi entegreler yksek hzl CMOS devrelerdir, TTL hz ile ok az g tketen
4000 serisinin birletirilmesi ile oluturulmutur. 74LS ailesiyle ayn pin klar olacak
ekilde dzenlenmitir. 74 HC girilerinin 74LS klar ile srlmesi gvenli deildir.
nk lojik 0 iin kullanldnda voltaj aral uygun deildir. Bunun yerine 74HCT
kullanlmaldr.74HCT ailesi 74HC ve 74LS TTL ailesinin zel olarak birletirilmi bir
versiyonudur, dolaysyla 74HCT serisi bir entegre uygun bir ekilde 74 LS ile ayn sistemde
gvenle kullanlabilir. Aslnda 74HCT ailesi birok devrede 74LS yerine kullanlabilir.
Bu entegreler statik elektrik asndan hassastrlar. Bir pine dokunmak statik olarak arj
olmasna sebep olabilir ve entegre devreyi bozabilir. Entegre devreler kullanma zamanna
kadar koruma klflarnda tutulmaldr.
Tip
Yaylm Gecikmesi
k Empedans
Maks. alma Frekans
Tipik Vcc Deeri
Maksimum Vcc Deeri
40..A
50 ns
100..400 ohm
885 Khz
3...12 V
3...15 V
40..B
150 ns
400 ohm
280 Khz
3...15 V
3...18 V
40..UB
60 ns
100..400 ohm
885 Khz
3...15 V
3...18 V
NOT: Yaylm gecikmesi (propagation delay): Bir lojik devrenin giriine verilen
bilgiye gre kn deiim hzn nano saniye cinsinden gsterir. Bir mantk
kaps kendi giriinde meydana gelen deiiklie annda cevap vermez yani bir
zaman gecikmesi olur. Bu gecikmeye yaylma gecikmesi denir.
27
TTL
5V DC
Miliamper
Dk
Hzl
CMOS
3 V -18 V DC
Mikroamper
ok yksek
Yava
10
20 mW
50MHz
50
2 mW
25 MHz
%20
%50
Hzl almal.
Ekonomik olmal.
Is deimelerinden etkilenmemeli.
28
UYGULAMA FAALYET
UYGULAMA FAALYET
DC 5 Volt g kayna
Bread Board
1 Ad. 7407 TTL Entegre
2 Ad. 220 Watt diren
1 Ad. Yeil LED diyot
1 Ad. Krmz LED diyot
Giri
A
0
1
A
Girii
1
0
Y
k
1
0
k
C
Doruluk tablosu
29
lem Basamaklar
neriler
Entegrenin
ayaklarnn
srasna dikkat ediniz.
devre
30
UYGULAMA FAALYET
Aadaki uygulama faaliyetini yaparak entegreli DEL devrelerini kurabileceksiniz.
Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz.
Deneyde kullanlacak malzemeler:
DC 5 Volt g kayna
Bread Board
1 Ad. 7404 TTL Entegre
2 Ad. 220 Watt diren
1 Ad. Yeil LED diyot
1 Ad. Krmz LED diyot
7404 entegresi i yaps kaps
Giri
A
0
1
A
Girii
1
0
Y
k
1
0
k
Y
Doruluk tablosu
31
lem Basamaklar
neriler
Entegrenin
ayaklarnn
srasna dikkat ediniz.
Girie 0 verildiinde k 1
veya girie 1 verildiinde k
0 olmaldr.
32
UYGULAMA FAALYET-3
Aadaki uygulama faaliyetini yaparak entegreli iki girili VE kaps devrelerini
kurabileceksiniz.
Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz.
Deneyde kullanlacak malzemeler:
DC 5 Volt g kayna
Bread Board
1 Ad. 7408 TTL Entegre
3 Ad. 220 Watt diren
2 Ad. Yeil LED diyot
1 Ad. Krmz LED diyot
Balant kablolar
33
Giriler
A
B
0
0
0
1
1
0
1
1
k
Y
lem Basamaklar
Deneyi yaparken ncelikle entegreyi (7408) bread
boarda yerletiriniz.
emaya uygun olarak dier devre elemanlarnn
montajn yapnz.
Deneyi yaparken 5 voltluk DC besleme
kaynann (+) ucunu 7408 evtegresinin 14
numaral ayana,(-) ucunu ise 7 numaral
ayana balaynz.
A,B anahtarlarn giri konumlarn yukardaki
doruluk tablosuna uygun ekilde yaparak deneyi
yapnz.
Doruluk tablosunu deney sonularna gre
doldurunuz.
A, B giri dalga formlar verilmi olan devrenin,
k sinyali dalga formunu iziniz
ki girili AND lojik kapsnn matematiksel
ifadesini yaznz.
ki girili AND lojik kapsnn edeer elektrik
devresini iziniz.
ki girili AND lojik kapsnn Alman (DIN) ve
Amerikan (ANSI) standardna gre sembollerini
iziniz.
ki girili AND lojik kaplaryla girili AND
lojik kapsnn elde edilmesinin eklini iziniz.
34
neriler
UYGULAMA FAALYET-4
Aadaki uygulama faaliyetini yaparak entegreli girili VE kaps devrelerini
kurabileceksiniz.
Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz
Deneyde kullanlacak malzemeler:
DC 5 Volt g kayna
Bread Board
Balant kablolar
Giriler
A B C
0
0
0
35
k
Y
lem Basamaklar
Deneyi yaparken ncelikle entegreyi (7408)
bread boarda yerletiriniz.
emaya uygun olarak dier devre
elemanlarnn montajn yapnz.
Deneyi yaparken 5 voltluk DC besleme
kaynann (+) ucunu 7408 entegresinin 14
numaral ayana,(-) ucunu ise 7 numaral
ayana balaynz.
A,B,C girilerine yukardaki doruluk
tablosuna uygun ekilde 0 ve 1 uygulayarak
deneyi yapnz.
Doruluk tablosunu deney sonularna gre
doldurunuz.
A, B,C giri dalga formlarna gre verilmi
olan devrenin, k sinyali dalga formunu
iziniz.
girili AND lojik kapsnn matematiksel
ifadesini yaznz.
girili AND lojik kapsnn edeer
elektrik devresini iziniz.
36
neriler
Entegrenin
ayaklarnn
srasna dikkat ediniz.
+5 V kaynanz lojik 1,
ase(Gnd) yi de lojik 0
olarak kullannz.
UYGULAMA FAALYET-5
Aadaki uygulama faaliyetini yaparak entegreli iki
devrelerini kurabileceksiniz.
girili Veya(OR)
DC 5 Volt g kayna
Bread Board
1 Ad. 7432 TTL Entegre
4 Ad. 220 Watt diren
3 Ad. Yeil LED diyot
1 Ad. Krmz LED diyot
Balant kablolar
IC 7432 VEYA kaps i yaps
37
kaps
Giriler k
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
ekil 2.39. Doruluk Tablosu
lem Basamaklar
Deneyi yaparken ncelikle entegreyi (7432)
bread boarda yerletiriniz.
emaya uygun olarak dier devre
elemanlarnn montajn yapnz.
Deneyi yaparken 5 voltluk DC besleme
kaynann (+) ucunu 7432 entegresinin 14
numaral ayana,(-) ucunu ise 7 numaral
ayana balaynz.
A,B,C girilerine yukardaki doruluk
tablosuna uygun ekilde 0 ve 1 uygulayarak
deneyi yapnz.
Doruluk tablosunu deney sonularna gre
doldurunuz.
A, B,C giri dalga formlarna gre verilmi
olan devrenin, k sinyali dalga formunu
iziniz.
girili VEYA (OR) lojik kapsnn
edeer elektrik devresini iziniz.
38
neriler
Entegrenin
ayaklarnn
srasna dikkat ediniz.
+5 V kaynanz lojik 1,
ase(Gnd) yi de lojik 0 olarak
kullannz.
UYGULAMA FAALYET-6
Aadaki uygulama faaliyetini yaparak entegreli iki girili Vedeil(Nand)
devrelerini kurabileceksiniz.
kaps
DC 5 Volt g kayna
Bread Board
1 Ad. 7400 TTL Entegre
3 Ad. 220 Watt diren
2 Ad. Yeil LED diyot
1 Ad. Krmz LED diyot
7400 entegresi i yaps
Giriler k
A B
Y
0
0
0
1
1
0
1
1
ekil 2.41:IC 7400 ile yaplan VEDEL (Nand) kaps
39
B
Girii
1
0
A
Girii
1
0
Y
k
1
0
lem Basamaklar
Deneyi yaparken ncelikle entegreyi (7400)
bread boarda yerletiriniz.
emaya uygun olarak dier devre
elemanlarnn montajn yapnz.
Deneyi yaparken 5 voltluk DC besleme
kaynann (+) ucunu 7400 entegresinin 14
numaral ayana,(-) ucunu ise 7 numaral
ayana balaynz.
A,B girilerine yukardaki doruluk
tablosuna uygun ekilde 0 ve 1 uygulayarak
deneyi yapnz.
Doruluk tablosunu deney sonularna gre
doldurunuz.
A, B giri dalga formlarna gre verilmi olan
devrenin, k sinyali dalga formunu iziniz.
girili NAND lojik kapsnn
matematiksel ifadesini yaznz.
girili NAND lojik kapsnn edeer
elektrik devresini iziniz.
40
neriler
Entegrenin
ayaklarnn
srasna dikkat ediniz.
UYGULAMA FAALYET-7
Aadaki uygulama faaliyetini yaparak entegreli iki girili Veya deil (NOR) kaps
devrelerini kurabileceksiniz.
Aada verilen uygulamay ilem basamaklarna uygun olarak gerekletiriniz.
Deneyde kullanlacak malzemeler:
DC 5 Volt g kayna
Bread Board
1 Ad. 7402 TTL Entegre
3 Ad. 220 Watt diren
2 Ad. Yeil LED diyot
1 Ad. Krmz LED diyot
Giriler k
A
B
C
0
0
0
1
1
0
1
1
ekil 2.44 :IC 7402 ile yaplan VEYA DEL (Nor) kaps
41
B
Girii
1
0
A
Girii
1
0
Y
k
1
0
lem Basamaklar
Deneyi yaparken ncelikle entegreyi (7402)
bread boarda yerletiriniz.
emaya uygun olarak dier devre
elemanlarnn montajn yapnz.
Deneyi yaparken 5 voltluk DC besleme
kaynann (+) ucunu 7402 entegresinin 14
numaral ayana,(-) ucunu ise 7 numaral
ayana balaynz.
A,B girilerine yukardaki doruluk
tablosuna uygun ekilde 0 ve 1 uygulayarak
deneyi yapnz.
Doruluk tablosunu deney sonularna gre
doldurunuz.
A, B giri dalga formlarna gre verilmi olan
devrenin, k sinyali dalga formunu iziniz.
girili NOR lojik kapsnn matematiksel
ifadesini yaznz.
girili NOR lojik kapsnn edeer
elektrik devresini iziniz.
42
neriler
Entegrenin
ayaklarnn
srasna dikkat ediniz.
UYGULAMA FAALYET-8
Aadaki uygulama faaliyetini yaparak entegreli iki
kaps devrelerini kurabileceksiniz.
DC 5 Volt g kayna
Bread Board
1 Ad. 7486 TTL Entegre
3 Ad. 220 Watt diren
2 Ad. Yeil LED diyot
1 Ad. Krmz LED diyot
IC 7486 entegresi i yaps
Giriler k
A B
Y
0
0
0
1
1
0
1
1
43
B
Girii
1
0
A
Girii
1
0
Y
k
1
0
lem Basamaklar
Deneyi yaparken ncelikle entegreyi (7486)
bread boarda yerletiriniz.
emaya uygun olarak dier devre
elemanlarnn montajn yapnz.
Deneyi yaparken 5 voltluk DC besleme
kaynann (+) ucunu 7486 entegresinin 14
numaral ayana,(-) ucunu ise 7 numaral
ayana balaynz.
A,B girilerine yukardaki doruluk
tablosuna uygun ekilde 0 ve 1 uygulayarak
deneyi yapnz.
Doruluk tablosunu deney sonularna gre
doldurunuz.
A, B giri dalga formlarna gre verilmi olan
devrenin, k sinyali dalga formunu iziniz.
girili Exor lojik kapsnn matematiksel
ifadesini yaznz.
44
neriler
Entegrenin
ayaklarnn
srasna dikkat ediniz.
KONTROL LSTES
Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz becerileri Evet,
kazanamadnz becerileri Hayr kutucuuna (X) iareti koyarak kendinizi deerlendiriniz.
1
2
3
4
5
6
7
8
9
Deerlendirme ltleri
Kap devrelerinin semboleri renildiniz mi?
Kap devrelerinin k ifadeleri renildiniz mi?
Kap devrelerinin doruluk tablolarn izebildiniz mi?
Kap devrelerinin elektriksel edeeri izilebiliyor mu?
ki girili kaplardan girili kap yapabildiniz mi?
Devrenin almasn kontrol edebildiniz mi?
TTL entegreleri rendiniz mi?
CMOS entegreleri rendiniz mi?
TTL ile CMOS entegre arasndaki farklar rendiniz mi
?
Evet
Hayr
DEERLENDRME
Deerlendirme sonunda Hayr eklindeki cevaplarnz bir daha gzden geiriniz.
Kendinizi yeterli grmyorsanz renme faaliyetini tekrar ediniz. Btn cevaplarnz
Evet ise lme ve Deerlendirmeye geiniz.
45
LME VE DEERLENDRME
LME VE DEERLENDRME
Aadaki cmlelerin banda bo braklan parantezlere, cmlelerde verilen bilgiler
doru ise D, yanl ise Y yaznz.
1.
2.
(..) Tampon kaps iki kat arasnda empedans uygunluu salamak iin
kullanlr.
3.
4.
5.
6.
7.
8.
9.
10.
11.
() Veyadeil kaps bir veya kaps ile bir deil kapsnn edeeridir.
12.
() zel veya kaps girileri ayn olduunda knda lojik 0 veren kapdr.
DEERLENDRME
Cevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevap
verirken tereddt ettiiniz sorularla ilgili konular faaliyete geri dnerek tekrarlaynz.
Cevaplarnzn tm doru ise bir sonraki renme faaliyetine geiniz.
46
RENME FAALYET3
RENME FAALYET3
AMA
Boolean matematiini reneceksiniz.
Dijital elektronik devrelerin tasarm, retim ve onarm srelerini anlayabilmek iin
Boolean matematik kurallarn bilmek arttr. Sadeletirme ilemleri de kullanlarak dijital
devrelerin daha az kap ile gerekletirilmesini salar.
ARATIRMA
Boolean matematii nedir? Nerelerde kullanlr, Boolean matematik kurallarn
aratrnz? Aratrma sonularn arkadalarnz ile tartnz?
3.BOOLEAN MATEMAT
Devre matematiinin temeli, George BOOLE (1815 - 1864) tarafndan 1847 'de
mantn, matematiksel analizi zerine yazm olduu tez ile ortaya kmtr. Ancak bu
dnce, 1938 'den sonra Bell laboratuvar tarafndan yaplan rleli devrelerle telefon
iletmelerinde uygulama alan bulabilmitir. Daha sonra da elektronik devrelerinin temeli
olmutur. Boolean matematii basit bir matematiktir. Yalnz anahtar devrelerde ok nemli
rol oynar. Lojik devre tasarmnda ve lojik devrelerin basitletirilmesinde kullanlr.
"Boolean matematii" saysal devrelerin analiz ve tasarmn salayan matematiksel teoridir.
Saysal bilgisayar devreleri uygulamasnda, ikili deikenler zerinde tanmlanan saysal
operasyonlar gsterir. Boolean matematii ikili say sistemine dayanr. Bu sistemde yer
alan 0 ve 1, srasyla ak (OFF) ve kapal (ON) devrelerle e anlamldr.
0.0=0
0.1=0
1.0=0
1.1=1
eklinde de yazlabilir.
48
=0
=0
=1
=0
=1
=0
=1
ise
= 1
veya A = 1 ise
= 0dir.
veya (A+A = A)
veya (A.A = A)
veya (A. =0)
veya (A+ = 1)
Yutma kural
a) A+A.B = A
b) A.(A+B) = A
VE (And) kural
a) 0.A = 0
b) 1.A = A
VEYA (Or) kural
a) 1+A = 1
b) 0+A = A
Yukardaki kurallarn VEYA ve VE kapsna uygulanm olarak klarnda oluan
Boolean deeri aada gsterilmektedir.
49
50
)= .
)= +
(Teorem -1)
(Teorem-2)
51
_
Teorem-2 iin ise (
____ __ __ __
a)XYZ = X + Y + Z
_____
__ __ __ __
b) WXYZ = W + X + Y + Z
________ _ _ _
c) X + Y + Z = X Y Z
____________
_ _ _ _
d)W + Y + X + Z = W Y X Z
rnek : A.(A.B+C) ilemini sadeletiriniz.
= A.A.B + A.C (A.A=A)
= A.B + A.C
(A parantezine alnrsa)
= A.(B+C)
olur.
rnek : B.
= B.( +A)+ .
= 1.B+ .
= B+ .
= B+
olur.
53
54
__
rnek : C= {(A+B) + (A +B).B}
55
rnek : Y= (
).
( B.C ) . A
Y= (
56
).
( B.C) .A
zm: Her bir kap giri ve k ifadesi devredeki son kapya kadar yazlarak
ifade elde edilir.
rnek: Aadaki verilen saysal devrenin kna ait Boolean ifadesini bulunuz.
57
zm: Her bir kapnn giriine ve kna ait ifadesi yazlarak k ifadesi elde
edilir.
zm: emadaki her lojik kapnn kna k ifadeleri teker teker yazlr. Sonuta
en sondaki girili VE kapsyla arplr.
58
Pozitif mantk
Saysal (dijital) elektronikte, bir devre tasarm yaplrken o devreye ait lojik ifade
doruluk tablosu oluturulur. Bu lojik ifadeye gre dorudan devre kurulursa maliyet artar.
fadenin en son hlinin bulunmas gerekir. Boolean matematii ile bu denklemlerin en sade
hle getirilmesi saysal (lojik) denklemlerin zm yaplmaktadr. En sade hle gelen
ifadenin ya da denklemin doruluk tablosu yaplarak bu denklemin k dalga diyagramn
elde etmek mmkndr.
imdi daha nceden incelediimiz Boolean ifadesini ele alarak nce doruluk
tablosunu daha sonrada k dalga diyagramnn nasl yapldn grelim.
Y=A.B + A.(B + C) + B.(B + C) fonksiyonunu Boolean kanunlarn kullanarak en
basit hle getirdiimizde
Y=A.B + A.(B + C) + B.(B + C) = A.C + B sonucu elde edilmiti.
59
Deikenler
Sra
0
1
2
3
4
5
6
7
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A ve C nin
sonucu
A.C
0
0
0
0
0
1
0
1
C
0
1
0
1
0
1
0
1
A.C+B
0+0
0+0
0+1
0+1
0+0
1+0
0+1
1+1
k fadesi
Y
A.C+B
0
0
1
1
0
1
1
1
Yukardaki tablo aslnda iin en zor ksmyd. Bu tablo bize Y= A.C + B ifadesinin
girilerinin ald deere (lojik 0 veya lojik 1) gre kn hangi deeri (lojik 0 veya lojik 1)
alacan gstermektedir.
Tabloyu diyagram hline getirmek istersek yapmamz gereken lojik devrelerde
kullanlan kare dalgay uygun ekilde izmektir.
C Girii
B Girii
A Girii
A.C
(A.C+B)
Sra
UYGULAMA FAALYET
UYGULAMA FAALYET
1.
2.
Y=
3.
Y=
4.
5.
KONTROL LSTES
Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iin
Evet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizi
kontrol ediniz.
1
2
3
4
5
6
7
Deerlendirme ltleri
Verilen ifadelerin zmn yapabildiniz mi?
lemleri doru sralamada yapabildiniz mi?
Boolean matematii kurallarn kullanarak lojik
sadeletirebildiniz mi?
Lojik devreyi takip ederek k ifadesini bulabildiniz mi?
k ifadesi verilen devreyi kaplarla izebildiniz mi?
lemleri verilen srede yapabildiniz mi?
lemlerde tertip ve dzene uydunuz mu?
Evet Hayr
ifadeleri
DEERLENDRME
Deerlendirme sonunda Hayr eklindeki cevaplarnz bir daha gzden geiriniz.
Kendinizi yeterli grmyorsanz renme faaliyetini tekrar ediniz. Btn cevaplarnz
Evet ise lme ve Deerlendirmeye geiniz.
61
LME VE DEERLENDRME
LME VE DEERLENDRME
Aadaki ilemleri yapnz.
1.
3
4.
Y= A.
.C +
DEERLENDRME
Cevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevap
verirken tereddt ettiiniz sorularla ilgili konular faaliyete geri dnerek tekrarlaynz.
Cevaplarnzn tm doru ise bir sonraki renme faaliyetine geiniz.
62
RENME FAALYET4
RENME FAALYET-4
AMA
Karno haritalarn kullanarak hzl bir ekilde lojik devre tasarm ile ilgili bir
problemi sadeletirecek ve en kararl, en ekonomik devreyi tasarlayarak tekniine uygun
ekilde hatasz kurup altracaksnz.
ARATIRMA
4. KARNOUGH HARTASI
Bir nceki konuda anlattmz Boolean matematiinde yaplan sadeletirmeleri karno
haritasnda daha kolay ve daha gvenilir yapmak mmkndr. Karno haritas, sadeletirme
ve dijital devre tasarmnda kullanlmaktadr. Deiken saysna gre karno haritas
dzenlenir. rnein 2 deiken (A B), 5 deiken (A B C D E) vb. Karno haritas en fazla 6
deikenli eitlikleri sadeletirmede kullanlr. Aada deiken saysna gre karno
dzenlemeleri anlatlmtr.
Tablo 4.3 : Drt deikenli kano haritasnda deiken yerlerini gsteren tablolar
65
Tablodan karno diyagramna baka bir aktarm ekli daha vardr. Bu durum 4
deikenli karno ya (1) leri aktarrken daha pratik olmaktadr. Hata yapma ihtimalini
azaltmaktadr.
Eer tablo hazrlanrken sol ba tarafa saylarn binary karlklarn desimal (veya
satr nu. diyebiliriz) olarak yazarsak karno haritasnda da karlk gelen yere de 1leri
yazarsak daha abuk sonuca gidebiliriz.
Tablodaki satr nu.lar karnoda kendi hcrelerine yazlmtr. rnein 3 nul satra
denk gelen ABC girii (0 1 1) ve y k 1 karno iinde 3 nu. l hcreye yazlmtr. Yine 1,6
ve 7 nu.l satrlara da denk gelen karno hcrelerine 1ler yazlmtr.
66
68
69
fade
A.
A.B
.B
+ A.B
70
Bu ifadeye gre devre emasn izmemiz gerekir. Eer devre emas izilecek olsa
adet VE kaps ve bir adet VEYA kaps ayrca A ve B nin Deillerini alacak Deil kaps
izmek durumundayz. Karno haritasn kullanarak ayn ii gren daha ksa bir ifadeyi elde
edeceiz ve elde edeceimiz ifade ksa olduu iin yaplan devre daha az elemanla yaplm
olacaktr.
Eer bu doruluk tablosuna gre karno haritas hazrlarsak:
in ( A deil) bulunduu
M2 grubunu yazacak olursak M2= A olur. Burada da B ile ilgili hibir ey yazamayz.
nk dier stun Ann ve B nin deilini barndrmaktadr, hem 0 hem de 1 vardr. Bu
nedenle seilmez.
Karno ile ortaya kan ifade
Y=M1+M2 = B + A
olmutur.
Grld gibi devre ayn ii gren bir adet VEYA kapsyla yaplabilmektedir.
Devrenin emasn karno haritas kullanmadan yaparsak aadaki gibi olacaktr. ki
ema arasndaki fark gryorsunuz. Her iki ekli de incelerseniz karno haritasnn neden
kullanld hakknda size daha iyi bir fikir verecektir.
71
Devre, yukardaki devrenin yapt iin aynsn yapan ama daha az elemandan
meydana gelmi daha sade bir devre olacaktr.
rnek: y = A.B.C' + A'.B'.C + B.C eklinde verilen fonksiyonu karno yntemi
ile sadeletiriniz.
72
zm: Hatrlanaca zere daha nce bu ifadenin doruluk tablosu yaplmt. Tablo
aadaki gibi olmutur.
AB
blgesi
00
01
A blgesi
11
10
C
0
blgesi
C
blgesi
B blgesi
blgesi
blgesi
73
imdi elde edilen tabloya gre A,B,C deikenlerine ait Y k ifadesiyle alacak
olursak drt adet 1den olumaktadr. Bu ifade karno haritasna yerletirilirse aadaki gibi
olmaktadr.
74
y = (A' . C) + (B . C) + (A . B)
eklinde olacaktr.
olur.
olacaktr.
76
zm: Karno haritas iinde gruplama ilemi, ikinin katlar olacak ekilde ve en
fazla 1 kapsayacak ekilde yaplr. Karno haritas iinde
adet 1 olduundan y1 ve y2 olmak zere iki grup
olumutur.
ncelikli olarak gruplara ait k ifadeleri arpmlar
eklinde yazlacak ve daha sonra gruplar toplanacaktr.
y1 'e ait k ifadesi yazlrsa, burada A deimi B ise
deimemitir.
Y = A + B olur.
77
78
79
Y = D
zm: Karno haritasnn keleri bir grup , ortadaki drt adet (1) bir grup yaplr.
80
81
UYGULAMA FAALYET
UYGULAMA FAALYET
Aadaki verilen rnek ve zmleri tekrarlaynz.
Aada verilen karno ifadelere gre k ilemlerine ait zmlemeleri inceleyiniz.
rnek: Aadaki karno haritasnn k ifadesini yaznz.
82
zm:
83
KONTROL LSTES
Bu faaliyet kapsamnda aada listelenen davranlardan kazandnz beceriler iin
Evet, kazanamadklarnz iin Hayr kutucuklarna ( X ) iareti koyarak rendiklerinizi
kontrol ediniz.
Deerlendirme ltleri
1
Evet Hayr
DEERLENDRME
Deerlendirme sonunda Hayr eklindeki cevaplarnz bir daha gzden geiriniz.
Kendinizi yeterli grmyorsanz renme faaliyetini tekrar ediniz. Btn cevaplarnz
Evet ise lme ve Deerlendirmeye geiniz.
84
LME VE DEERLENDRME
LME VE DEERLENDRME
Aadaki ilemleri yapnz.
1.
2.
3.
4.
5.
6.
MODL DEERLENDRME
MODL DEERLENDRME
Aadaki cmlelerin banda bo braklan parantezlere, cmlelerde verilen bilgiler
doru ise D, yanl ise Y yaznz.
1.
2.
3.
4.
5.
6.
7.
yazlr.
8.
()kilik saylarda 1+1= 10dur.
9.
()Ve kaps toplama kapsdr.
10.
()Ve kapsnn elektriksel edeeri iki seri anahtara bal bir lambadr.
11.
()ki girili Veya kapsnda girilerden biri 1 ise k 0 dr.
12.
()zel Veya kapsnn k ifadesi C = A B = A. + .B dir.
13.
()Tampon kaps devrede katlar birbirinden izole eder.
DEERLENDRME
Cevaplarnz cevap anahtaryla karlatrnz. Yanl cevap verdiiniz ya da cevap
verirken tereddt ettiiniz sorularla ilgili konular faaliyete geri dnerek tekrarlaynz.
Cevaplarnzn tm doru ise bir sonraki modle gemek iin retmeninize bavurunuz.
86
CEVAP ANAHTARLARI
CEVAP ANAHTARLARI
RENME FAALYET-1N CEVAP ANAHTARI
1.a
1.b
1.c
1.d
2.a
2.b
2.c
2.d
3.a
3.b
3.c
3.d
1
2
3
4
5
6
26
55
35
27
72
167
123
53
6A
D7
53
6D
4.a
4.b
4.c
4.d
5.a
5.b
5.c
5.d
6.a
6.b
6.c
6.d
17
156
116
123
16
57
9D
FF
(110001)2
(1010100)2
(101000)2
(101001)2
D
Y
D
D
D
8
9
10
11
12
Y
D
D
D
D
+ A.B +A.
=AB+AB = AB
3
4
Y=A.B +
87
1.
4.
5.
6.
88
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
89
NERLEN KAYNAKLAR
NERLEN KAYNAKLAR
90
KAYNAKA
KAYNAKA
http://www.alldatasheet.com
91