Vi Mach 8255

Tim boi : nguyenvanbientbd47@gmail.
com B¸o ço thùc tËp tèt nghiÖp
PhÇn I – T×m hiÓu mét sè linh kiÖn

8255
1. CÊu tróc cña 8255
Vi m¹ch 8255 lµ vi m¹ch cì lín LSI, thêng ®îc gäi lµ m¹ch phèi ghÐp vµo/ra
song song lËp tr×nh ®îc. Do kh¶ n¨ng mÒm dÎo trong çc øng dông thùc tÕ nã lµ
m¹ch phèi ghÐp ®îc dïng rÊt phæ biÕn cho çc hÖ vi xö lý 8, 16, 32 bit, Vi m¹ch 40
ch©n nµy cã çc ch©n nh sau:
U1
34 4
33 D0 PA0 3
32 D1 PA1 2
31 D2 PA2 1
30 D3 PA3 40
29 D4 PA4 39
28 D5 PA5 38
27 D6 PA6 37
D7 PA7
5 18
36 RD PB0 19
9 WR PB1 20
8 A0 PB2 21
35 A1 PB3 22
6 RESET PB4 23
CS PB5 24
PB6 25
PB7
14
PC0 15
PC1 16
PC2 17
PC3 13
PC4 12
PC5 11
PC6 10
PC7
8255
Cã 24 ®êng dÉn lèi vµo/ra xÕp thµnh 3 cæng song song ( portA, portB, portC).
Mét nöa cæng C ( PC4 … PC7) thuéc nhãm A, cßn nöa kia thuéc nhãm B.
Ch©n Reset ph¶i ®îc nèi víi tÝn hiÖu Reset chung cña toµn hÖ thèng (khi Reset
çc cæng ®îc ®Þnh nghÜa lµ cæng vµo ®Ó kh«ng g©y ra sù cè cho çc m¹ch ®iÒu
khiÓn).
TÝn hiÖu CS ®îc nèi cíi m¹ch t¹o xung chän thiÕt bÞ ®Ó ®Æt m¹ch 8255 vµo mét
®Þa chØ c¬ së nµo ®ã. Çc tÝn hiÖu ®Þa chØ A0, A1 sÏ chän ra 4 thanh ghi bªn trong
8255: mét thanh ghi ®Ó ghi tõ ®iÒu khiÓn (CWR – control word register) cho ho¹t
®éng cña 8255 vµ 3 thanh ghi kh¸c øng víi çc cæng lµ PA, PB, PC ®Ó ghi ®äc d÷
liÖu theo b¶ng:
Híng chuyÓn sè liÖu víi

A1 A0 CS RD WR LÖnh (cña VXL) VXL
0 0 0 0 1 §äc PortA PortA →D0 ÷ D7
0 1 0 0 1 §äc PortB PortB →D0 ÷ D7
1 0 0 0 1 §äc PortC PortC →D0 ÷ D7
1 1 0 0 1 Kh«ng cã gi¸ trÞ
0 0 0 1 0 Ghi PortA D0 ÷ D7 → PortA
0 1 0 1 0 Ghi PortB D0 ÷ D7 → PortB
1 0 0 1 0 Ghi PortC D0 ÷ D7 → PortC
1 1 0 1 0 Ghi thanh ghi D0 ÷ D7 → Thanh ghi
®iÒu khiÓn ®iÒu khiÓn
x X 1 x X Vi m¹ch ë tr¹ng Kh«ng cã trao ®æi sè liÖu
th¸i trë kh¸ng
cao
3
T×m hiÓu mét sè linh kiÖn
Tim boi : nguyenvanbientbd47@gmail.com B¸o ço thùc tËp tèt nghiÖp
TÝnh linh ho¹t cña vi m¹ch nµy thÓ hiÖn ë kh¶ n¨ng lËp tr×nh. Ta cã thÓ ®Æt çc
mode ho¹t ®éng th«ng qua thanh ghi ®iÒu khiÓn. Çc ch©n D0 ÷ D7 t¹o nªn kªnh d÷
liÖu 2 híng cã ®é réng 8 bit. TÊt c¶ d÷ liÖu khi truy nhËp ghi hoÆc ®äc ®îc dÉn qua
kªnh d÷ liÖu nµy.
Tr¹ng th¸i logic ghi/®äc ®îc nhËn biÕt qua çc tÝn hiÖu ®iÒu khiÓn CS , RD , WR .
Trao ®æi th«ng tin víi 8255 chØ cã thÓ ®îc tiÕn hµnh khi CS = 0. Khi RD = 0 d÷ liÖu
cña cæng ®îc chän ®îc ®a ra kªnh d÷ liÖu vµ cã thÓ ®îc sö dông bëi çc vi m¹ch
kh¸c. Khi WR = 0, th× moi viÖc x¶y ra ngîc l¹i. Çc bit ®Þa chØ A0 vµ A1 cïng víi
çc tÝn hiÖu ghi ®äc b¸o cho biÕt sÏ truy nhËp lªn cæng nµo.
S¬ ®å khèi m« t¶ chøc n¨ng cña 8255:
§iÒu PA0÷PA7
khiÓn 8 PortA
nhãm (8)
A
D0÷D7
§Öm
sè liÖu
PC7÷PC4
4 PortC
nöa
cao (4)
RD
§iÒu PC3÷PC0
WR PortC
khiÓn
4 nöa
Logic nhãm
thÊp
A1 ®iªï B
(4)
khiÓn
A0 ®äc
ghi
Reset PB0÷PB7
PortB
(8)
8
CS
2. Çc chÕ ®é lµm viÖc cña 8255
Cã 2 lo¹i tõ ®iÒu khiÓn cho 8255:
• Tõ ®iÒu khiÓn ®Þnh nghÜa cÊu h×nh cho çc cæng PA, PB, PC.
• Tõ ®iÒu khiÓn lËp/xo¸ tõng bit ®Çu ra cña PC.
Tuú theo lÖnh ghi vµo thanh ghi ®iÒu khiÓn khi khëi ®éng vi m¹ch mµ ta cã
çc PortA,B,C ho¹t ®éng ë:
• Çc chÕ ®é 0, 1, 2 kh¸c nhau.
4
• ChiÒu trao ®æi sè liÖu kh¸c nhau.

2.1. Tõ ®iÒu khiÓn ®Þnh nghÜa cÊu h×nh cho çc cæng
D¹ng thøc tõ ®iÒu khiÓn ®Ó ®Þnh nghÜa cÊu h×nh cho 8255:
D7 D6 D5 D4 D3 D2 D1 D0
Cê =1 MA1 MA0 A CA MB B CB
Nhãm A Nhãm B
Chän chÕ ®é PCL(thÊp):
00: mode 0
01: mode 1 1: vµo
1x: mode 2 0: ra
PB:
PA:
1: vµo
1: vµo
0: ra
0: ra
PCH: Chän chÕ ®é:

1: vµo
1: vµo 0: ra
0: ra
2.2. Tõ ®iÒu khiÓn lËp xo¸ bit ra PCi
D¹ng thøc cña tõ ®iÒu khiÓn dÓ lËp xo¸ PCi:
D7 D6 D5 D4 D3 D2 D1 D0
0 0 0 0 S/R
1: LËp PCi
0: Xo¸ PCi
1 1 1 1 0 0 0 0
1 1 0 0 1 1 0 0
1 0 1 0 1 0 1 0
3 bit ®Þa chØ

cña 8 bit PC
PC7PC6 PC5PC4 PC3 PC2PC1 PC0
Çc chÕ ®é lµm viÖc cña 8255 cã thÓ ®îc ®Þnh nghÜa b»ng tõ ®iÒu khiÓn
CWR. 8255 cã 3 chÕ ®é lµm viÖc:
• Mode 0: Vµo/ra c¬ së. Trong chÕ ®é nµy mçi cæng PA, PB, PCH
vµ PCL ®Òu cã thÓ ®îc ®Þnh nghÜa lµ çc cæng vµo hoÆc ra.
• Mode 1: Vµo/ra cã xung cho phÐp. Trong chÕ ®é nµy mçi cæng
PA,PB cã thÓ ®îc ®Þnh nghÜa thµnh cæng vµo hoÆc ra víi çc tÝn
hiÖu mãc nèi ( handshaking ) do çc bit t¬ng øng cña cæng PC
trong cïng nhãm ®¶m nhËn.
• Mode 2: Vµo/ra 2 chiÒu. Trong chÕ ®é nµy chØ riªng cæng PA cã
thÓ ®îc ®Þnh nghÜa thµnh cæng vµo ra 2 chiÒu víi çc tÝn hiÖu mãc
5
nèi do çc bit cña cæng PC ®¶m nhiÖm. Lóc nµy cæng PB cã thÓ
lµm viÖc trong chÕ ®é 0 hoÆc 1.
Trong chÕ ®é 0, ngêi ta cã thÓ dïng çc bit cña PC ®Ó lËp xo¸ ®Ó ®iÒu khiÓn
hoÆc ®èi tho¹i víi çc thiÕt bÞ ngo¹i vi, chÕ ®é nµy cßn gäi lµ chÕ ®é lËp xo¸
tõng bit cña PC:
WR, RD D0÷ D7
A0,A1,
Mode 0
B C A
PB0÷ PB7 PA0÷ PA7

PC0÷ PC3 PC4÷ PC7
Mode 1
B PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 A
IBFB STBB INTRA STBA IBFA I/O I/O PA0÷ PA7

Cöa vµo PB0÷ PB7
INTRB
Cöa ra PB0÷ PB7
OBFACK
B B
I/O I/O ACKOBF
A A PA0÷ PA7
§èi tho¹i cöa B §èi tho¹i cöa A
Mode 2
B PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 A
INTRA STBA IBFA

PB0÷ PB7
I/O ( mode 0) ACK A PA0÷ PA7
§èi tho¹i (mode 1)
OBF A
Cöa B ë mode 0 hoÆc 1 §èi tho¹i cöa A
GhÐp nèi 8255 víi hÖ vi xö lý

• 8255 lµm viÖc ë mode 0
Trong chÕ ®é 0, 8255 cho mét kh¶ n¨ng xuÊt vµ nhËp d÷ liÖu ®¬n gi¶n qua 3
cæng A,B,C. PA, PB, PC ®îc sö dông ®éc lËp víi nhau, 3 ®êng d©y ®Òu ®îc dïng ®Ó
trao ®æi sè liÖu hoÆc th«ng tin vÒ ®iÒu khiÓn vµ tr¹ng th¸i mét çch b×nh ®¼ng víi
nhau vµ tuú ý lùa chän:
PA0 ÷ PA7
PC0 ÷ PC3
8255
PC4 ÷ PC7
PB0 ÷ PB7
6

Lµ chÕ ®é vµo/ra cã chèt, tøc lµ cã sù ®èi tho¹i gi÷a ngo¹i vi vµ hÖ vi xö lý th«ng
qua çc bit PortC. Cã 2 nhãm:
Nhãm A: gåm PortA dïng ®Ó trao ®æi sè liÖu vµ nöa PortC cao( PC4 ÷ PC7 ) ®Ó
®èi tho¹i gi÷a vi xö lý vµ ngo¹i vi.
Nhèm B: gåm PortB dïng ®Ó trao ®æi sè liÖu vµ nöa PortC thÊp( PC0 ÷ PC3 ) ®Ó
®èi tho¹i gi÷a vi xö lý vµ ngo¹i vi.
Híng vµ chÕ ®é 1 cña PortA, PortB do tõ lÖnh ®iÒu khiÓn quyÕt ®Þnh, çc tÝn hiÖu
®èi tho¹i PCi phô thuéc híng cæng vµo hay ra.
• XuÊt d÷ liÖu ra trong mode 1
Cæng PA, PB cã tÝn hiÖu ®èi tho¹i t¬ng tù nhau. TÝn hiÖu OBFA, OPFB b¸o r»ng
bé ®Öm ra ®· ®Çy cho ngo¹i vi biÕt CPU ®· ghi d÷ liÖu vµo cæng ®Ó chuÈn bÞ ®a ra.
TÝn hiÖu nµy thêng nèi víi tÝn hiÖu STR cña thiÕt bÞ nhËn.
TÝn hiÖu ACKA, ACKB lµ tÝn hiÖu cña ngo¹i vi cho biÕt nã ®· nhËn ®îc d÷ liÖu tõ
çc cæng PA, PB.
TÝn hiÖu INTRA, ITRB lµ tÝn hiÖu yªu cÇu ng¾t tõ PA, PB.
INTEA, INTEB lµ tÝn hiÖu cña mét m¹ch lËt bªn trong 8255 ®Ó cho phÐp hoÆc
cÊm yªu cÇu ng¾t INTRA hoÆc INTRB cña PA hoÆc PB.
INTEA ®îc lËp/xo¸ th«ng qua bit PC6
INTEB ®îc lËp/xo¸ th«ng qua bit PC2
Khi lµm viÖc ë chÕ ®é xuÊt th«ng tin mode 1, thanh ghi tr¹ng th¸i cña 8255 cung
cÊp çc th«ng tin ph¶n ¸nh tr¹ng th¸i hiÖn hµnh cña m×nh
S¬ ®å ghÐp nèi cña 8255 ë mode 1
RA
VµO
INTEA PA0 ÷ PA7

INTEA PA0 ÷ PA7
PC7
OBFA PC4
STBA
PC6
ACKA PC5 IBFA
PC3 INRA PC3 INTE

INTEB
INTEB
PC1
OBFB PC2
STBB
PC2
ACKB PC1 IBFB
PC0 INRB
PC0 INRB
PB0 ÷ PB7 PB0 ÷ PB7

PC4,5 I/O PC6,7 I/O
OBFA (Output Bufer A full) – Cæng A cã d÷ liÖu råi

7
OBFB (Output Bufer B full) – Cæng B cã d÷ liÖu råi

INTEA ( Interrupt Enable For PortA) cho phÐp PA ch¹y ë chÕ ®é ng¾t.
INTEB ( Interrupt Enable For PortB) cho phÐp PB ch¹y ë chÕ ®é ng¾t.
INTRA ( Interrupt PortA ) PA ng¾t
INTRB ( Interrupt PortB ) PB ng¾t
Néi dung thanh ghi tr¹ng th¸i cña 8255 ë mode 1 cho híng ra:
D7 D6 D5 D4 D3 D2 D1 D0
OBFA INTEA IO IO INTRA INTEB OBFB INTRB
• NhËn d÷ liÖu vµo trong mode 1
Khi nhËn d÷ liÖuvµo trong mode 1 çc cæng PA, PB cã tÝn hiÖu ®èi tho¹i t¬ng tù
nhau:
STB ( cho phÐp chèt d÷ liÖu). Khi d÷ liÖu ®· s½n sµng trªn kªnh PA, PB ngo¹i vi
ph¶i dung STB ®Ó b¸o cho 8255 biÕt ®Ó chèt d÷ liÖu vµo cæng PA hoÆc PB.
Sau khi 8255 chèt ®îc d÷ liÖu do thiÕt bÞ ngo¹i vi ®a ®Õn, nã ®a ra tÝn hiÖu IBF
(In Buffer full) ®Ó b¸o cho ngo¹i vi biÕt.
Néi dung thanh ghi tr¹ng th¸i cña 8255 ë mode 1 cho híng vµo:
D7 D6 D5 D4 D3 D2 D1 D0
IO IO OBFA INTEA INTRA INTEB OBFB INTRB

ChÕ ®é nµy chØ dïng cho cæng PA víi vµo/ra 2 chiÒu çc bit PC3 ÷ PC7 dïng
lµm tÝn hiÖu ®èi tho¹i.
M¹ch logic cña 8255 ë mode 2 vµ çc tÝn hiÖu ®èi tho¹i:
Vµo
Ra
INTE 2 PA0 ÷ PA7 INTE 2 PA0 ÷ PA7
PC3 INRA PC3 INRA
PC7 OBFA PC7 OBFA

PC6 ACKA PC6 ACKA
INTE 1
INTE 1
PC5 IBFA PC5 IBFA
PC4 STBA PC4 STBA

PB0 ÷ PB7
PB0 ÷ PB7
OBFB
PC1
PC0,2 I/O PC2 ACKA
PC0
INTRB
8
Cæng PB cã thÓ lµm viÖc ë mode 1 hoÆc mode 0 tuú theo bit ®iÒu khiÓn trong
thanh ghi CWR.
INTRA: yªu cÇu ng¾tcho d÷ liÖu 2 chiÒu vµo/ra.
INTE 1, INTE 2: lµ lµ 2 tÝn hiÖu cña 2 m¹ch lËt bªn trong 8255 ®Ó cho phÐp hoÆc
cÊm yªu cÇu ng¾t cña PA, çc bit nµy ®îc lËp xo¸ bëi PC6 vµ PC4.
Khi dïng 8255 trong chÕ ®é bus 2 chiÒu ®Ó trao ®æi d÷ liÖu theo çch th¨m dß,
ph¶i kiÓm tra xem bit IBFA cã b»ng 0 (®Öm vµo rçng) hay kh«ng tríc khidïng lÖnh
IN ®Ó nhËn d÷ liÖu tõ cæng PA.
Khi lµm viÖc ë chÕ ®é truyÒn th«ng tin 2 chiÒu cña mode 2, thanh ghi tr¹ng th¸i
cña 8255 cung cÊp çc th«ng tin ph¶n ¸nh tr¹ng th¸i hiÖn hµnh cña m×nh.
Néi dung thanh ghi tr¹ng th¸i:
D7 D6 D5 D4 D3 D2 D1 D0
OBFA INTE1 IBFA INTE2 INTRA x x x
Nhãm A Nhãm B
9
8254( 8253 )
M¹ch ®Þnh thêi gian lËp tr×nh ®îc 8254/8253 lµ mét m¹ch phô rÊt quan träng
trong çc hÖ vi xö lý cña Intel. Nã cã thÓ ®¸p øng ®îc çc yªu cÇu øng dông kh¸c
nhau trong hÖ vi xö lý: ®Õm thêi gian, ®Õm sù kiÖn, chia tÇn sè, t¹o ra d·y xung …
§Æc ®iÓm cña 8254/8253:
• Ho¹t ®éng ë tÇn sè cùc ®¹i lµ 8MHz.
• Nhê dùa trªn c«ng nghÖ CMOS nªn ®¹t ®îc tèc ®é cao vµ tiªu thô n¨ng lîng
thÊp.
• Ho¹t ®éng ë chÕ ®é hoµn toµn tÜnh.
• Cã 3 bé ®Õm lïi ( Down- counter ) ®éc lËp 16 bit.
• Nguån cung cÊp tõ 3V÷ 6V.
• Cã thÓ ®Õm nhÞ ph©n hoÆc thËp ph©n.
• MSM82C53-2RS cã 24 ch©n.
• MSM82C53-2JS cã 28 ch©n.
• MSM82C53-2GS-VK cã 32 ch©n.
S¬ ®å khèi chøc n¨ng:
CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2
Counter Counter Counter

#0 #1 #2
Control
Data bus Read/
word
buffer Write logic
regisrer
Vcc GND
D7÷ D0
WR RD A0 A1 CS
Ch©n chän vá (CS) cña vi m¹ch 8254/8253 ph¶i ®îc nèi víi ®Çu ra cña mét bé
gi¶i m· ®Ó ®Þnh ®Þa chØ c¬ b¶n cho m¹ch. Cïng víi ®Þa chØ c¬ b¶n, çc ch©n ®Þa chØ
A1 vµ A0 sÏ cung cÊp çc ®Þa chØ cô thÓ cña çc thanh ghi bªn trong 8254/8253 khi
ghi ( lËp tr×nh ) hoÆc ®äc th«ng tin cña m¹ch. §ã lµ thanh ghi cho 3 bé ®Õm vµ mét
thanh ghi cho tõ ®iÒu khiÓn. Néi dung ban ®Çu cña mçi bé ®Õm ®Òu cã thÓ lËp tr×nh
tõ CPU ®Ó thay ®æi ®îc. Ngoµi ra cßn cã thÓ ®iÒu khiÓn ho¹t ®éng cña çc bé ®Õm
b»ng tÝn hiÖu tõ bªn ngoµi qua çc ch©n cöa ( GATE ) ®Ó cho phÐp b¾t ®Çu ®Õm
( GATE = 1) hay ®Ó kÕt thóc qu¸ tr×nh ®Õm ( GATE = 0). Gi¸ trÞ cña bé ®Õm cã thÓ
®Æt b»ng byte hoÆc word.
TruyÒn d÷ liÖu gi÷a bus d÷ liÖu( data bus ) vµ thanh ghi bªn trong ®îc m« t¶ bëi
b¶ng sau:
10
CS RD WR A1 A0 Chøc n¨ng
0 1 0 0 0 Counter#0 ghi d÷ liÖu tõ data bus
0 1 0 1 1 Ghi thanh ghi tõ ®iÒu khiÓn
0 0 1 0 0 Data bus ®äc d÷ liÖu tõ counter#0
0 0 1 1 1
1 X x X x Data bus ë tr¹ng th¸i cao trë
0 1 1 X x
1. Khëi ®Çu cho 8254/8253

Còng nh çc vi m¹ch lËp tr×nh ®îc kh¸c phô trî cho CPU, sau khi bËt ®iÖn m¹ch
8254/8253 ph¶i ®îc khëi ®Çu ®Ó cã thÓ ho¹t ®éng theo ®óng yªu cÇu. Mét ®iÒu cÇn
chó ý lµ tr¹ng th¸i cña 8254/8253 sau khi bËt ®iÖn lµ kh«ng x¸c ®Þnh.
§Ó khëi ®Çu cho 8254/8253 ta ph¶i ghi tõ ®iÒu khiÓn vµo thanh ghi tõ ®iÒu khiÓn
cña nã. D¹ng thøc tõ ®iÒu khiÓn cña 8254/8253 nh sau:
D7 D6 D5 D4 D3 D2 D1 D0
SC1 SC0 RW1 RW0 M2 M1 M0 BCD
Select Chän chÕ

Ghi/®äc
counter ®é
Chän bé ®Õm ( select counter ) qua CS1 vµ CS0:

SC1 SC0 Chän ra
0 0 Counter#0 ®îc chän
1 1 LÖnh ®äc ngîc
Ghi/®äc :
RW1 RW0
0 0 LÖnh chèt bé ®Õm
0 1 §äc/ghi byte cã träng sè nhá nhÊt(LBS)
1 0 §äc/ghi byte cã träng sè lín nhÊt(MBS)
1 1 §äc/ghi byte LBS, tiÕp theo lµ MBS
§Æt chÕ ®é:

M2 M1 M0
0 0 0 Mode 0- t¹o yªu cÇu ng¾t khi ®Õm hÕt
0 0 1 Mode 1- ®a hµi ®îi lËp tr×nh ®îc
0 1 0 Mode 2- bé chia tÇn sè cho N
0 1 1 Mode 3- t¹o xung vu«ng
1 0 0 Mode 4- t¹o xung cho phÐp mÒm
1 0 1 Mode 5- t¹o xung cho phÐp cøng
11
§Æt chÕ ®é ®Õm qua bit BCD: bit BCD = 0 ®Õm nhÞ ph©n 16bit, bit BCD = 1 ®Õm
thËp ph©n 4 decades.
Thanh ghi tõ ®iÒu khiÓn dïng ®Ó chøa tõ ®iÒu khiÓn cho c¶ 3 bé ®Õm. Víi çc bit
SC0, SC1 ta cã thÓ chän ra bé ®Õm ®Ó lµm viÖc theo çch thøc do tõ ®iÒu khiÓn quyÕt
®Þnh. Trêng hîp ®Æc biÖt khi SC1 vµ SC0 = 1 ta cã thÓ dïng lÖnh ®äc ngîc ®Ó ®äc ®-
îc néi dung hoÆc tr¹ng th¸i cña bé ®Õm trong thêi ®iÓm hiÖn t¹i.
Çc bé ®Õm cña 8254/8253 ®Òu lµm viÖc ë chÕ ®é ®Õm lïi. Nh vËy sè ®Õm lín
nhÊt mµ ta cã thÓ ®a vµo bé ®Õm ®Ó b¾t ®Çu ®Õm lµ 10000H hoÆc 10000, v× sau khi
lïi 1 ta cã néi dung míi cña bé ®Õm lµ FFFFH hoÆc 9999 tuú theo bit BCD = 0 hay
BCD =1.
Çc bit M2,M1,M0 sÏ x¸c ®Þnh çc chÕ ®é lµm viÖc cña bé ®Õm, trong ®ã çc
®Çu vµo GATE cã nh÷ng t¸c ®éng kh¸c nhau ®Õn çc ®Çu ra OUT.
Çc bit RW1,RW0 cho phÐp chän çch thøc ghi/®äc víi çc bé ®Õm. Ta cã thÓ
ghi/®äc t¸ch riªng tõng byte cña bé ®Õm. NÕu muèn ghi/®äc liªn tiÕp 2 byte cña bé
®Õm th× ta ph¶i tu©n theo thø tù byte thÊp tríc vµ tiÕp theo lµ byte cao.
2. Çc chÕ ®é lµm viÖc cña 8254/8253
Mode 0 – T¹o yªu cÇu ng¾t khi ®Õm xong ( terminal count)
ë chÕ ®é nµy tõ ®iÒu khiÓn CW= 10H, chØ ®äc/ghi LSB vµ chÕ ®é ®Õm theo hÖ 16
cho bé ®Õm sè 0. Sau khi ghi tõ ®iÒu khiÓn vµo thanh ghi tõ ®iÒu khiÓn th× OUT= 0.
TiÕp theo ta hgi LSB = 4lµ phÇn thÊp cña sè ®Õm cho bé ®Õm. Gi¸ trÞ nµy sÏ ®îc
chuyÓn vµo bé ®Õm ë chu k× ®ång hå sau. Lóc nµy GATE = 1 nªn bé ®Õm b¾t ®Çu
®Õm ngîc. Khi bé ®Õm ®¹t tíi 0 th× OUT =1. §iÒu ®ã cã nghÜa nÕu ta n¹p vµo LSB =
N th× sau N+1 xung ®ång hå ta cã OUT = 1. sau khi ®¹t 0000H th× bé ®Õm tiÕp tôc
®Õm lïi tõ FFFFH nÕu nh nã kh«ng ®îc n¹p gi¸ trÞ ®Õm míi. Xung OUT cã thÓ ®îc
dïng nh lµ xung yªu cÇu ng¾t ®èi víi CPU ®Ó b¸o lµ ®· ®¹t sè ®Õm ( terminal
count ).
Khi bé ®Õm ®ang lµm viÖc mµ GATE = 0 th× néi dung cña bé ®Õm ®îc gi÷ kh«ng
®æi cho ®Õn khi GATE = 1, lóc nµy bé ®Õm l¹i tiÕp tôc ®Õm lïi.
Khi bé ®Õm ®ang lµm viÖc mµ cã xung ®iÒu khiÓn n¹p néi dung sè míi, néi dung
míi chØ ®îc ®a ®Õn bé ®Õm t¹i xung ®ång hå tiÕp theo. Sau ®ã bé ®Õm l¹i tiÕp tôc
®Õm lïi víi sè ®Õm míi.
Mode 1- §a hµi ®îi víi thêi gian lËp tr×nh ®îc
ë chÕ ®é nµy ta cã CW = 12H, chØ ®äc/ghi LSB vµ chÕ ®é ®Õm theo hÖ 16 cho bé
®Õm 0. Sau khi ghi tõ ®iÒu khiÓn vµo thanh ghi tõ ®iÒu khiÓn th× OUT = 1. TiÕp theo
ta ghi LSB = 3 lµ phÇn thÊp cña sè ®Õm cho bé ®Õm. Gi¸ trÞ nµy sÏ ®îc chuyÓn vµo
bé ®Õm. Lóc nµy GATE = 0 nªn bé ®Õm cha lµm viÖc. Khi cã xung kÝch GATE = 1
th× bé ®Õm b¾t ®Çu lµm viÖc ë chu k× ®ång hå sau. Tõ ®©y OUT=0 vµ b¾t ®Çu qu¸
tr×nh ®Õm ngîc. Khi bé ®Õm ®¹t tíi 0 th× OUT = 1. §iÒu ®ã cã nghÜa lµ nÕu ta n¹p
vµo LSB = N vµ GATE = 1 th× OUT = 0 trong N xung ®ång hå. Bé ®Õm sau khi ®¹t
0000H th× sÏ ®Õm lïi tõ FFFFH nÕu nh nã kh«ng ®îc n¹p gi¸ trÞ ®Õm míi vµ mçi khi
cã xung GATE = 1 nã l¹i t¹o ra xung OUT = 0 trong N xung ®ång hå.
Khi bé ®Õm ®ang lµm viÖc vµ cha ®¹t ®îc sè ®Õm mµ cã xung GATE = 1 th× sè
®Õm cò ®îc n¹p l¹i cho bé ®Õm ë chu k× ®ång hå sau. Tõ lóc nµy bé ®Õm l¹i tiÕp tôc
®Õm lïi. OUT = 0 cho ®Õn khi ®Õm hÕt.
Khi bé ®Õm ®ang ho¹t ®éng mµ ta cã xung ®iÒu khiÓn n¹p sè ®Õm míi th× néi
dung míi chØ ®îc ®a ®Õn bé ®Õm t¹i xung ®ång hå tiÕp theo sau khi cã xung GATE
= 1.
12
Mode 2-T¹o xung cã tÇn sè fin/N

ë chÕ ®é nµy ta cã CW = 14H, tøc lµ chØ ®äc/ghi LSB vµ chÕ ®é ®Õm theo hÖ 16
cho bé ®Õm sè 0. Sau khi ghi tõ ®iÒu khiÓn vµo thanh ghi tõ ®iÒu khiÓn th× OUT = 1.
tiÕp theo ta ghi LSB = 3 lµ phÇn thÊp cña sè ®Õm cho bé ®Õm. Gi¸ trÞ nµy ®îc chuyÓn
vµo bé ®Õm t¹i chu k× sau cña xung ®ång hå. Lóc nµy GATE= 1 nªn bé ®Õm b¾t ®Çu
lµm viÖc. Tõ ®©y b¾t ®Çu qu¸ tr×nh ®Õm ngîc. Khi bé ®Õm ®¹t ®Õn 1 th× OUT = 0
trong thêi gian 1 xung ®ång håvµ qu¸ tr×nh ®Õm ngîc l¹i ®îc b¾t ®Çu víi OUT = 1
vµ víi sè ®Õm cò. §iÒu ®ã cã nghÜa lµ khi ta n¹p LSB=N vµo bé ®Õm th× cø sau N
xung ®ång hå, ta cã ë ®Çu ra OUT = 0 trong thêi gian 1 xung ®ång hå.
Khi bé ®Õm ®ang lµm viÖc vµ cha ®¹t ®îc sè ®Õm mµ cã xung GATE = 0 th× gi¸
trÞ hiÖn thêi cña bé ®Õm cò ®îc gi÷ nguyªn trong suèt thêi gian GATE = 0. Khi
GATE = 1 th× bé ®Õm l¹i tiÕp tôc ®Õm lïi.
Khi bé ®Õm ®ang ho¹t ®éng vµ cha ®¹t sè ®Õm mµ cã xung ®iÒu khiÓn n¹p sè
®Õm míi th× bé ®Õm vÉn tiÕp tôc víi sè ®Õm cò, chØ tíi khi bé ®Õm ®· ®Õm ®Õn 1 th×
sè ®Õm míi míi ®îc ¸p dông.
Mode 3- T¹o d·y xung vu«ng
ë chÕ ®é nµy ta cã CW = 16H, chØ ®äc/ghi LSB vµ chÕ ®é ®Õm theo hÖ 16 cho bé
®Õm sè 0. Sau khi ghi tõ ®iÒu khiÓn vµo thanh ghi tõ ®iÒu khiÓn th× OUT = 0. TiÕp
theo ta ghi LSB = 4 lµ phÇn thÊp cña sè ®Õm cho bé ®Õm. Gi¸ trÞ nµy sÏ ®îc chuyÓn
vµo bé ®Õm t¹i xung ®ång hå sau. Lóc nµy GATE = 1 nªn bé ®Õm b¾t ®Çu ngay qu¸
tr×nh ®Õm ngîc. Khi bé ®Õm ®¹t tíi (4/2)=2 th× OUT = 0 trongtrong thêi gian (4/2)
=2 xung ®ång hå cßn l¹i vµ qu¸ tr×nh ®Õm l¹i ®îc b¾t ®Çu víi OUT = 1 vµ víi sè
®Õm cò. §iÒu ®ã cã nghÜa lµ sau khi ta n¹p LSB = N (sè ch½n) vµo bé ®Õm th× cø sau
N xung ®ång håta cã OUT = 1 trong N/2 xung ®ång hå vµ OUT = 0 trong N/2 xung
®ång hå. NÕu N lµ sè lÎ th× cø sau N xung ®ång hå ta cã OUT = 1 trong (N+1)/2
xung ®ång hå vµ OUT = 0 trong (N-1)/2 xung ®ång hå cßn l¹i.
Khi bé ®Õm ®ang ho¹t ®éng mµ cã xung GATE = 0 th× bé ®Õm kh«ng thay ®æi
néi dung chõng nµo cßn cã GATE = 0, khi GATE = 1 nã tiÕp tôc ®Õm lïi tõ gi¸ trÞ
hiÖn thêi.
Mode 4- T¹o xung cho phÐp b»ng ch¬ng tr×nh
ë chÕ ®é nµy ta cã CW = 18H, chØ/®äc ghi LSB vµ chÕ ®é ®Õm theo hÖ 16 cho bé
®Õm sè 0. Sau khi ghi tõ ®iÒu khiÓn vµo thanh ghi tõ ®iÒu khiÓn thi OUT = 1. TiÕp
theo ta ghi LSB = 3 lµ phÇn thÊp cña sè ®Õm cho bé ®Õm. Gi¸ trÞ nµy sÏ ®îc chuyÓn
vµo bé ®Õm t¹i xung ®ång hå sau. Lóc nµy GATE = 1 nªn bé ®Õm b¾t ®Çu ngay qu¸
tr×nh ®Õm ngîc. Khi bé ®Õm ®¹t tíi 0 th× OUT = 0 trong thêi gian 1 xung ®ång hå vµ
qua tr×nh ®Õm lïi tiÕp tôc tõ FFFFH víi OUT = 1. Tøc lµ nÕu ta n¹p sè ®Õm N th×
sau N+1 xung ®ång hå th× ta sÏ cã ®îc xung cho phÐp tÝch cùc thÊp kÐo dµi 1 xung
®ång hå.
Sau khi bé ®Õm ®îc n¹p sè ®Õm nã vÉn cha lµm viÖc chõng nµo cha cã xung
GATE = 1.
Khi bé ®Õm ®ang ®Õm vµ cha ®¹t sè ®Õm mµ ta cã xung ®iÒu khiÓn n¹p sè ®Õm
míi th× sè ®Õm míi sÏ ®îc n¹p vµ b¾t ®Çu ®Õm lïi t¹i xung ®ång hå tiÕp ngay sau ®ã.
Mode 5- T¹o xung cho phÐp b»ng xung ®iÒu khiÓn GATE
ë chÕ ®é nµy ta cã CW = 1AH, chØ ®äc/ghi LSB vµ chÕ ®é ®Õm theo hÖ 16 cho
bé ®Õm sè 0. Sau khi ghi tõ ®iÒu khiÓn vµo thanh ghi tõ ®iÒu khiÓn th× OUT = 1. TiÕp
theo ta ghi LSB = 3 lµ phÇn thÊp cña sè ®Õm cho bé ®Õm. Lóc nµy GATE = 0 nªn bé
®Õm cha lµm viÖc. Khi cã xung kÝch GATE = 1 th× ë chu k× ®ång hå sau bé ®Õm b¾t
®Çu qu¸ tr×nh ®Õm ngîc. Khi bé ®Õm ®¹t tíi 0 th× OUT = 0trong thêi gian mét xung
13
®ång hå vµ qu¸ tr×nh ®Õm lïi tiÕp tôc tõ FFFFH víi OUT = 1 nÕu kh«ng cã xung
GATE =1 míi. Tøc lµ nÕu ta n¹p sè ®Õm lµ N vµ xung GATE=1 th× sau N+1 xung
®ång hå ta sÏ ®îc xung cho phÐp tÝch cùc thÊp kÐo dµi 1 xung ®ång hå.
Khi bé ®Õm ®ang ®Õm lïi vµ cha ®¹t sè ®Õm cã xung GATE = 1 bé ®Õm ®îc n¹p
l¹i sè ®Õm cò vµ nã b¾t ®Çu ®Õm lïi t¹i xung ®ång hå tiÕp ngay sau ®ã.
Khi cã lÖnh n¹p sè míi bé ®Õm vÉn tiÕp tôc ®Õm lïi víi sè ®Õm cò cho tíi khi
nhËn ®îc xung GATE =1 th× sè ®Õm míi míi ®îc ¸p dông ë xung ®ång hå sau.
CW=10 LSB= 4
WR
Clk
GATE
OUT
N N N 4 3 2 1 0 F F
CW=10 LSB=3
WR
Clk
GATE
OUT
N N 3 2 2 2 1 0 F
CW=10 LSB=3 LSB=2
WR
Clk
GATE
OUT
N N 3 2 1 2 1 0 F
BiÓu ®å thêi gian cña 8254/8253 ë mode 0
14
CW=12 LSB=3
WR
Clk
GATE
OUT
N N N N 3 2 1 0 F 3 2
CW=12 LSB=3
WR
Clk
GATE
OUT
N N N N 3 2 1 3 2 1 0
CW=12 LSB=2 LSB=4
WR
Clk
GATE
OUT
N N N N 2 1 0 F E 4 3
15
CW=14 LSB=3
WR
Clk
GATE
OUT
N N N N 3 2 1 3 2 1 3
CW=14 LSB=3
WR
Clk
GATE
OUT
N N N N 3 2 2 3 2 1 3
CW=14 LSB=4 LSB=5
WR
Clk
GATE
OUT
N N N N 4 3 2 1 5 4 3
16
CW=16 LSB=4
WR
Clk
GATE
OUT
N N N N 4 2 4 2 4 2 4 2
CW=16 LSB=5
WR
Clk
GATE
OUT
N N N N 4 2 0 4 2 4 2 0 4
CW=16 LSB=4
WR
Clk
GATE
OUT
N N N N 4 2 4 2 2 2 4 2 4
17
CW=18 LSB=3
WR
Clk
GATE
OUT
N N N N 3 2 1 0 F E D C
CW=18 LSB=3
WR
Clk
GATE
OUT
N N N N 3 3 3 2 1 0 F E
CW=18 LSB=3 LSB=2
WR
Clk
GATE
OUT
N N N N 3 2 1 2 1 0 F E
18
CW=1A LSB=3
WR
Clk
GATE
OUT
N N N N 3 2 1 0 F 3 2 1
CW=1A LSB=3
WR
Clk
GATE
OUT
N N N N N 3 2 3 2 1 0 F
1
CW=1A LSB=3 LSB=5
WR
Clk
GATE
OUT
N N N N N 3 2 1 0 F E 5 4
1
19
7400 lµ IC gåm 4 phÇn tö NAND 2 ®Çu vµo:

S¬ ®å ch©n:
Vcc
14 13 12 11 10 9 8
IC7400
1 2 3 4 5 6 7
GND
7402 lµ IC gåm 4 phÇn tö NOR 2 ®Çu vµo:

S¬ ®å ch©n:
Vcc
14 13 12 11 10 9 8
IC7402
1 2 3 4 5 6 7
GND
7404 lµ IC gåm 6 phÇn tö NO :

S¬ ®å ch©n:
Vcc
14 13 12 11 10 9 8
IC7404
1 2 3 4 5 6 7
GND
7432 lµ IC gåm 4 phÇn tö OR 2 ®Çu vµo:

S¬ ®å ch©n:
Vcc
14 13 12 11 10 9 8
IC7432
1 2 3 4 5 6 7
GND
20
74LS138 lµ m¹ch gi¶i m·:

S¬ ®å ch©n:
Vcc Y0 Y1 Y2 Y3 Y4 Y5 Y6
16 15 14 13 12 11 10 9
74LS138
1 2 3 4 5 6 7 8
A B C G2A G2B G1 Y7 GND
B¶ng chøc n¨ng cña 74LS138:
Çc ®Çu vµo
Çc ®Çu ra
Chän Cho phÐp
C B A G2 B G2 A G1 Y 0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
X x x 1 x x 1 1 1 1 1 1 1 1
X x x x 1 x 1 1 1 1 1 1 1 1
X x x x x 0 1 1 1 1 1 1 1 1
0 0 0 0 0 1 0 1 1 1 1 1 1 1
0 0 1 0 0 1 1 0 1 1 1 1 1 1
0 1 0 0 0 1 1 1 0 1 1 1 1 1
0 1 1 0 0 1 1 1 1 0 1 1 1 1
1 0 0 0 0 1 1 1 1 1 0 1 1 1
1 0 1 0 0 1 1 1 1 1 1 0 1 1
1 1 0 0 0 1 1 1 1 1 1 1 0 1
1 1 1 0 0 1 1 1 1 1 1 1 1 0
74273 lµ IC gåm 8 D – FF ®ång bé theo sên xung, m¹ch ra 3 tr¹ng th¸i:

S¬ ®å ch©n:
Vcc 8Q 8D 7D 7Q 6Q 6D 5D 5Q Clock
clear1Q 1D 2D 2Q 3D 3Q 4D 4Q GND
74273
B¶ng chøc n¨ng:
Clear Clock D Output(Q)

L x x L
H Î H H
H Î L L
H L x Q0
21
S¬ ®å ch©n cña 373:

Vcc 8Q 8D 7D 7Q 6Q 6D 5D 5Q G
Output 1Q 1D 2D 2Q 3D 3Q 4D 4Q GND
Control
373
B¶ng chøc n¨ng cña 373:
Output Control G D Output(Q)

L H H H
L H L L
L L x Q0
H x x T
H: Møc High, L: Møc Low, T: Ba tr¹ng th¸i, Q0: D÷ liÖu ®îc lu nhí
ADC0808, ADC0809. Lµ bé chuyÓn ®æi t¬ng tù sè 8 bits, 8 kªnh ®Çu vµo, ®Çu ra
3 tr¹ng th¸i.
§Æc ®iÓm:
• §é ph©n gi¶i 8 bits.
• Nguån cung cÊp ®¬n 5V.
• 8 kªnh ®Çu vµo.
• C«ng suÊt tiªu thô: 15mW.
• §Çu ra 3 tr¹ng th¸i.
• §iÖn ¸p ®Çu vµo t¬ng tù 0V ÷ 5V.
Çc ®Çu ra ®¸nh sè tõ 2-8 ÷ 2-1.
Çc ®Çu chän ®Þa chØ: A, B, C.
S¬ ®å ch©n:
IN2IN1 IN0 A B C ALE 2-1 2-2 2-3 2-4 2-5REF(-)

28 27 26 25 24 23 22 21 20 19 18 17 16 15
ADC0808
ADC0809
1 2 3 4 5 6 7 8 9 10 11 12 13 14-7
IN3 IN4 IN5IN6 IN7 EDC 2-8 Clock Vcc GND 2
START REF(+)
Output
Enable
22
§Çu chän ®Þa chØ

Chän kªnh vµo
C B A
IN0 L L L
IN1 L L H
IN2 L H L
IN3 L H H
IN4 H L L
IN5 H L H
IN6 H H L
IN7 H H H
DAC0808. Lµ bé biÕn ®æi sè t¬ng tù 8 bits.

§Æc ®iÓm:
• Kh¸ chÝnh x¸c: sai sè ± 0.19%.
• Cæng vµo kh«ng ®¶o, giao tiÕp ®îc víi TTL vµ CMOS.
• Gi¶i ®iÖn ¸p cung cÊp ± 4.5V ÷ ±18V.
• C«ng suÊt 33mW (± 5V).
Çc gi¸ trÞ danh ®Þnh:
• §iÖn ¸p nguån:
Vcc +18V
VEE - 18V
• §iÖn ¸p ®Çu vµo sè: –10V ÷ +18V.
• §iÖn ¸p ra: -11V ÷ +18V
• Dßng chuÈn: 5mA.
• C«ng suÊt tiªu t¸n theo vá: 1000mW
S¬ ®å ch©n:
1 16
NC COMPENSATION
2 15 VREF(-)
GND
3 14 VREF(+)
VEE
13
I0 4 Vcc
DAC0808
5 12
A1 A8
6 11
A2 A7
10
A3 7 A6
A4 8 9
A5
23
245 Thêng dïng lµm bé khuyÕch ®¹i ®Öm

S¬ ®å ch©n:
§Æc ®iÓm:
• Giao diÖn bus 2 chiÒu.
• §Çu ra 3 tr¹ng th¸i.
S¬ ®å chøc n¨ng:
B¶ng chøc n¨ng:
Inputs Inputs/outputs
OE DIR An Bn
L L A=B Inputs
L H Inputs B=A
H x Z Z
Z - tr¹ng th¸i cao trë.
24

Vi Mach 8255

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Vi Mach 8255

Uploaded by

Copyright:

Available Formats

Tim boi : nguyenvanbientbd47@gmail.

com B¸o c¸o thùc tËp tèt nghiÖp

PhÇn I – T×m hiÓu mét sè linh kiÖn

Híng chuyÓn sè liÖu víi

• ChiÒu trao ®æi sè liÖu kh¸c nhau.

PCH: Chän chÕ ®é:

3 bit ®Þa chØ

PB0÷ PB7 PA0÷ PA7

IBFB STBB INTRA STBA IBFA I/O I/O PA0÷ PA7

§èi tho¹i cöa B §èi tho¹i cöa A

INTRA STBA IBFA

GhÐp nèi 8255 víi hÖ vi xö lý

• 8255 lµm viÖc ë mode 1

INTEA PA0 ÷ PA7

PC3 INRA PC3 INTE

PB0 ÷ PB7 PB0 ÷ PB7

OBFA (Output Bufer A full) – Cæng A cã d÷ liÖu råi

OBFB (Output Bufer B full) – Cæng B cã d÷ liÖu råi

• 8255 lµm viÖc ë mode 2

INTE 2 PA0 ÷ PA7 INTE 2 PA0 ÷ PA7

PC3 INRA PC3 INRA

PC7 OBFA PC7 OBFA

PC4 STBA PC4 STBA

CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2

Counter Counter Counter

1. Khëi ®Çu cho 8254/8253

Select Chän chÕ

Chän bé ®Õm ( select counter ) qua CS1 vµ CS0:

§Æt chÕ ®é:

Mode 2-T¹o xung cã tÇn sè fin/N

BiÓu ®å thêi gian cña 8254/8253 ë mode 0

CW=12 LSB=2 LSB=4

BiÓu ®å thêi gian cña 8254/8253 ë mode 1

CW=14 LSB=4 LSB=5

BiÓu ®å thêi gian cña 8254/8253 ë mode 2

BiÓu ®å thêi gian cña 8254/8253 ë mode 3

CW=18 LSB=3 LSB=2

BiÓu ®å thêi gian cña 8254/8253 ë mode 4

CW=1A LSB=3 LSB=5

7400 lµ IC gåm 4 phÇn tö NAND 2 ®Çu vµo:

7402 lµ IC gåm 4 phÇn tö NOR 2 ®Çu vµo:

7404 lµ IC gåm 6 phÇn tö NO :

7432 lµ IC gåm 4 phÇn tö OR 2 ®Çu vµo:

74LS138 lµ m¹ch gi¶i m·:

74273 lµ IC gåm 8 D – FF ®ång bé theo sên xung, m¹ch ra 3 tr¹ng th¸i:

Clear Clock D Output(Q)

S¬ ®å ch©n cña 373:

B¶ng chøc n¨ng cña 373:

Output Control G D Output(Q)

IN2IN1 IN0 A B C ALE 2-1 2-2 2-3 2-4 2-5REF(-)

§Çu chän ®Þa chØ

DAC0808. Lµ bé biÕn ®æi sè t¬ng tù 8 bits.

245 Thêng dïng lµm bé khuyÕch ®¹i ®Öm

B¶ng chøc n¨ng:

You might also like