Professional Documents
Culture Documents
Cong Nghe Fpga - Bao Cao
Cong Nghe Fpga - Bao Cao
X. Kết luận
I. LINH KIEÄN LOGIC KHAÛ TRÌNH
- Tröôùc ñaây phaàn lôùn caùc loaïi linh kieän ñieän töû laø coá ñònh,
khoâng laäp trình ñöôïc.
- Caùc loaïi linh kieän logic khaû trình ñôn giaûn: EPROM,
EEPROM, Flash ROM, PLD
- Ñeå thuaän tieän cho vieäc thöû nghieäm, taïo maãu, phaùt trieån öùng ng
duïng
ng, saûn xuaát ôû quy moâ nhoû, ngöôøi ta ñaõ cheá taïo ra caùc linh
kieän (thieát bò) logic khaû trình (Programmable Logic Devices),
töùc laø caùc linh kieän soá coù theå ñöôïc caáu hình laïi nhieàu laàn cho
caùc öùng
ng duïngng logic khaùc nhau
- Goàm 2 loaïi chính: CPLD (Complex Programmable Logic
Devices) vaø FPGA (Field Programmable Gate Array)
- Caùc haõng saûn xuaát FPGA/CPLD: ALTERA, XILINX,
ATMEL, QUICKLOGIC, ACTEL,…
2
FPGA là gì?
FPGA là một vi mạch chứa các logic
cells. Các logic cells thực hiện các
mạch logic và được kết nối với nhau
bởi ma trận kết nối và chuyển mạch
lập trình được.
FPGA là tập hợp các phần tử rời rạc
được kết nối theo một cách chung.
3
II. COÂNG NGHEÄ LAÄP TRÌNH
A. NGUYEÂN LYÙ ANTIFUSE:
1. Caáu truùc Antifuse:
2. Öu khuyeát ñieåm
• Taùi söû duïng vaø naâng caáp thieát keá deã daøng. Caäp nhaät vaø thay ñoåi
heä thoáng baèng taùi caáu hình phaàn cöùng tröïc tieáp. Coâng ngheä
CMOS
• Döõ lieäu bò maát khi nguoàn cung caáp bò ngaét. Kích thöôùc lôùn hôn 5
antifuse
C. NGUYEÂN LYÙ UVEPROM VAØ
EEPROM
1. Nguyeân lyù hoaït ñoäng Transistor EPROM
2. Öu khuyeát ñieåm
9 Taùi laäp trình khoâng caàn boä nhôù ngoaøi. Dieän tích nhoû
9 Khoâng taùi caáu hình tröïc tieáp treân maïch
6
III. CAÁU TRUÙC FPGA TOÅNG
NG QUAÙT
Caáu truùc FPGA goàm 3 phaàn: Logic Blocks (LBs), I/O Blocks
(IOB), Interconnection
7
IV. CAÁU TRUÙC FPGA HAÕNG XILINX
Caáu truùc FPGA haõng Xilinx Caáu truùc FPGA Spartan II haõng Xilinx
8
Spartan IIE
• Là một họ linh kiện FPGA của hãng Xilinx
9
Gồm các khối:
• CLB: Một CLB gồm 4-
logic-cell, Logic cell gồm
2 LUT giống nhau, mỗi
LUT gồm 4-ngõ-vào, tín
hiệu điều khiển và FF-D.
Mỗi CLB gồm hai bộ điều
khiển ngõ ra 3 trạng thái
(BUFT). Mỗi BUFT có
chân điều khiển và ngõ
vào độc lập.
10
• Đi dây: Công nghệ SRAM, General Routing Matrix (GRM)
Local routing:
I/O Routing:
Dedicated Routing:
Global Routing:
• IOB: tín hiệu vào qua 1 bộ đệm, tín hiệu ra qua bộ đệm 3 trạng thái,
theo các chuẩn, bộ nhớ/giao tiếp Bus. Mỗi IOB gồm 3 Flip-Flop chia
chung 1 tín hiệu Clock và các tín hiệu CE (Clock Enable), điều khiển
độc lập cho từng Flip-Flop.
11
• Khối chức năng
RAM Block: gồm nhiều khối RAM, tổ
chức thành hai cột, ở hai cạnh đứng
của linh kiện.
13
MAX 7000 (t.t)
Cấu trúc
Logic Array
Block
16
Caáu truùc CPLD hoï Flex10K
17
Caáu truùc CPLD hoï Flex10K (tt)
18
V. CAÁU TRUÙC FPGA HAÕNG ALTERA
Caáu truùc FPGA haõng Altera goàm:
9 Logic Element / Look up Tables
9 Programmable Interconnect Array
9 I/O Block
19
VI. CAÁU TRUÙC FPGA HOÏ STRATIX
1. CAÁU TRUÙC HOÏ STRATIX:
- Goàm caùc LAB, Interconnection, caùc khoái boä nhôù vaø caùc khoái DSP
- Caáu truùc 2 chieàu : haøng vaø coät, duøng coâng ngheä keát noái MultiTrack
- Caùc chuoãi keát noái haøng vaø coät keát noái caùc LABs, khoái boä nhôù, IOE vaø
DSP
- Maûng logic bao goàm caùc LAB, moãi LAB goàm 10 LEs (LE laø 1 ñôn vò
logic nhoû nhaèm thöïc hieän hieäu quaû nhöõng haøm logic). Caùc LAB ñöôïc
nhoùm trong caùc haøng vaø coät xuyeân suoát trong linh kieän.
- Caùc khoái boä nhôù goàm M512 RAM, M4K RAM, M-RAM thöïc hieän
RAM, ROM, FIFO,…
- Caùc chaân I/O ( IOE) ñaët ôû cuoái haøng vaø coät cuûa LAB. Moãi IOE goàm 1
boä ñeäm 2 chieàu, 6 thanh ghi cho caùc ngoõ vaøo/ra thanh ghi vaø ñieàu khieån
- Caùc khoái DSP
- Khoái PLLs.
20
Caáu truùc FPGA hoï Stratix (haõng Altera) 21
Caáu truùc LAB hoï Stratix (haõng Altera) 22
Caáu truùc LUT hoï Stratix (haõng Altera) 23
2. TAØI NGUYEÂN KEÁT NOÁI HOÏ STRATIX:
- Keát noái giöõa caùc LE, boä nhôù, DSP vaø chaân I/O
- Keát noái haøng goàm:
+ Keát noái tröïc tieáp giöõa caùc LAB vaø caùc khoái keá caän
+ Keát noái R4, Keát noái R8, Keát noái haøng R24 xuyeân suoát chieàu daøi linh kieän
- Keát noái coät goàm:
+ Keát noái chuoãi LUT vaø chuoãi thanh ghi trong LAB
+ Keát noái C4, Keát noái C8, Keát noái coät C16 xuyeân suoát chieàu doïc linh kieän
- Keát noái haøng keát noái vôùi keát noái coät.
24
Caáu truùc IOE hoï Stratix (haõng Altera)
25
3. CAÙC KHOÁI CHÖÙC NAÊNG HOÏ STRATIX:
1. Khoái boä nhôù:
+ RAM 2-port ñôn giaûn, RAM 1 port, FIFO, ROM, thanh ghi dòch.
Khoái boä nhôù goàm 3 khoái RAM: M512, M4K, M-RAM
30
VIII. GIÔÙI THIEÄU MOÄT SOÁ KIT FPGA
www.parallax.com
31
Kit UP2 cuûa Altera
+ Chip EPM7128S hoï Max7000
+ Chip EPF10K70 hoï FLEX10K
+ Hoã trôï 2 led 7 ñoaïn
+ 16 led
+ JTAG chain, caùp taûi
ByteBlaster II
+ Coång giao tieáp P/S2, VGA
+ Boä taïo dao ñoäng 25.17 MHz
Ngoaøi ra coøn coù Kit UP3 (Altera)
www.altera.com 32
Kit Digilab 2E cuûa Digilent
+ Spartan 2E XC2S200E cuûa Xilinx
+ 143 chaân I/O ngöôøi duøng
+ Nguoàn ñieàu chænh 1,5A (2,5 vaø
3,3V)
+ Boä dao ñoäng 50MHz
+ Coång JTAG
+ Coång RS-232
+ Moät led vaø moät nuùt baám
www.digilentinc.com
33
Virtex-4 ML401 Development Board
www.nuhorizons.com 34
PHAÀN MEÀM SÖÛ DUÏNG
TRONG THIEÁT KEÁ FPGA
Xilinx: Xilinx ISE Foundation 7.1 http://www.xilinx.com
Altera: Maxplus II, Quartus II (Taøi lieäu söû duïng
ng
Maxplus II ñaõ ñöôïc ñaêng trong phaàn tin CMS Dieãn
ñaøn ñieän töû),
), www.altera.com
Caùc phaàn meàm hoã trôï FPGA khoâng phuï thuoäc haõng
saûn xuaát nhö FPGA Advantage (Mentor Graphics):
Leonardo Spectrum, ModelSim,…
Matlab, Labview,… www.mentor.com
35
Chöông trình Quartus II
Chöùc naêng:
Soaïn thaûo thieát keá:
Verilog HDL, VHDL,
AHDL; Graphic Mode
Bieân dòch
Toång hôïp
Toái öu hoùa
Phaân tích ñònh thôøi
Moâ phoûng daïng soùng
Naïp chöông trình
36
37
X. KẾT LUẬN
1. ỨNG DỤNG
+ Thieát keá maïch logic soá hieän ñaïi theo nhu caàu cuûa ngöôøi thieát keá
+ Taïo maãu tröôùc khi cheá taïo vi maïch
+ Thieát keá caùc boä vi xöû lyù, vi ñieàu khieån
+ Xöû lyù tín hieäu soá
+ Xöû lyù aûnh soá, Video
+ Xöû lyù aâm thanh
+ Trong truyeàn thoâng: caùc chuaån Ethernet, maõ Turbo, maõ Viterbi, Reed –
Solomon,…
+ Caùc giao tieáp PCI, USB
+ Ñieàu khieån töï ñoäng
38
+ Vaø caùc öùng duïng khaùc …
2. QUY TRÌNH THIEÁT KEÁ FPGA
Ngoõ vaøo thieát keá
(Schematics,
Verilog, VHDL)
Moâ phoûng
haønh vi
Toång hôïp
thieát keá
Moâ phoûng
40
Thieát keá treân FPGA, keát hôïp phaàn meàm cuûa
haõng saûn xuaát vôùi phaàn meàm Matlab
Tuy nhieân ngaøy nay khuyeát ñieåm naøy ñang ñöôïc khaéc phuïc nhôø söï tieán boä
cuûa coâng ngheä. Do ñoù FPGA ngaøy caøng ñöôïc söû duïng phoå bieán vaø roäng raõi
trong moïi lónh vöïc cuûa ñôøi soáng.
42
So sánh FPGA và CPLD
FPGA CPLD
• SPLD — refers to any type of Simple PLD, usually either a PLA or PAL
44
LÔØI CAÛM ÔN
45