S7300 - Temel Seviye

zgr KAYMAKI .T.. Elektrik-Elektronik Fak. Endstriyel Otomasyon Lab.
S7 300 Temel Seviye
zgr Turay KAYMAKI .T.. ELEKTRK-ELEKTRONK FAK. Kontrol ve Kumanda Sistemleri A.B.D. Nisan 2004
1
Modler Yap
G KaynaMerkezi lem Birimi CPU
Fonksiyon Modl aret Modlleri Dummy Modl

2
Modler Yap
PS: G Kayna CPU SM(aret Modlleri) Digital Giri Modlleri Dijital k Modlleri Analog Giri Modl Analog k Modl Fonksiyon Modl Sayma Pozisyon Kapal evrim Kontrol CP(Haberleme Modl)
3
CPU Yaps
SF BATF DC5V FRCE RUN STOP RUN-P RUN STOP M-RES
MRES STOP RUN RUN-P
:Hafza Reset :Durma Modu :alma Modu,PG tarafndan sadece okuma anlamnda ulam mmkn. :alma modu,PG tarafndan hem okuma hem de yazma anlamnda erime mmkn.
SIMATIC S7-300 Pil MPI
Mode Seimi
CPU Yaps
SF BATF DC5V FRCE RUN STOP RUN-P RUN STOP M-RES
Durum LEDleri
SF BATF DC5V FRCE RUN :Grup Hatas, CPUda yada modllerde bir hata var :Pil hatas,pilin gerilim seviyesi dk yada pil yok :5 Volt DC sinyali :Bir yada daha fazla giri yada k zorlanyor :CPU almaya balarken yanp sner, alma modunda ise srekli yanar. :Durma modunda srekli yanar. Hafzay sfrlama ilemi sresince yava bir ekilde yanp sner,ilemin bitmesiyle beraber hzl olarak yanp sner.
5
SIMATIC S7-300 Pil MPI
STOP
STEP 7 Simatic Manager
STEP 7 Simatic Manager
PLC Similatr program PCye bal olan haberleme kanal zerinden ulalabilecek haberleme noktalarn gsterir. Yeni Proje aar. PCye kaydedilmi projeyi aar.
S7 PLCSim
Deikenlere ait tablolar oluturur. PLCnin alma modlarn belirler.
Proje Oluturma
Proje smi
stasyon Oluturma
Oluturulan Eitim_1 adl projeye S7 300 istasyonu eklenir.
10
stasyonun Donanm Yaps

S7 300 PLC istasyonuna ait donanm yaps oluturulur. 10 A.Lik G Kayna CPU 315-2DP CP 342-5 Haberleme nitesi 16 adet Dijital Giri 32 adet Dijital k 8 adet Analog Giri 4 Analog k
11
Proje Hiyerarisi
Proje Hiyerarisi
12
Program Yaps
FC FB FB OB
OB: Organizasyon Blou FB: Fonksiyon Blou FC: Fonksiyon
FC SFB SFC FC SFC

13
FB
FC FC
SFB: Sistem Fonksiyon Blou
FC FB
SFC: Sistem Fonksiyonu
Prog. Paralarnn Oluturulmas

OB1 Organizasyon Blou oluturulur.
14
PLCnin alma Felsefesi

Giri Grnt Belleindeki Deerlerin Yenilenmesi
letim Sistemine Ait Komutlarn lenmesi
Kullanc tarafndan oluturulan Programn letilmesi
k Grnt Belleindeki Deerlerin Yenilenmesi
1 PLC evrimi!
15
PLCde Kod Yazlmas

Oluturulan OB1 blou temel PLC kodunun yazlaca bloktur. OB1 Ctrl+Alt+O ksayol tularna basarak yada iki kere tklayarak alr.
16
PLCde Kod Yazlmas
PLCyi programlamada arabileceimiz dier komutlar.
17
PLCde Kod Yazlmas

Programlama iin temel elemanlar Program Elemanlarn seer.
Yeni Network oluturur. PLCye kodu ykler!... Sembolik Gsterimi seer.
18
LAD/STL/FBD Editrleri
LAD
I0.0 I0.1 Q4.0 Q4.0
STL
AN A( O O ) = I I Q Q 0.0 0.1 4.0 4.0
FBD
I0.1 Q4.0 >=1 I0.0 & Q4.0 =
19
Temel Mantk
Pasifken Aktifken PLCdeki gsterim
:Normalde Ak Kontak
:Normalde Kapal Kontak
20
Temel Mantk Ve Kaps

VE Kaps A 0 0 1 1 B 0 1 0 1 k 0 0 0 1
A B k
21
Temel Mantk Veya Kaps

VEYA Kaps A 0 0 1 1 B 0 1 0 1 k 0 1 1 1
A B k
22
Temel Mantk XOR Kaps

XOR Kaps A 0 0 1 1 B 0 1 0 1 k 0 1 1 0
A A B B k
23
Temel Mantk
rnek
L1=L2=[(S1*S2)+S3]
S1(I0.0) S3(I0.2)
I0.0
I0.1
Q4.0
I0.2
S2(I0.1)
Q4.1
L1(Q4.0)
L2(Q4.1)
24
Temel Mantk
Problemler: L1=[(S1+L1)*S2'*S3' L2={[S0+S1]*S2'}+{S3*S4}
25
Temel Mantk SR FF
S/R Flip Flopu S 0 0 1 1 R 0 1 0 1 Q q 0 1 S R SR Q
26
Temel Mantk SR FF
S7 300 PLCde SR iin kullanlan komutlar
M0.0 I0.0 Q4.0 I0.0 I0.1
S R
SR
S
I0.1 Q4.0
Q Q4.0
R
I0.1 I0.0
M0.0
R S
RS
Q Q4.0
SR FF: Reset baskndr. RS FF: Set baskndr.

27
Temel Mantk RLO Kenar Deerlendirmesi

I0.0 I0.1 M0.1 Q4.0 I0.0
I0.1
M0.2
Q4.1
P
I0.0 I0.1 RLO M0.1,M0.2 Q4.0 Q4.1
28
Temel Mantk
I0.0 M0.1 I0.1
aret Kenar Deerlendirmesi

Q4.0
POS M_BIT
I0.0 I0.1 M0.1 Q4.0

29
Problem
Q4.2 : Malzeme brakma k Balatma Dmesi : I0.1(NO) Durdurma Dmesi : I0.0(NC) Sistem Devrede : Q4.0 I0.2 : Optik Sensr
I0.3 : Yaklam Sensr
Q4.1 : Motor Saa Hareket

30
Lojik fadenin eriini saklamak

Lojik devrenin ieriini bir baka bellek gzne atamak iin Konnektr komutu kullanlr. I0.0 I0.1 M1.0 I0.2 I0.3 NOT Q4.1 M1.1
Q4.0
M 1.0 = I 0.1* I 0.2 M 1.1 = I 0.1* I 0.2* ( I 0.2* I 0.3) + Q 4.1
31
Say Formatlar
Bit r: I0.0, I0.1, Q4.0, MW5.9 Byte(B) r: MB9, IB3, QB4 Interger(I) r: MW10, MW12, IW0 Double Integer(DI) r: MD10, MD14, IW0 Floating Point r: MD10, MD14
1 Byte 1 Integer 1 Double Integer 1 Integer 1 Double Integer = 8 Bit = 16 Bit = 32 Bit =2 Byte =4 Byte
32
Say Formatlar
aretsiz Tam Deer Byte Integer Double Integer 0255(0FF) 065535(0FFFF) 04,294,967,295(0FFFFFFFF) aretli Tam Deer -127128(807F) -32,76832,767(80007FFF) -2,147,483,648 2.147,483,647(8000 00007FFF FFFF)
33
Say Formatlar
I 3.4
I 0 MSB 7 6 5 4 3 2 LSB 1 0
Byten kanc biti olduu Ayra Byte numaras Adres Tipi
I 1 I 2 I 3 I 4 I 5 I 6 I 7
34
Say Formatlar
MSB 7 LSB 0
MB20
MB20
Hafza blgesini belirtir Hafza formatn belirtir Hafza alann belirtir
35
Say Formatlar
16 Bitlik Say Format Integer BCD aret 0000 + 1111 32 Bitlik Say Format 32 Bitlik Doule Integer 32 Bitlik BCD Floating Point(Gerel Say)
36
=125
Say Formatlar
MSB 31
MB20
24 23
MB21
16 15
MB22
8 7
MB23
LSB 0
MW20
MD20
MW22
37
Dmeye bastktan 5 dakika sonra Dmeye 5 saniye ve uzun baslmas halinde 10ar dakikalk zaman aralklar ile 5 Temmuz 2004 Saat 09:00da Her ayn ilk gn Haziran, Temmuz ve Austos aylar boyunca len 11:00 ile 14:00 saatleri arasnda
ZM
ZAMAN FONKSYONARI
38
Zamanlayclar
5 Tip zamanlayc mevcuttur. Zamanlayclar tetikleme prensibine gre alrlar ve ierikleri belirlenen zamandan 0a doru geriye akar. Her yeni gelen tetikleme sinyali ile zamanlayc ieriine belirlenen zaman yeniden yklenir ve yeniden geriye doru akmaya balar. Her bir zamanlayc iin CPUnun hafzasnda 16 bitlik bir bellek adresi ayrlmtr. Zamanlayc adedi CPUnun tipine baldr.
S7 300 CPU Tipi CPU 312 CPU 313 CPU 314 CPU 315 CPU 315-2 CPU 318-2 Zamanlayc Says 063 0127 0127 0127 0127 0511
39
Zamanlayclar
Zamanlayc format S5 ile ayn formata sahiptir. 10ms., 100ms.,1s., ve 10s lik znrlklere sahiptir. Yazm format
S5T#aH_bM_cS_dMS
eklindedir. S5T#4S. 4 Saniye S5T#1H10M 1 Saat 10 Dakika S5T#9S900MS 9 Saniye 900 MiliSaniye S5T#2H35M 2 Saat 35 Dakika Zamanlayc ierii en fazla 2 Saat 46 Dakika ve 30 Saniye olabilir.
40
Zamanlayclar
S_PULSE(SP) Darbe Zamanl Zamanlayc
T0 I0.0 S TV I0.1 R BI_BCD S_PULSE Q BI Q4.0
S giriinin ykselen kenar ile zaman geriye doru akar ve Q=1 olur. ngrlen TV deeri dolduunda yada S girii 0 olduunda Q=0 olur.
R giriinin ncelii vardr. Zamann geriye doru akmas iin S giriinin 1 olmas gerekir.
41
Zamanlayclar
S_PEXT(SE) Uzatlm Darbe Zamanl Zamanlayc
T0 I0.0 S S5T#10S TV I0.1 R BI_BCD S_PEXT Q BI Q4.0
I0.0 I0.1
T0
S giriinin ykselen kenar ile zaman geriye doru akar ve Q=1 olur. ngrlen TV deeri dolduunda yada S girii 0 olduunda Q=0 olur.
R giriinin ncelii vardr. S girii 0a dse bile zaman geriye doru akmaya devam eder ve ngrlen zamanda sonra Q=0 olur.
42
Zamanlayclar
S_ODT(SD) Gecikmeli Zamanlayc
T0 I0.0 S S5T#10S TV I0.1 R BI_BCD S_ODT Q BI Q4.0
S giriinin ykselen kenar ile zaman geriye doru akar ve ngrlen TV deeri dolduunda Q=1 olur. S girii 0 olana kadar(R=0 koulunda) k 1 olmaya devam
R giriinin ncelii vardr.
43
Zamanlayclar
S_ODTS(SS) Gecikmeli ve Mhrlemeli Zamanlayc
T0 I0.0 S S5T#10S TV I0.1 R BI_BCD S_ODTS Q Q4.0
I0.0 I0.1
BI
T0
Q4.0
S giriinin ykselen kenar ile zaman geriye doru akar ve ngrlen TV deeri dolduunda Q=1 olur. S girii 0 olsa bile zaman geriye
ngrlen TV deeri dolduunda Q k mhrlenir ve S giriinden yeni bir tetiklemeye kapanr. k R=1 olana kadar 1 olmaya devam eder.
44
Zamanlayclar
S_OFFDT(SF) Den Kenara Gre Gecikmeli Zamanlayc
T0 I0.0 S S5T#10S TV I0.1 R BI_BCD S_OFFDT Q BI Q4.0
I0.0
I0.1
T0
Q4.0
S giriinin ykselen kenar ile Q=1 olur, den kenar ile zaman geriye doru akmaya balar ve ngrlen zaman deeri dolduunda Q=0 olur. Resetin ncelii vardr.
Zamanlaycnn ierii 0 olmadan S girii yeniden 1 olmas halinde zamanlaycnn ierii sabit kalr. S giriinin yeniden 0 olmasyla da zamanlayc geriye doru kamaya devam eder.
45
Sayclar
leri Sayc Geri Sayc leri Geri Sayc
46
Sayclar
leri Sayc
C0 I0.0 CU I0.1 S C#5 PV I0.2 R S_CU Q CV MW100 Q4.0
I0.0
I0.1
CV_BCD MW102
I0.2 6 5 4 3 2 1 0
Sayc
Q4.0
47
Sayclar
Geri Sayc
C0 I0.0 CD I0.1 S C#5 PV I0.2 R S_CD Q CV MW100 Q4.0
CV_BCD MW102
48
Sayclar
leri - Geri Sayc
C0 I0.0 CU I0.1 CD I0.2 S C#5 PV I0.3 R S_CUD Q CV MW100 CV_BCD MW102 Q4.0
I0.0 I0.1 I0.2 I0.3 7 6 5 Sayc 4 3 2 1 0 Q4.0

49
Sayclar
C0
SC
C#10 C0
Set Counter C0 saycsnn ieriini 10a eker. Counter Up C0 saycsnn ieriini 1 arttrr.
CU
C#10 C0
CD
C#10
Counter Down C0 saycsnn ieriini 1 azaltr.
50
Karlatrma Komutlar
16 bitlik tam say, 32 bitlik tam say ve 32 bitlik gerel saylarda karlatrma yapar.
Byk m? Kk m? Byk eit mi? Kk eit mi? Eit mi? Eit deil mi?
51
Karlatrma Komutlar
Eit mi?
16 bitlik Integer
CMP==D CMP==R
32 bitlik Integer 32 bitlik Gerel Say
52
Karlatrma Komutlar
Eit deil mi? Byk? Kk? Byk eit mi? Kk eit mi?
IN1IN2 ise Q=1
IN1<IN2 ise Q=1
IN1IN2 ise Q=1
IN1>IN2 ise Q=1
IN1IN2 ise Q=1

53
Sayc ile karlatrma komutlarnn birlikte kullanm
54
Problem
S0 S1 K0
K1
6 sn. 3 sn. 6 sn. 3 sn.
55
Problem
2. Park Alan Bariyeri(Q4.2)
1. Park Alannda azami 20 araba 2. Park Alannda ise azami 15 araba durabilir.
i Bariyeri(Q4.0)
Giri Kapal Sinyali(Q4.3) 1. Park Alan Bariyeri(Q4.1)

56
Dntrme Komutlar
BCD < - > 16 Bitlik Tam Say
EN girii 1 olduunda IN giriindeki BCD formatndaki sayy Tam Say formatnda OUTta belirtilen adrese yazar. ENO=1 olur (INdeki BCD +/- 999 arasnda olabilir.) EN girii 1 olduunda IN giriindeki Tam Say formatndaki sayy OUT knda belirtilen adrese BCD Formatnda yazar. ENO=1 olur. Eer bir tama olursa ENO=0 olur.
57
Dntrme Komutlar
BCD < - > 32 Bitlik Tam Say
BCD_DI
EN ENO
EN=1 olduunda IN giriindeki 32 bitlik BCD formatndaki ifadeyi(+/- 9999999) 32 Bitlik Tam Sayya dntrr.
MD105
ID0
IN
OUT
EN=1 olduunda IN giriindeki 32 bitlik Tam Sayy BCD formatna dntrr. INdeki Tam Say +/- 9999999 aralnn dna ktnda taa olur ve ENO k 0 olur.
58
Temel Matematiksel lemler

ADD_I
EN ENO
ADD_DI
EN ENO
MW100 +10
IN1 IN2
OUT
MW25
MD100 255
IN1 IN2
OUT
MD125
OUT = IN1 + IN2

ADD_I, 16 bitlik Tamsaylar, ADD_DI ise 32 bitlik Tamsaylar zerinde toplama ilem yapar. ADD_R ise 32 bitlik gerek saylar zerinde toplama ilemi yapar.
59
Temel Matematiksel lemler
OUT = IN1 - IN2
OUT = IN1 x IN2
OUT = IN1 \ IN2
60
Tam Saylarda Lojik lemler

WAND_W
EN ENO
IW0 W#16#0FFF
IN1 IN2
OUT
MW25
AND_Word ilemi ile IN1 Ve IN2 girilerine bal iki Tam Say zerinde bit bit lojik VE ilemi uygular. IW0 W#16#0FFF MW25 =0001 0000 0101 1111 =0000 1111 1111 1111 =0000 0000 0101 1111
I0.0, I0.1, I0.2 ve I0.3 bu ilem sayesinde maskelenmi oldu. Bu drt giri maskelenerek dier giriler ise direkt olarak MW25e yazld.
61

OR_Word ilemi ile IN1 Ve IN2 girilerine bal iki Tam Say zerinde bit bit lojik VEYA ilemi uygular. IW0 W#16#0FFF MW25 =0001 0000 0101 0000 =0000 0000 0000 0011 =0001 0000 0101 0011
Bu ilem ile I1.6 ve I1.7 adreslerin ierii 1 olarak MW25 adresine kaydedildi.
62

XOR_Word ilemi ile IN1 Ve IN2 girilerine bal iki Tam Say zerinde bit bit lojik XOR ilemi uygular. IW0 MW20 MW25 =0001 0000 0101 1000 =0001 0000 0100 0000 =0000 0000 0001 1000
Bu ilem ile IW0 adresindeki I1.3 ve I1.4 adresindeki deiimi alglyoruz.

63
Deiken Tablosu Oluturma

PLCnin istenilen adreslerini gzlemek ve gerektiinde bu adresler zerinde izin verilenler lsnde deiiklik yapmaya yarar.
64
Deiken Tablosu Oluturma
Bu seeneklerle oluturula tablodaki deikenlerin durumlarn STEP7 program tarafndan n klkla yenileyeceini belirlenir. Dzenli olarak gzlenir. Deikenlerin ieriklerini belirlenen deerlere eker. 1 defalna gzlem yapar.
65
Sembol Tablosu Oluturma

PLCde yazlan programn anlalabilirliini arttrmak ve daha kolay yazabilmek adna kullanlan deikenlere bir sembol atanabilir. Bunun iin kullanlr. Sembol Tablosu
66
Sembol Tablosu Oluturma
Adresin tipini belirleyen stun Atanan sembole karlk gelen fiziksel adreslerin bulunduu stun Deikenlere atanmak istenilen semboller bu stuna yazlr.
67
ETMMZE GSTERDNZ LG N TEEKKRLER
S7 300 - leri Seviyede grmek dileiyle
68

S7300 - Temel Seviye

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

S7300 - Temel Seviye

Uploaded by

Copyright:

Available Formats

zgr KAYMAKI .T.. Elektrik-Elektronik Fak. Endstriyel Otomasyon Lab.