Professional Documents
Culture Documents
Guia1 - SDI 1 20171 PDF
Guia1 - SDI 1 20171 PDF
1. INTRODUCCIÓN:
Quartus II Edición Web La Edición Web es una versión gratuita de Quartus II que puede ser
descargada o enviada gratuitamente por correo. Esta edición permite la compilación y la
programación de un número limitado de dispositivos Altera.
La familia de FPGAs de bajo coste Cyclone, está soportada por esta edición, por lo que los
pequeños desarrolladores y desarrolladoras no tendrán problemas por el coste del
desarrollo de software.
Se requiere un registro de licencia para utilizar la Edición Web de Quartus II, la cual es
gratuita y puede ser renovada ilimitadamente o de pago.
Para la descarga del software como ya se había mencionado lo podemos buscar dentro de
la página oficial de Altera: www.altera.com
Luego de dar clic a la versión, se llegara a la siguiente página en donde se debe descargar
los archivos marcados.
Figura No. 3: Página Principal de descarga.
Todo esto tendrá un peso de 1.6 GB aproximado, pero se debe tener libre por lo menos 6
GB en disco duro para completar la instalación de forma satisfactoria.
Los siguientes pasos son similares a cualquier programa en Windows, aceptar los términos y
condiciones, seleccionar la carpeta de instalación (recordar esta dirección ya que
posteriormente se utiliza).
Una vez finalizada la instalación el programa estará listo para ser utilizado, en la ventana
principal se despliega un asistente para la ejecución de un nuevo proyecto, esa sección
será descrita posteriormente.
La instalación del Quartus Programmer es posterior y sigue la misma lógica del programa
anterior, Quartus Programmer es una extensión de la suite por lo tanto es un programa
independiente, si se necesitara solo el programador perfectamente se podría instalar sin
necesidad de instalar toda la suite, y para programar los dispositivos solamente se
necesitarían los archivos .pof generados por el compilador previamente.
Figura No. 9: Pantalla inicial del Quartus Programmer.
3. PROGRAMACIÓN EN QUARTUS II
16. Dar clic en el menú File luego clic en New y clic en Proyect.
Figura No. 19: nuevo proyecto
17. De preferencia llamar al proyecto del mismo con el mismo nombre del código y
guardarlo en la misma carpeta donde se guardó el código. Y damos OK.
Figura 25.
22. Sombreamos los pines de entrada y salida y damos clic derecho sobre uno de estos
luego seleccionamos la opción Add Wave.
Figura 28. Como se observa la simulación de una compuerta AND donde su salida es 1 solo si
sus dos entradas son 1.
4. ASIGNACIÓN
1 Realizar el código VHDL para las compuertas: AND, NAND, OR, NOR, EXOR, EXNOR y NOT,
simular en VHDL.
1.1 Explicar paso a paso como es el proceso de instalación del software VHDL usado.
1.2 Diseñe una red de conmutación que acepte entradas BCD y proporcione una salida 1
solo cuando el dígito decimal de entrada sea divisible entre 3. Utilice cuatro variables
de entrada para diseñar el circuito.
1.3 Diseñe una red lógica con varias salidas, cuya entrada sea un digito BCD y cuyas salidas
se definen como sigue: f1 detecta los dígitos de entrada divisibles entre 4; f2 detecta los
números mayores o iguales a 3; f3 detecta los números menores que 7.
1.4 Las normas de seguridad de los aviones moderno exigen que, para señales de vital
importancia para la seguridad del aparato, los circuitos deben estar triplicados para que
el fallo de uno de ellos no produzca una catástrofe. En caso de que los tres circuitos no
produzcan la misma salida, esta se escogerá mediante votación. Diseñe el circuito
“votador” que se ha de utilizarse para obtener como resultado el valor mayoritario de las
tres entradas.
5. PREGUNTAS DE INVESTIGACIÓN.
2.3 Uso de las instrucciones anteriores para implementar el código VHDL directamente desde
las tablas de verdad.
NOTA: El reporte se entregara en un sobre manila rotulado con los nombres y carnet. El
contenido del archivo .rar deberá ir ordenado, con carpetas individuales para cada ítem
mencionado, ejemplo: IMÁGENES, CIRCUITO1, etc. Si existen conflictos sobre el tamaño del
archivo a adjuntar, únicamente dividirlo en las partes necesarias. Ej: tarea1_parte1,
tarea1_parte2, etc. Favor en el asunto de el/los correos agregar los carnets de los integrantes
Se recibirán estos archivos y tomaran como válidos los que sean enviados como fecha y hora
límite: miércoles 22 de marzo de 2017, 11:59 PM.
7. BIBLIOGRAFÍ A:
https://www.youtube.com/watch?v=00PcyQRHArY
DIGLENSY SAC Primera Empresa del Perú Dedicada al Desarrollo Electrónico, tutorial
VHDL, http://www.diglensy.com/