Professional Documents
Culture Documents
MỤC LỤC
Sử dụng các dây nối, các connector lần lượt cấp tín hiệu logic ‘0’ và ‘1’ cho các đầu vào A và B
của các cổng logic AND. Dùng các công tắc thay đổi mức logic ở các ngõ vào A, B. Quan sát trạng
thái đèn LED tại ngõ ra của cổng AND và dùng VOM đo điện áp ngõ ra tương ứng cho mỗi trường
hợp để kiểm tra lại bảng chân trị (bảng trạng thái) của cổng AND OR, NAND, NOR, XOR, XNOR.
Ứng với mỗi trường hợp của tổ hợp 2 biến A, B kết quả đo sau:
1 0 1 3.72V
1 1 1 3.72V
Cổng AND và NAND cho tín hiệu đi qua khi ngõ vào : A=0
Cổng AND và NAND không cho tín hiệu đi qua khi ngõ vào: A = 1
Sự khác nhau của dạng sóng ngõ ra Y1 và Y2 khi sử dụng cổng AND và NAND để đóng
mở tín hiệu xung clock là độ rộng sườn xung đóng mở tín hiệu khác nhau
5V
+V
A AND
Y1
NAND
Y2
B
Khối XOR/XNOR
5V
+V
A XOR
X1
XNOR
X2
B
Trong đó: A đóng vai trò là ngõ vào điều khiển (control) và B đóng vai trò là ngõ vào dữ liệu
(data).
Sử dụng 2 kênh của dao động ký để quan sát các tín hiệu sau:
Kênh 1 quan sát tín hiệu ngõ vào B
Kênh 2 quan sát tín hiệu ngõ ra X1
B không đổi khi A=1 : thời gian có xung X1 lớn hơn khi A=0
Lần lượt thay đổi vị trí của công tắc A để thay đổi mức logic của ngõ vào tín hiệu điều khiển A
và quan sát các tín hiệu ngõ vào B và ngõ ra X1. Từ dạng sóng quan sát được:
Khi ngõ vào điều khiển A = 1 thì: X1 = B
Khi ngõ vào điều khiển A = 0 thì: X1 = B
Không thể dùng cổng XOR / XNOR để đóng/mở tín hiệu dữ liệu được
Kết luận :
Chỉ có thể dung cổng NAND or NOR để đóng mở tín hiệu
VUTP
VLTP
Vo
VUTP : Upper-Trip-Point Voltage
VLTP : Lower-Trip-Point Voltage
VOH
VOL : Low-state Output Voltage
VOL : High-state Output Voltage
VOL
VLTP VUTP Vi
Yêu cầu của thí nghiệm: xác định được các giá trị điện áp VUTP và VLTP của cổng đảo Schmitt
Trigger 74LS14, và vẽ được đặc tuyến truyền đạt của vi mạch đảo 74LS14.
Thực hiện mạch sau đây:
74LS14
A Y
+
V Schmitt
Trong đó V là nguồn điện áp được lấy từ khối TTL/CMOS COMPARISON và có thể thay đổi
giá trị điện áp bằng cách điều chỉnh trimmer POSITIVE SUPPLY trên đế cắm board mạch thí
nghiệm (Base Unit).
Các bước tiến hành:
Lắp mạch thí nghiệm như hình vẽ trên:
Dùng VOM đo điện áp ở ngõ vào A, điều chỉnh điện áp vào V A có giá trị nhỏ nhất (xấp xỉ
0V) tương ứng với mức logic ngõ vào A là mức logic 0.
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 7
Quan sát điện áp ngõ ra Y trên kênh 1 của dao động ký, sẽ thấy điện áp V Y tương ứng
mức logic 1 (xấp xỉ 5V)
Điều chỉnh trimmer nguồn cung cấp để tăng dần điện áp vào V A và quan sát trên dao
động ký cho đến khi ngõ ra Y vừa chuyển xuống mức logic 0 thì dừng lại. Điện áp ngõ
vào VA đo được bằng VOM chính là điện áp VUTP, có giá trị là:
VUTP = 4.75 (V)
Tiếp tục tăng điện áp vào VA, ngõ ra Y không đổi mức logic, ngõ ra lúc này bằng : VOL =
0.728(V)
Tiếp tục xác định mức ngưỡng thấp VLTP bằng cách giảm điện áp ngõ vào V A cho đến khi
ngõ ra Y chuyển từ mức logic 0 lên mức logic 1 thì dừng lại, đo các giá trị điện áp V Y và
VLTP ta có:
VOH = 4.75 (V), VLTP = 2.4 (V)
+V
A Y1
X1
X2
B Y2
A Y1 VY1 B Y2 VY2
0V 1 4.98V 0V 1 1.25V
5V 0 74.2mV 5V 0 126mV
Giải thích các kết quả điện áp đo được trong bảng do Y1=bù A Y2=bù B
Để cổng logic ngõ ra cực thu để hở hoạt động được cần phải có điều kiện là không nối X 1
và X2 lại với nhau
Bây giờ dùng CONNECTOR nối X1 và X2 (lúc này Y1 = Y2). Thay đổi các giá trị logic
ngõ vào A và B, dùng VOM đo điện áp logic ngõ ra, ghi các kết quả vào bảng sau:
A B Y1 VY1
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 8
0 0 1 4.98V
0 1 0 74mV
1 0 0 74mV
1 1 0 74mV
Mức tích cực của tín hiệu cho phép ngõ ra (B – Output enable) là mức logic: 1
Ngõ ra 3 trạng thái có thể ứng dụng ở những mạch TTL
Để mức tích cực của tín hiệu Output Enable (B) là mức logic ‘0’ cần cải tiến mạch trên
bằng cách mắt một cổng đảo trước B để mức tích cực đảo từ ‘1’ sang ‘0’
Kiểm tra chức năng của các ngõ vào điều khiển trực tiếp CLEAR và PRESET đối với cả
2 loại Flip-Flop: DFF và JKFF
b. Dùng JKFF thực hiện chức năng của RSFF, TFF và DFF
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 9
Các sơ đồ sử dụng JKFF thực hiện chức năng của RSFF, TFF và DFF
c. Ứng dụng JKFF và DFF thực hiện các mạch chia tần số
Do có thể chuyển đổi giữa cổng JKFF DFF nên sơ đồ thực hiện chia tần số giống DFF
Vẽ sơ đồ sử dụng JKFF thực hiện mạch chia 2 tần số xung CLK
Thực hiện mạch chia 4 tần số bằng cách ghép nối tầng 2 mạch chia 2 ở trên. Quan sát
dạng sóng ra tại ngõ ra Q trên dao động ký Tần số ngõ ra Q = fCk/4
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 10
a. Khảo sát tác dụng của các ngõ vào CLR và PR:
Quan sát sơ đồ mạch của bộ đếm không đồng bộ (đếm nối tiếp) sử dụng 4 JKFF (được
thực hiện bằng 2 vi mạch 74LS76) thực hiện chức năng của TFF mắc nối tiếp với nhau.
Khảo sát hoạt động xóa (CLEAR) và đặt trước (PRESET) bộ đếm bằng cách cấp tín hiệu
logic tương ứng cho các ngõ vào CLR và PR.
Dùng tụ điện có giá trị C = 10 (F) mắc thêm vào mạch để khảo sát tác dụng của mạch
RC trong việc “tự động” xóa FF và thiết lập FF lúc ban đầu khi bật nguồn cung cấp.
Khảo sát hoạt động đếm xuống hoàn toàn tương tự như phần a bằng cách cấp nguồn xung clock
tần số 1 Hz từ máy phát sóng vào ngõ vào DOWN của vi mạch.
Với ngõ vào UP để trống.
Vi mạch 74LS85 thực hiện so sánh 2 số nhị phân 4 bít A (A3A2A1A0) và B (B3B2B1B0) theo mã
nhị phân 8421 về mặt độ lớn (4-BIT MAGNITUDE COMPARATOR). Sơ đồ chân và bảng trạng
thái mô tả hoạt động của vi mạch này được cho trên hình vẽ sau:
Các ngõ vào của B chính là các giá trị ngõ ra QA, QB, QC, QD của vi mạch đếm 74LS193.
Sử dụng 2 khối mạch: Bộ đếm đồng bộ (74LS193) và Bộ so sánh 4 bít (74LS85) để thực hiện
mạch đếm modulo M bất kỳ, bằng cách: nối một ngõ ra thích hợp của mạch so sánh (A>B hoặc
A=B hoặc A<B) đến ngõ vào CLEAR của bộ đếm để xóa bộ đếm về 0000 khi đạt đến giá trị đếm
M đã được thiết lập bằng các công tắc A, B, C, D ở khối INPUT SIGNALS.
Đếm lên đếm 5 (M=5)
Đếm lên đếm 8 (M=7)
Đếm lên đếm 10 (M=10)
4. Khảo sát thanh ghi dịch 4 bít (74LS194)
Khối mạch khảo sát: 4 BIT SHIFT REGISTER
Khối mạch này được thực hiện bằng vi mạch 74LS194, đây là thanh ghi dịch 4 bít cho phép dịch
trái và dịch phải, có các ngõ vào dữ liệu nối tiếp, các ngõ vào dữ liệu song song đồng bộ. Sơ đồ
chân của vi mạch này được cho như sau:
Khảo sát hoạt động dịch phải của thanh ghi bằng cách thay đổi dữ liệu nhập ban đầu cho
thanh ghi bằng các giá trị sau: 0011, 0111, 0110, 0010.
Lưu ý: A = LSB, D=MSB
Khảo sát hoạt động dịch trái của thanh ghi bằng các dữ liệu nhập ban đầu cho thanh ghi
như sau: 0100, 0110, 0010, và ngõ vào dữ liệu nối tiếp SL=1.
Sau đó nhập dữ liệu “0001” cho thanh ghi (A=1, B=0, C=0, D=0).
Dùng máy tạo sóng cấp xung vuông có tần số 1 Hz vào ngõ vào CLOCK của thanh ghi.
Chuyển thanh ghi sang chế độ dịch phải dữ liệu (S1=0, S0=1) và quan sát hoạt động dịch
vòng dữ liệu “0001”, sẽ thấy một điểm sáng chạy vòng tại ngõ ra.
Bây giờ từ từ tăng tần số xung clock của máy phát sóng lên sẽ thấy tốc độ chạy của điểm
sáng (tốc độ quét) tăng lên. Tiếp tục tăng tần số xung clock cho đến khi thấy cả 4 đèn
LED ở ngõ ra sáng đồng thời.
Khi tăng tần số lên quá 24Hz thì mắt ta mắt ta lại thấy 4 đèn như cùng sáng một lúc
Do mắt ra chỉ nhận thấy được 24hình /s
Thí nghiệm dịch vòng dữ liệu bằng cách thay đổi dữ liệu nhập ban đầu cho thanh ghi là:
“0111”, “1011”, “1101”, “1110”
Thực hiện mạch dịch vòng từ phải sang trái, tương tự như đã làm ở mạch dịch vòng sang
phải, theo sơ đồ sau đây:
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 17
Trong sơ đồ này chúng ta lưu ý rằng các ngõ vào A4, A3, A2, A1 của vi mạch được nối đến các
ngõ vào tín hiệu D, C, B, A tại khối INPUT SIGNALS; trong khi các ngõ vào B4, B3, B2, B1 của
vi mạch được nối đến các ngõ ra QD, QC, QB, QA của bộ đếm đồng bộ.
Bởi vậy để cộng 2 số nhị phân 4 bít A=A 4A3A2A1 và B=B4B3B2B1 trước tiên chúng ta nhập số
liệu cho B trước bằng cách sử dụng chế độ nhập số liệu vào bộ đếm, sau đó chúng ta nhập tiếp số
liệu cho A bằng cách sử dụng các công tắc A, B, C, D ở khối INPUT SIGNALS.
Phần thí nghiệm: Thực hiện các phép toán cộng 2 số nhị phân 4 bít và hoàn thành bảng sau:
Giá trị đầu vào Kết quả phép toán
16 8 4 2 1
C0 A B Số thập phân
C4 4 3 2 1
0 0101 0100 0 1 0 0 1 9
0 1100 1011 1 0 1 1 1 23
0 0111 1000 0 1 1 1 1 15
1 0111 1000 1 0 0 0 0 16
0 1111 1111 1 1 1 1 0 30
1 1111 1111 1 1 1 1 1 31
Ý nghĩa của ngõ vào C0 và ngõ ra C4
C0 : Nhớ trước khi cộng
C4 : Số nhớ trong khi cộng
Ứng dụng của ngõ vào C0 và ngõ ra C4 trong việc thiết kế mạch cộng 2 số nhị phân N bít là làm số
nhớ trước và sau khi cộng .
----- oOo -----
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 18
THIẾT KẾ MẠCH SỐ
Đề tài: Thiết kế bộ đếm xuống từ 60 về 0.
74LS192
IC 74LS192 thuộc họ TTL, Chuyên giải mã nhị phân sang các số tương tự
được hiển thị trên led 7 đoạn Anot chung. Giúp ta dễ dàng hơn trong việc điều khiển
led 7 đoạn. Bao gồm 4 đầu vào và 7 đầu ra. Trong đó, ngoại trừ các chân tín hiệu
chính còn có các chân điều khiển phụ để thêm vài chức năng phụ trợ cho nó. Với điện
áp đầu vào khoản từ 0.5V đến 7V.
Chân TEST(3) là chân dùng để thử các ngõ ra xem IC có còn dùng được hay không
Các chân P0-P3 là các mã hóa từ mã BCD sang mã led 7 đoạn.
Chân RBI và RBO là 2 chân dùng để xóa số 0 vô nghĩa.
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 20
74LS124
Là IC thực hiện nhiệm vụ đếm lên/ xuống khi có xung tác động vào chân đếm UP
/DOWN ..
Điện áp cung cấp: 4.75V ~ 5.25V
Dải nhiệt độ hoạt động: 0 ~ 70oC
Dòng điện max: I= 8mA
Sơ đồ:
IC 555
Thông số:
Điện áp đầu vào : 2 - 18V ( Tùy từng loại của 555 : LM555, NE555, NE7555..)
+ Dòng tiêu thụ : 6mA - 15mA
+ Điện áp logic ở mức cao : 0.5 - 15V
+ Điện áp logic ở mức thấp : 0.03 - 0.06V
+ Công suất tiêu thụ (max) 600mW.
Chức năng
+ Tạo xung
+ Điều chế được độ rộng xung (PWM)
+ Điều chế vị trí xung (PPM) (Hay dùng trong thu phát hồng ngoại)
Sơ đồ:
+ Chân số 7(DISCHAGER) : có thể xem chân này như 1 khóa điện tử và chịu điều
khiển bỡi tầng logic của chân 3 .Khi chân 3 ở mức áp thấp thì khóa này đóng
lại.ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC 555 dùng
như 1 tầng dao động .
+ Chân số 8 (Vcc): Cấp điện áp từ 2V -->18V
74LS32
Thông số kỹ thuật:
Điện áp cung cấp: 4.75V ~ 5.25V
Dải nhiệt độ hoạt động: 0 ~ 70oC
Dòng điện ra mức cao: IOH = -0.4mA
Dòng điện ra mức thấp: IOL = 8mA
Sơ đồ mạch:
Các hoạt động của IC này là rất đơn giản để hiểu nếu chúng ta hiểu được hoạt động
của cổng NAND.Bạn có thể nhìn thấy trong sơ đồ trên các cổng NAND N1 ... .N4
được dây độc lập và có sự phụ thuộc vào các cổng.
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 24
74LS04
Thông số kỹ thuật:
Điện áp cung cấp: 4.75V ~ 5.25V
Dải nhiệt độ hoạt động: 0 ~ 70oC
Dòng điện ra mức cao: IOH = -0.4mA
Dòng điện ra mức thấp: IOL = 8mA
Sơ đồ mạch:
Các hoạt động của IC này là hoạt động của cổng NOT. Có thể nhìn thấy trong sơ đồ
trên các cổng NOT gồm có 6 bộ độc lập và có sự phụ thuộc vào các cổng đầu vào.
Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 25
Sơ đồ mạch: