Lojik Devreler 6

LOJİK DEVRELER
ARDIŞIL LOJİK DEVRELER

Ardışıl lojik devre kavramı, Analiz ve
Sentezleri
Elektrik-Elektronik Mühendisliği
Dr. Öğr. Ü.
Murathan ALPAY
1
Ardışıl devre yapısı ve çeşitleri
Ardışıl devre (Sequential Circuit):
Çıkışları, girişleri cinsinden yegane olarak belirlenemeyen
lojik devrelerdir. Bu tür lojik devrelerde çıkış sadece girişlere bağlı bir fonksiyon
olmadığından durumlar da işin içine girer. Bu tür lojik devreler aynı girişler için farklı
zamanlarda farklı çıkış üretebilirler.
Ana iki türü mevcuttur:
zi (t1 )  zi (t 2 ) olabilir.
-Senkron ardışıl devre (Senkron Makine):
Eş zamanlıdırlar, saat girişi(CLK) devredeki tüm bellek elemanlarının saat girişine
bağlıdır. Dolayısıyla merkezi bir saat üreteci periyodik darbeler üretir ve durum
değiştirme yalnızca saat darbesine bağlıdır.
Senkron makineler iki modele dayanarak tasarlanabilirler:
1) Mealy Modeli (Makinesi)
2) Moore Modeli (Makinesi)
-Asenkron ardışıl devre (Asenkron Makine):
Eş zamanlı değildirler, saat girişi(CLK) devredeki tüm bellek elemanlarının saat
girişlerine bağlı değildir. Bir bellek elemanı saat girişi diğer bir bellek elemanının
çıkışı ya da kombinezonsal bir devre elemanı çıkışı ile tetiklenebilir.
2
Ardışıl devre yapısı ve çeşitleri
Senkron ardışıl devre yapısı
y ( yi t )   y1 , y2 , , yr  
Bağımsız ( Şimdiki )
durum değişkenleri kümesi
y 0 )   y10 , y2 0 , , yr 0  
Başlangıç durumları kümesi
Y (Yi t 1 )  Y1 , Y2 , , Yr  
Bağımlı( Bir sonraki )
durum değişkenleri kümesi
X   x1 , x2 , , xn  
Bağımsız giriş değişkenleri kümesi
Z   z1 , z 2 , , zn  
CLK  Saat girişi Bağımlı çıkış değişkenleri k ümesi
3
Senkron Ardışıl devre modelleri ve analizleri
Mealy Makinesi
Bu modelde çıkışlar hem o andaki girişlerin hem de
durumların fonksiyonudur.
Z  f  X , y Y  g  X , y
4
Moore Makinesi
Bu modelde çıkışlar sadece durumların fonksiyonudur.
Girişlerdeki değerler sadece sonraki durumu belirlemede
etkili olup durum bilgisi çıkıştaki değeri belirler.
Z  f  y Y  g  X , y
5
Yükselen ve düşen kenar tetikleme
SET SET SET SET
D Q S Q J Q DT Q
CLR CLR CLR CLR

Q R Q K Q Q
Yükselen kenar tetiklemeli bellek elemanları

ve
yükselen kenarda tetiklenen saat işareti
SET SET SET SET
D Q S Q J Q DT Q
CLR CLR CLR CLR

Q R Q K Q Q
Düşen kenar tetiklemeli bellek elemanları

ve
düşen kenarda tetiklenen saat işareti
6
BELLEK ELEMANLARI VE TANIM BAĞINTILARI
Saatli SR tipi bellek elemanı (SR Flip-Flop)
SET SET y S R Y Y’
S Q S Q
0 0 0 0 1
0 0 1 0 1
CLR CLR
R Q R Q
0 1 0 1 0
0 1 1 K K
R 1 0 0 1 0
(Reset) Q(y)(Y) 1 0 1 0 1
1 1 0 1 0
CLK 1 1 1 K K
(Clock)
Q (y )(Y )
S
(Set)
7
Saatli SR tipi bellek elemanı (SR Flip-Flop)
SET SET y S R Y Y’
S Q S Q
0 0 0 0 1
0 0 1 0 1
CLR CLR
R Q R Q 0 1 0 1 0
0 1 1 K K
y
SR 00 01 11 10 1 0 0 1 0
0 0 0 K 1 1 0 1 0 1
1 1 0 1 0
1 1 0 K 1 1 1 1 K K
Y  S  R ' y  SR bellek elemanı tanım bağıntısı
0 1
8
Saatli JK tipi bellek elemanı (JK Flip-Flop)
SET SET
y J K Y Y’
J Q J Q
0 0 0 0 1
CLR CLR
0 0 1 0 1
K Q K Q
0 1 0 1 0
0 1 1 1 0
y
JK 00 01 11 10 1 0 0 1 0
0 0 0 1 1 1 0 1 0 1
1 1 0 1 0
1 1 0 0 1 1 1 1 0 1
Y  Jy ' K ' y  JK bellek elemanı tanım bağıntısı
0 1
9
Saatli D tipi bellek elemanı (D Flip-Flop)
SET SET
D Q D Q y D Y Y’
0 0 0 1
CLR CLR
Q
0 1 1 0
Q
1 0 0 1
1 1 1 0
y
D 0 1
0 0 1
1 0 1
Y  D  D bellek elemanı tanım bağıntısı
0 1
10
Saatli T tipi bellek elemanı (T Flip-Flop)
SET SET
y T Y Y’
DT Q DT Q
0 0 0 1
CLR CLR 0 1 1 0
Q Q
1 0 1 0
T 0 1 1 1 0 1
y
0 0 1
1 1 0
Y  Ty ' T ' y  T bellek elemanı tanım bağıntısı
0 1
11
MEALY MAKİNESİ ANALİZİ
Örnek1:
Lojik devrenin analizini yaparak

a) Y (bir sonraki durum fonksiyonu) ve Z1 , Z 2
çıkışlarının lojik matematiksel ifadelerini bulunuz.
b) Doğruluk tablosunu oluşturunuz.
c) Durum tablosunu oluşturunuz.
d) Durum diyagramını çiziniz.
e) Zaman diyagramını çiziniz.
12
Örnek1:
a)
13
Örnek1:
b)
14
Örnek1:
c)
0 1
0
1
15
Örnek1:
0 1
c)
0
1
d)
0 1
16
Örnek1:
e)
17
Örnek2:

a) Y1 ,Y2 (bir sonraki durum fonksiyonları) ve Z
çıkışının lojik matematiksel ifadelerini bulunuz.
18
Örnek2:
a)
19
Örnek2:
a)
20
Örnek2:
b)
21
Örnek2:
c) 0 1
00
01
11
10
22
Örnek2:
d)
00 01
10 11
23
Örnek2:
e)
24
MOORE MAKİNESİ ANALİZİ
Örnek1:

a) Y (bir sonraki durum fonksiyonu) ve Z
çıkışının lojik matematiksel ifadelerini bulunuz.
d) Durum diyag ramını çiziniz.
25
Örnek1:
a)
26
Örnek1:
a)
27
Örnek1:
b)
28
Örnek1:
c) 0 1
0
1
d)
0 1
29
Örnek1:
e)
30
Örnek2:

a) Y1 ,Y2 (bir sonraki durum fonksiyonları) ve Z1 , Z 2
çıkışlarının lojik matematiksel ifadelerini bulunuz.
e) Zaman diyagramını çiziniz. 31
Örnek2:
a)
32
Örnek2:
a)
33
Örnek2:
b)
34
Örnek2:
c) 0 1
00
01
11
10
35
Örnek2:
d)
00 01
10 11
36
Örnek2:
e)
37
SENKRON Ardışıl Devrelerin SENTEZİ
Bellek Elemanları Ters Tanım Bağıntıları
38
Bellek Elemanları Ters Tanım Bağıntıları
39
Örnek1: SR tipi bellek elemanı ve yeterli sayıda
Lojik kapı elemanları kullanarak seri toplayıcı devresini
tasarlayınız.
0 1
40
tasarlayınız.
41
tasarlayınız.
42
Örnek2: x=0 girişinde aynı değerde kalan x=1 girişinde ise 0-3
arası sayıp 3’ten sonra tekrar 0’a dönen sayıcı devresini T tipi
bellek elemanları ve gerekirse lojik kapılar kullanarak tasarlayınız.
00 01
10 11
43
44
45
46
Örnek3: Girişine 0101 dizisi geldiğinde çıkışı ‘1’ olan aksi halde
çıkışı ‘0’ olan iç içe geçen dizileri de algılayan tek girişli(x) ve tek
çıkışlı(z) devreyi D tipi bellek elemanları ve gerekirse lojik kapılar
kullanarak tasarlayınız.
00 01
10 11
47
48
49
50
ASENKRON Ardışıl Devre Tasarım Örneği
Örnek3: Sadece saat darbeleriyle 0-15 arası sayan ve yine
0’a geri dönen sayıcıyı asenkron olarak düşen kenar
tetiklemeli JK tipi bellek elemanları ile tasarlayınız
SET SET SET SET
J Q J Q J Q J Q
CLR CLR CLR CLR

K Q K Q K Q K Q
51

Lojik Devreler 6

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Lojik Devreler 6

Uploaded by

Copyright:

Available Formats

LOJİK DEVRELER

ARDIŞIL LOJİK DEVRELER

SET SET SET SET

CLR CLR CLR CLR

Yükselen kenar tetiklemeli bellek elemanları

SET SET SET SET

CLR CLR CLR CLR

Düşen kenar tetiklemeli bellek elemanları

Lojik devrenin analizini yaparak

Lojik devrenin analizini yaparak

Lojik devrenin analizini yaparak

Lojik devrenin analizini yaparak

SET SET SET SET

CLR CLR CLR CLR

You might also like