‫راكشة انكــــاش‬

Characteristics ‫انخصائص‬
Location ‫الموقع‬ 
Capacity‫السعة‬ 
Unit of transfer‫وحدة النقل‬ 
Access method‫طرٌقة الدخول‬ 
Performance‫االداء‬ 
Physical typeً‫النوع الفٌزٌائ‬ 
Physical characteristics‫الخصائص الفٌزٌائٌة‬ 
Organisation ‫التنظٌم‬ 
 ‫انًوقــع‬
‫‪ٌ ‬شٌر الى موقع الذاكرة ‪ٌ ،‬وجد نوعٌن ‪:‬‬
‫‪ ‬داخلٌة ‪ ( Internal‬الذاكرة الرئٌسٌة ‪ ،‬المسجالت ‪ ،‬الكاش )‬
‫‪ ‬خارجٌة ‪ ( External‬اجهزة التخزٌن الثانوي )‬
‫‪ ‬الفرق بينهم ‪:‬‬
‫ٌمكن للمعالج الدخول الى الذاكرة الداخلٌة بصورة مباشرة وللخارجٌة من‬
‫خالل ‪. I/O‬‬
 ‫انسعــت‬
‫حجم الكلمة ‪Word size‬‬ ‫‪.1‬‬
‫ٌكون حجم الكلمة حسب طبٌعة التنظٌم‬ ‫‪‬‬

‫عدد الكلمات أو الباٌت‪Number of words‬‬ ‫‪.2‬‬

 ‫وحــذة اننقــم‬
‫تعنً البٌانات المنقولة من والى الذاكرة‬ ‫‪‬‬
‫‪Internal‬‬ ‫‪‬‬
‫عادة ٌحكمها عرض ناقل البٌانات ‪data bus‬‬ ‫‪‬‬

‫‪External‬‬ ‫‪‬‬
‫عادة تكون كتلة ‪ block‬وهً اكبر بكثٌر من الكلمة ‪word‬‬ ‫‪‬‬

‫وحدة معنونة‪Addressable unit‬‬ ‫‪‬‬

‫أصغر موقع ٌمكن معالجته بشكل متفرد‬ ‫‪‬‬
‫تعتبر ‪ word‬وحدة النقل عند التعامل مع الذاكرة الرئٌسٌة‬ ‫‪‬‬
‫والـكتلة ‪ block‬وحدة النقل عند التعامل مع الذاكرة الثانوٌة‬ ‫‪‬‬
 ‫طـــشيقــت انوصــول (‪)1‬‬
‫تعنً كٌفٌة الوصول للبٌانات المخزنة فً الذاكرة ‪ ،‬طـــرقه ‪:‬‬ ‫‪‬‬
‫تتابعً ‪Sequential‬‬ ‫‪.1‬‬
‫نبدأ من البداٌة ونبحث بالترتٌب حتى نصل الى البٌانات المطلوبة ‪.‬‬ ‫‪‬‬
‫زمن الوصول ‪ٌ Access time‬عتمد على موقع البٌانات والموقع السابق ‪ .‬مثل‬ ‫‪‬‬
‫االشرطة الممغنطة ‪tape‬‬
‫‪ Direct‬مباشر‬ ‫‪.2‬‬
‫الكتل الفردٌة لها عنوان فرٌد او ممٌز ‪.‬‬ ‫‪‬‬
‫ٌتم الوصول بالنقل الى موقع تقرٌبً للبٌانات ثم بعد ذلك ٌتم إجراء بحث تتابعً ‪.‬‬ ‫‪‬‬
‫زمن الوصول ٌعتمد على ( الموقع والموقع السابق )‬ ‫‪‬‬
‫مثال على ذلك ‪ :‬االقراص الممغنطة‬ ‫‪‬‬
 ‫طـــشيقــت انوصــول (‪)1‬‬
‫‪Random‬عشوائً‬ ‫‪.3‬‬
‫ٌتم الوصول مباشرة الى أي بٌانات عن طرٌق العنوان‬ ‫‪‬‬
‫ٌعتمد زمن الوصول على ( الموقع أو الوصول السابق ) ‪ .‬مثل الرام ‪.‬‬ ‫‪‬‬

‫ترابطً ‪Associative‬‬ ‫‪.4‬‬

‫ٌتم البحث عن نمط ثنائً معٌن وذلك فً وقت واحد لكل مواقع الذاكرة الٌجاد أي‬ ‫‪‬‬
‫تطابقات ‪.‬‬
‫ٌتم الوصول عن طرٌق المحتوٌات ولٌس العنوان ‪.‬‬ ‫‪‬‬
‫زمن الوصول ٌعتمد على ( الموقع أو الوصول السابق ) ‪ .‬مثل الكاش‬ ‫‪‬‬
 ‫هشييت انزاكشة‬
‫السجالت‪Registers‬‬ ‫‪.1‬‬
‫الموجودة فً ‪CPU‬‬ ‫‪‬‬

‫الذاكرة الرئٌسٌة أو الداخلٌة‪Internal or Main memory‬‬ ‫‪.2‬‬

‫تشمل واحدة أو أكثر من مستوٌات الكاش‬ ‫‪‬‬
‫الرام‬ ‫‪‬‬

‫الذاكرة الخارجٌة ‪External memory‬‬ ‫‪.3‬‬

‫يخطط – هشييت انزاكشة‬
 ‫األداء‬
‫‪ٌ ‬ستخدم لإلشارة الى سرعة الذاكرة بإستخـــدام ‪:‬‬
‫‪ .1‬زمن الوصول ‪Access time‬‬
‫هو الزمن بٌن وضع العنوان والحصول على بٌانات صالحة‬ ‫‪‬‬
‫مثالً فً القرص الصلب الزمن اللزم لوضع رأس القراءة فً المكان‬ ‫‪‬‬

‫زمن دورة الذاكرة‪Memory Cycle time‬‬ ‫‪.2‬‬

‫الزمن المطلوب للذاكرة للعمل على اإلسترداد ‪ recover‬قبل الوصول التالً ‪.‬‬ ‫‪‬‬
‫الزمن ما بٌن عملٌتً دخول متتابعتٌن ‪.‬‬ ‫‪‬‬
‫وٌساوي اٌضا ً زمن الوصول زائداً أي زمن إضافً الزم قبل البدء بعملٌة أخرى ‪.‬‬ ‫‪‬‬
‫‪access + recovery = Cycle time‬‬ ‫‪‬‬

‫معدل نقل ‪Transfer Rate‬‬ ‫‪.3‬‬

‫المعدل الذي ٌمكن من نقل البٌانات وٌساوي مقلوب ‪Cycle time‬‬ ‫‪‬‬
 ‫االنواع انفيضيائيت‬
‫أشباه الموصالت ‪Semiconductor‬‬ ‫‪.1‬‬
‫وهً اكثرها استخداما ً مثل ‪RAM‬‬ ‫‪‬‬

‫‪ Magnetic‬المغناطٌسٌة‬ ‫‪.2‬‬
‫نستخدم االقراص واالشرطة ‪Disk & Tape‬‬ ‫‪‬‬

‫الضوئٌة‪Optical‬‬ ‫‪.3‬‬
‫‪CD & DVD‬‬ ‫‪‬‬

‫وغٌرها مثل الصور ثالثٌة االبعاد‬ ‫‪.4‬‬

 ‫انخصائص انفيضيائيت‬
‫اإلضمحالل ‪: Decay‬فقدان البٌانات عند اٌقاف التٌار الكهربً‬ ‫‪.1‬‬
‫التطاٌر ‪Volatility‬‬ ‫‪.2‬‬
‫قابلٌة المسح ‪Erasable‬‬ ‫‪.3‬‬
‫استهالك الطاقة‪Power consumption‬‬ ‫‪.4‬‬

‫التنظيم‬
‫ٌقصد به الترتٌب الفعلً للبت فً الكلمات ‪ ، words‬ودائما ً ال ٌكون‬
‫واضح ‪.‬‬
 ‫بانتاني ‪ ...‬هــم نشيذ انسشعت ؟؟؟‬
‫‪ ‬من الممكن بناء جهاز حاسوب ٌستخدم فقط ‪ SRAM‬بالتالً ‪:‬‬
‫‪ .1‬سٌكون سرٌع جداً ‪.‬‬
‫‪ .2‬ال ٌحتاج كاش ‪.‬‬
‫‪ .3‬التكلفة تكون كبٌرة‬
‫‪ ‬عند تصمٌم الذاكرة تتم المفاضلة ما بٌن سعة الذاكرة وسرعتها وتكلفتها‬
‫‪ -‬زٌادة السرعة تعنً زٌادة تكلفة البت‬
‫‪ -‬زٌادة السعة تعنً قلة تكلفة البت‬
‫‪ -‬زٌادة السعة تعنً قلة سرعتها‬
 ‫تًوضع انًشاجع ‪Locality of Reference‬‬
‫العمل على نقل البٌانات فً شكل كتل ‪ Block‬من الذاكرة البطئٌة ووضعها‬ ‫‪‬‬
‫فً الذاكرة السرٌعة بحٌث ٌجد المعالج ما ٌحتاجه فً الذاكرة السرٌعة ‪.‬‬
‫المقصود بالمراجع ‪ :‬مواضع الذاكرة التً ٌحتاجها المعالج للرجوع إلٌها‬ ‫‪‬‬
‫أثناء تنفٌذ البرامج ‪.‬‬
 ‫انكــاش‬
‫الهدف من استخدامها الحصول على سرعة عالٌة ‪ .‬وتكون موجودة بٌن‬ ‫‪‬‬
‫الذاكرة الرئٌسٌة والــ ‪. CPU‬‬
‫قد توجد موجودة على رقاقة ‪ CPU‬أو وحدة نمطٌة ‪.‬‬ ‫‪‬‬
‫هيكم راكشة انكاش وانزاكشة انشئيسيت‬
 ‫‪ Cache operation‬عًهياث انكاش‬
‫‪ .1‬تطلب ‪ CPU‬محتوٌات موقع الذاكرة ‪.‬‬
‫‪ .2‬التحقق من وجود البٌانات فً الكاش‬
‫‪ .3‬إذا موجودة ٌتم الحصول علٌها من الكاش‬
‫‪ .4‬إذا لم تكن موجودة ‪ٌ ،‬طلب قراءة الكتل من الذاكرة الرئٌسٌة ‪.‬‬
‫‪ .5‬بعدها تسلم من الكاش الى ‪CPU‬‬
‫‪ .6‬تشمل الكاش عالمات ‪ Tags‬لتحدٌد أي كتلة من الذاكرة الرئٌسٌة موجودة‬
‫فً كل منفذ‬
‫‪ ‬ال ‪ Tag‬جزء من عنوان الكلمة ‪ word‬المطلوب الرجوع الٌها فً الذاكرة‬
‫الرئٌسٌة ‪.‬‬
‫يخطط انسيابي نعًهيت انقشاءة ين انكاش‬
 ‫تصًيى انكاش ‪Cache Design‬‬
‫‪ ‬العناصر األساسية لتصميم الكاش ‪:‬‬
‫‪ Size .1‬الحجم‬
‫‪ .2‬وظٌفة التخطٌط ‪Mapping Function‬‬
‫‪ .3‬خوارزمٌة االستبدال‪Replacement Algorithm‬‬
‫‪ .4‬سٌاسة الكتابة‪Write Policy‬‬
‫‪ .5‬حجم الكتل‪Block Size‬‬
‫‪ .6‬عدد الكاش‪Number of Caches‬‬
 ‫انحجــى‬
‫‪ Cost‬التكلفة ‪ :‬زٌادة الكاش مكلف‬ ‫‪.1‬‬
‫‪ Speed‬السرعة ‪ :‬زٌادة الكاش تزٌد السرعة‬ ‫‪.2‬‬
‫تأكد الكاش من وجود البٌانات ٌاخذ وقت‬ ‫‪‬‬
‫نًورج تصًيى انكــاش‬
 ‫وظيفت انتخطيط‬
‫عدد خطوط الكاش أقل من عدد كتل الذاكرة ‪ ،‬بالتالً هناك حوجة‬ ‫‪‬‬
‫لخوارزمٌة لتحدٌد خط الكاش الذي ستوضع فٌه كل كتلة من كتل الذاكرة ‪.‬‬
‫وجود حوجة لطرٌقة تحدٌد أي كتلة من كتل الذاكرة هً التً تشغل خطا ً‬ ‫‪‬‬
‫معٌنا ً من خطوط الكاش حالٌا ً ‪:‬‬
‫‪ Direct -1‬مباشر‬
‫‪ Associative -2‬ترابطً‬
‫‪ Set Associative -3‬مجموعة ترابطٌة‬

‫‪EXCERCISE‬‬
 ‫انتخطيط انًباشش‬
‫‪ٌ ‬تم فٌه تحدٌد خط معٌن من خطوط الكاش لكل كتلة من كتل الذاكرة ‪.‬‬
‫‪ ‬بمعنى انه إذا كانت كتلة من كتل الذاكرة موجودة فً الكاش ‪ ،‬فإنها ٌجب أن‬
‫تكون فً خط الكاش المخطط لها ‪.‬‬
‫‪ٌ ‬كون العنوان فً جزأٌن ‪:‬‬
‫‪Least Significant Bit (LSB) .1‬أقل بت أهمٌة ‪ٌ w‬حدد كلمة فرٌدة‬
‫‪unique‬‬
‫‪ Most Significant Bit ( MSB ) .2‬أكثر بن أهمٌة تحدد ‪ S‬كتلة واحدة‬
‫‪ ‬تقسم الــ ‪MSB‬إلى ( حقل خط الكاش وعالمة ‪ٌ tag‬مثل بــ( ‪))s-r‬‬
 ‫انتخطيط انًباشش‬
‫‪ٌ ‬تكون العنوان من ‪ 24‬بت ‪:‬‬
‫‪ 2 -‬بت لتعرٌف ‪( word‬حجم الكتلة ‪ 4‬باٌت)‪ ،‬و ‪ 22‬بت لتعرٌف الكتلة‬
‫‪. block‬‬
‫‪ ‬ال توجد كتلتٌن لهما نفس خط الكاش ‪.‬‬
‫‪ٌ ‬تم فحص المحتوٌات للكاش بواسطة ( إٌجاد الخط ‪ Line‬وفحص الـــ ‪tag‬‬
‫)‬
‫‪ ‬المـــزايا ‪:‬‬
‫البساطـــة وانخفــاض التكلفــة‬
‫‪ ‬العيـــوب ‪:‬‬
‫تخصٌص موقع ثابت لكل كتلة معطٌة ( إذا طلب البرنامج الوصول لموقعًٌ‬
‫ذاكرة ٌقعان ضمن كتلتً ذاكرة مختلفتٌن بصورة متكررة تكون اخطاء الكاش‬
‫عالٌة جداً‪ .‬تسمى هذه الظاهرة بالـــ ‪). Thrashing‬‬
Direct Mapping Cache Organization
Direct Mapping
Example
 ‫انتخطيط انتشابطي‬
‫حلت مشكلة عدم تخصٌص خط معٌن بالكاش لكتلة الذاكرة وٌمكن أن تحمل‬ ‫‪‬‬
‫فً أي خط بالكاش ‪.‬‬
‫ٌتم تفسٌر عنوان الذاكرة إلى ( ‪ word‬و ‪ ، ) tag‬تحدد الــ ‪ tag‬كتلة‬ ‫‪‬‬
‫فرٌدة من الذاكرة ‪.‬‬
‫ٌكون البحث فً الكاش مكلف ‪.‬‬ ‫‪‬‬
‫تتكون الــعالمة ‪ tag‬من ‪ 22‬بت لكل ‪. 32 bit block‬‬ ‫‪‬‬
‫ٌقارن حقل العالمة مع العالمة المدخلة فً الكاش للتاكد منها ‪.‬‬ ‫‪‬‬
‫األقل أهمٌة ‪ LSB‬للعنوان ‪ ،‬تحدد أي ‪ 16 bit word‬مطلوبة من بٌانات‬ ‫‪‬‬
‫الـــ ‪. 32 bit block‬‬
 ‫تخطيط يجًوعت تشابطيت‬
‫فً هذا النوع ٌتم تقسٌم الكاش إلى عدد من المجموعات ‪. Sets‬‬ ‫‪‬‬
‫كل مجموعة مكونة من عدد من الخطوط‬ ‫‪‬‬
‫ٌمكن وضع الكتلة فً أي خط لمجموعة معٌنة‬ ‫‪‬‬
‫مثال وجود خطٌن ‪ 2 lines‬لكل مجموعة ‪.‬‬ ‫‪‬‬
‫عدد خطوط المجموعة االكثر استخداما ً هو ‪ٌ 2‬سمى ‪2 way associative‬‬ ‫•‬
‫‪. mapping‬‬
‫ٌستخدم حقل ‪ Set‬لتحدٌد مجموعة الكاش لٌتم النظر فٌها ‪ .‬وٌقارن حقل ‪tag‬‬ ‫•‬
‫لمعرفة اذا فٌه مشكلة أو ضرر أم ال ‪.‬‬
 ‫خواسصيياث االستبذال ( انتخطيط انًباشش )‬
‫‪ ‬عند نقل كتلة من كتل الذاكرة الى الكاش فإنها ٌجب أن تحل محل إحدى‬
‫الكتل الموجودة ‪.‬‬
‫‪ ‬حٌث أن الكتلة المنقولة بالكاش لها خط كاش محدد مسبقا ً وسٌتم استبدال‬
‫الكتلة الموجودة بذلك الخط ‪.‬‬
‫‪ٌ ‬وجد خٌار والبد من خوارزمٌة لالستبدال أشهرها ( الترابطً والمجموعة‬
‫الترابطٌة ) ‪:‬‬
‫‪ٌ : Least Recently used (LRU) .1‬تم تطبٌقها فً الـــ ‪2 way set‬‬
‫‪ associative‬حٌث ٌتم استبدال كتلة المجموعة التً كانت فً الكاش مع‬
‫عدم اإلشارة لذلك ‪ .‬وهً أفضل خوارزمٌة إستبدال ‪.‬‬
‫‪ : First in first out (FIFO) .2‬استبدال الكتلة فً المجموعة والتً كانت‬
‫لفترة موجودة لفترة اطول ‪.‬‬
 ‫خواسصيياث االستبذال ( انتخطيط انتشابطي وانًجًوعت انتشابطيت )‬
‫)‪Least frequently used (LFU‬‬ ‫‪.3‬‬
‫استبدال الكتلة التً تمت زٌارتها بأقل عدد من الــ ‪( hits‬استبدال الكتلة التً‬ ‫‪‬‬
‫شهدت اقل عدد من المراجع ) ٌمكن استخدامها من خالل ربط عداد مع كل سطر‬
‫‪.‬‬
‫‪Random‬‬ ‫‪.4‬‬
 ‫سياست انكتابت‬
‫‪ ‬المشكلة وجود نسختٌن من الكلمة ‪ ( word‬فً الذاكرة والكاش)‬
‫‪ ‬عند الكتابة بالكاش ٌجب تحدٌث اصل الكلمة الموجودة بالذاكرة ‪.‬‬
‫‪ ‬المعالجات المتعددة ٌمكن ان ٌكون لها ذواكر مخبأة فرادى ‪individual‬‬
‫‪. caches‬‬
‫‪ ‬المعالجات المتعددة تمكن من قٌام وحدات ‪ I/O‬بالدخول المباشر للذاكرة ‪.‬‬
‫‪ ‬ولحــل هذه المشكلة توجد طرق وهي ‪:‬‬
‫‪ .1‬الكتابة من خالل ‪Write through‬‬
‫‪ .2‬الكتابة مرة اخرى ‪Write back‬‬
 ‫انكتابت ين خالل‬
‫تكون الكتابة مرتٌن ‪ ،‬فً الكاش والذاكرة ‪.‬‬ ‫‪‬‬
‫ٌمكن للمعالجات من متابعة حركة الذاكرة الرئٌسٌة للحفاظ على مستوى‬ ‫‪‬‬
‫الكاش ‪.‬‬
‫وٌقلل من سرعة المعالجة بسبب الرجوع للذاكرة عبر ناقل النظام‬ ‫‪‬‬
‫‪System Bus‬‬
 ‫انكتابت يشة اخــشى‬
‫‪ ‬التحدٌثات التً ٌتم إجــراؤها فً الكاش فقط ‪ ،‬مع استخدام خانة ثنائٌة‬
‫تسمى ‪ update bit‬لكل خط من خطوط الكاش ‪ .‬مهمتها ( تحدٌد ما إذا‬
‫كان قد تم إجراء أي عملٌة كتابة على الــ ‪ words‬المنتمٌة للكتلة الموجودة‬
‫بذلك الخط ‪.‬‬
‫‪ ‬عند الحوجة إلستبدال أي كتلة ٌتم فحص الـ ‪ update bit‬إذا كان فً حالة‬
‫‪ set‬مما ٌدل على إجراء عملٌة كتابة بالكتلة ‪ٌ ،‬تم إعادة كتابة الكتلة بأكملها‬
‫فً الذاكرة قبل إستبدالها ‪.‬‬
‫‪ ‬من مزاٌا هذا االسلوب أنه ‪:‬‬
‫ٌقلل عدد مرات الرجوع للذاكرة ‪.‬‬
‫ٌحسن الكفــاءة ‪.‬‬
‫‪ ‬عٌبــه ‪ :‬ال ٌضمن التطابق التام ما بٌن الذاكرة والكاش فً جمٌع األوقات ‪.‬‬
 ‫حجــى انكتهت‬
‫‪ ‬عند وضع كتلة فً الكاش ٌتم إحضار مجموعة من الكلمات المجاورة لها ‪.‬‬
‫بزٌادة حجم الكتلة تبدأ اإلصابة بما ٌعرف بــ ‪ ، Hit Ratio‬مع االستمرار‬
‫فً زٌادة حجم الكتلة اكثر من ذلك تبدأ نسبة اإلصابة بالتراجع ‪.‬‬
‫‪ ‬إحتمال الحاجة الستخدام البٌانات الجدٌدة أقل من إحتمال الحاجة العادة‬
‫استخدام البٌانات التً تم استبدالها وذلك لألسباب اآلتٌة ‪:‬‬
‫‪ .1‬كلما زاد حجم الكتلة قل عدد الكتل التً ٌمكن وضعها بالكاش ‪.‬‬
‫‪ .2‬كلما زاد حجم الكتلة زاد بعد الكلمة اإلضافٌة الموجودة بها عن الكلمة‬
‫المطلوبة مما ٌقلل من احتمال الحاجة للرجوع لهذه الكلمات اإلضافٌة ‪.‬‬
 ‫عــذد انكاش‬
‫وجود عدة مستوٌات من الكاش ( داخل أو خارج المعالج ) ‪.‬‬ ‫‪‬‬
‫الكاش الخارجً ٌتم الوصول إلٌه عبر ناقل النظام ‪. System Bus‬‬ ‫‪‬‬
‫الكاش الداخلً ٌزٌد من سرعة الدخول بسبب قصر المسافة مقارنة بالكاش‬ ‫‪‬‬
‫الخارجً ‪ ، ،‬وٌقلل من حاجة المعالج الستخدام ناقل النظام ‪ٌ ،‬زٌد سرعة‬
‫المعالجة وٌحسن مستوى األداء ‪.‬‬
‫مشكلة الكاش الداخلٌة هً محدودٌة حجم الكاش لمحدودٌة المساحة المتاحة‬ ‫‪‬‬
‫‪.‬‬
‫الحوجة لمستوى آخر أكبر حجما ً اطلق علٌه الكاش الداخلً ‪L1 cache‬‬ ‫‪‬‬
‫وعلى الكاش الخارجً ‪. L2 cache‬‬
‫الدخول لــ ‪ٌ L2‬تم عبر ناقل النظام ‪.‬‬ ‫‪‬‬
‫‪ ‬تم إستخدام ناقل خاص بٌن الكاش الخارجً والمعالج سمى بــ ‪Back Side‬‬
‫)‪ – Bus (BSB‬الناقل الخلفً ‪.‬‬
‫‪ ‬تم التقلٌل الضغط على ناقل النظام ‪.‬‬
‫‪ ‬تم نقل ‪ L2‬داخل المعالج وظهر ‪ L3‬خارجٌا ً فً البداٌة ثم اصبح داخلٌا ً ‪.‬‬
‫‪ ‬تم تقسٌم ‪ L1 cache‬إلى ‪:‬‬
‫‪L1 instruction cache .1‬‬
‫‪L1 data cache .2‬‬
‫‪ ‬المٌزة هً إلغاء التنافس على الدخول للكاش ما بٌن وحدة (‬
‫‪ )fetch/decode‬ووحدة (‪) Execution‬‬
 4 ‫كاش بنتيوو‬
 80386 – no on chip cache
 80486 – 8k using 16 byte lines and four way set associative
organization
 Pentium (all versions) – two on chip L1 caches
 Data & instructions
 Pentium III – L3 cache added off chip
 Pentium 4
 L1 caches
 8k bytes
 64 byte lines
 four way set associative
 L2 cache
 Feeding both L1 caches
 256k
 128 byte lines
 8 way set associative
 L3 cache on chip