LAB#I.7.

1
7.1 Yêu cầu:
TẠO THƯ VIỆN LINH KIỆN IC AT89S52
C9
VCC
100pF
U4
VCC
P1_0 1 39 P0_0
P1.0 (T2) (AD0) P0.0
P1_1 2 38 P0_1
P1.1 (T2 EX) (AD1) P0.1
P1_2 3 37 P0_2
P1.2 (AD2) P0.2
P1_3 4 36 P0_3
SW1 P1.3 (AD3) P0.3
P1_4 5 35 P0_4
ReSet + C12 P1.4 (AD4) P0.4
P1_5 MOSI 6 34 P0_5
10uF P1.5 (MOSI) (AD5) P0.5
P1_6 MISO 7 33 P0_6
P1.6 (MISO) (AD6) P0.6
P1_[0..7] P1_7 SCK 8 32 P0_7 P0_[0..7]
RESET P1.7 (SCK) (AD7) P0.7

R40 P3_[0..7] P3_0/RXD 10 28 P2_7 P2_[0..7]

P3.0 (RXD) (A15) P2.7
D1 P3_1/TXD 11 27 P2_6
P3.1 (TXD) (A14) P2.6
1N4148 10K P3_2 12 26 P2_5
P3.2 (INT0) (A13) P2.5
P3_3 13 25 P2_4
P3.3 (INT1) (A12) P2.4
P3_4 14 24 P2_3
P3.4 (T0) (A11) P2.3
P3_5 15 23 P2_2
P3.5 (T1) (A10) P2.2
P3_6 16 22 P2_1
P3.6 (WR) (A9) P2.1
Y2 P3_7 17 21 P2_0
P3.7 (RD) (A8) P2.0
X2 X1
RESET 9 40
RST VCC +5V
11.0592MHz 31
EA /VPP
30
PROG /ALE
C16 C17 X2 18 29
XTAL2 PSEN
33pF 33pF
X1 19 20
XTAL1 GND
AT89S52

MICROCONTROLLER

Hình 7.1: Sơ đồ mạch nguyên lý khối Microcontroller

YÊU CẦU:
- Tạo Project Library.
- Add file Sch. Lib (thư viện nguyên lý) và file Pcb. Lib.
- Add component và vẽ thư viện nguyên lý.
- Add component và vẽ thư viện mạch in.
- Add footprints của linh kiện.
7.2 Hình thức nộp bài tập:
- Tạo 1 thư mục không dấu bao gồm: <STTtrong danh sách lớp>_<Họ và
tên>_<Mã SV>

VD:
- Cách đặt tên các file của bản vẽ thiết kế (3 file):

1
 1. File thiết kế đặt tên: Thiet_ke_5.PrjPcb
2. File vẽ mạch nguyên lý đặt tên: Nguyen_ly_5.SchDoc
3. File vẽ mạch mạch in đặt tên: Mach_in_5.PcbDoc
- Lưu 3 file đã tạo trên vào trong cùng thư mục:

- Nén thư mục dạng đuôi: .RAR hoặc .ZIP:

- Gửi và nộp vào phần nộp bài tập về nhà trên hệ thống trang điện tử
dhcnhn.vn
7.3 GỢI Ý:

Hình 7.2: Hình dáng và Footprint IC 89S52.

2
Hình 7.3: Sơ đồ thiết kế Footprint IC 89S52.