主題文章3

012

3D結構非揮發性記憶體元件技術
Introduction of 3D Structure Technology on
Non-volatile Memory Device
李愷信、林昌賢、許倬綸、邱文政
國家奈米元件實驗室

摘　要
未來透過網路的高速化，可以將各種電子產品的資訊連結在一塊 ( 物聯網，Internet
of Things, IOT)，提供人類在日常生活上的便利性，甚至改變人們的生活行為。這些
龐大的資料都必須要有相對應的儲存媒介來當作資料的運算與儲存使用，其中最具
代表性技術為記憶體處理器 (Process-in-Memory; PIM)。90 年代起已有研究學者鑽
研 PIM 技術，但是由於動態隨機存取記憶體 (DRAM) 的容量不夠大，並不適合導入
半導體商業化產品。目前由於 3D 電晶體 (3D FET) 與垂直堆疊等技術的發展趨於成
熟，因此 PIM 的開發也逐漸重新獲得重視，PIM 技術將成為打開物聯網與巨量分析
時代大門的關鍵之鑰。PIM 技術即是嵌入式記憶體技術發展，其中嵌入式記憶體的
特點是記憶體整體容量相對比較獨立式記憶體上的需求並不高，但是必須要能搭配
邏輯元件，並最好具備有快速讀寫以及低耗電的能力，因此嵌入式記憶體的應用面
也更為廣泛，如智慧卡、無線射頻辨識 (RFID)、現場可程式邏輯門陣列 (FPGA) 等。
隨著元件尺寸越來越小，DRAM 和閃存記憶體 (FLASH) 紛紛面臨到操作上物理極限
之限制，為解決此問題，新穎非揮發性記憶體 (Non-volatile Memory)[1] 的開發也顯
得越加重要。非揮發性記憶體元件已經被報導許多次，因此本篇文章主要則是介紹
有關於 3D 結構之電阻記憶體元件技術 [8-11]。

Abstract
In the near future, a variety of electronic information products could be connected
in the piece through the high speed network to provide on the daily lives of human
convenience, and even change the behavior of people's lives. And this is what we call as
internet of things (IOT). In IOT device, huge data must have a corresponding information
processing media to use as computing and data storage, the most representative
techniques is the memory processor (Process-in-Memory; PIM). Basically, PIM is the
concept of moving computation closer to memory and there are many advantages in
PIM. For example, low access latency, high memory bandwidth, and high degree of
parallelization can be achieved by adding simple processing cores in memory, minimize
cache pollution by not transferring some data to main cores, and data intensive/
奈米通訊
NANO COMMUNICATION 22卷 No. 4 3D結構非揮發性記憶體元件技術

013

memory bounded applications, which do not benefit from the conventional cache hierarchies, could benefit from PIM. The
characteristics of embedded memory is the memory capacity requirement much lower than stand-alone memory device,
but memory device must be able to match the logic element, and preferably have a fast ability for read and write as well
as low power consumption, and therefore the application surface embedded memory also more widely, such as smart
cards, radio frequency identification (RFID), the field programmable gate array (FPGA) and so on. With the memory cell size
getting smaller, DRAM and FLASH have faced restrictions on the operation of the physical limits, to solve this problem, the
development of new non-volatile memor y (Non-volatile memor y) also appears increasingly impor tant.
關鍵字／Keywords 非揮發性記憶體、動態隨機存取記憶體、電荷儲存式快閃記憶體、磁阻式記憶體、相變化記憶體、電阻
●

式記憶體
●
NVM、DRAM、FLASH、MRAM、PCRAM、RRAM)

DRAM與FLASH技術發展概況

在半導體市場當中，記憶體其實一直佔有約三分之
一的半導體市場產值，過去台灣也曾經在記憶體製造技
術方面，有著領先全球的代工服務，但是自從西元 2000
年以來，台灣在記憶體市場上所扮演的角色越來越邊緣
化，其中最根本原因是當初在發展 FLASH 技術時，台灣
朝著英特爾所看好的 NOR-FLASH 技術發展，但是後來儲
存記憶體市場卻是以 NAND-FLASH 為主，也因此台灣在
記憶體市場上隨著 DRAM 毛利降低，NAND-FLASH 技術
也落後韓國許多，使得台灣在記憶體市場上慢慢地降低
圖 1　DRAM 結構，主要技術開發重點是在於電容元件的 3D 柱狀
其重要性。 結構 [2]。
現今，記憶體已經面臨技術節點上的困境，首先
是 DRAM 方面，DRAM 其實是電晶體連接電容 (1T1C) 的
結構，1T 的發展與 CMOS 代工
廠技術節點結合，目前已經可
以發展至 16 奈米，然而 1C 部
分則是 DRAM 製造的核心，如
圖 1 是 DRAM 的結構圖，可以
看出再製作 DRAM 的結構技術
已經朝 3D 方向發展，這是為
了要在平面上縮小電容元件所
占的晶圓面積，只好往上 ( 或
下 ) 製作曲折結構來增加表面
積，也就是增加電容元件本身
圖 2　Toshiba 與 Sandisk 合作所推出的產品 ( BiCS 結構或是 P-BiCS（Pipe-shaped Bit Cost
的面積，進而達成電容元件 Scalable）)，堆疊層數為 48 層，超越了目前 Samsung 的 32 層 3D V-NAND[3]。

大小還能維持在幾十個飛法拉
 主題文章 3
014
(fF)。
NAND-FLASH 所面臨的技術困境與 DRAM 有所類
似，都是面臨到元件尺寸上的物理極限，這部分在本
文章並不細談，但是可以由圖 2 觀察到，解決 NAND-
FLASH 的技術並不僅僅在想辦法解決元件尺寸的問題，
而是可以靠 3D 立體結構技術的發展，繼續去增加記憶
體的容量，目前 NAND-FLASH 在 3D 應用發展方面算是
還在起步階段，往上發展的空間還有許多，以圖 2 為例
Toshiba 公司展示 48 層之 NAND-FLASH 記憶體。以目前
技術討論而言，3D-NAND-FLASH 仍然有約三個世代技術
與產品可以持續增進記憶體的容量。
在談論非揮發性記憶體技術之前，必須先了解電子
產品系統中記憶體元件種類為何，才能知道未來記憶體
發展之方向與要求之規格。圖 3 是以個人電腦系統為例
的記憶體金字塔，越靠近金字塔頂端記憶體容量需求越
小，但相對要求速度與品質也越高，平均單一顆製造成
本也相對越高。同時我們從記憶體金字塔圖可以知道基
本上記憶體架構可以分為三個部分，一是接近 CPU 邏輯
元件的 SRAM，二是主記憶體部分的 SRAM，最後是資料
儲存部分 FLASH，其中 DRAM 與 FLASH 發展技術在上面
段落以已經有簡述過，然而 SRAM 部分是由於 SRAM 是
圖 3　運算系統之記憶體金字塔圖，顯示電子產品上不同部位對
於記憶體的規格需求、種類、成本與品質。
由 6T 所組成，也因此 SRAM 的發展是與 CMOS 元件技術
節點息息相關，因此並不考量 SRAM 為記憶體技術發展
重點。但是新穎的揮發性記憶體的技術發展必須去配合
此金字塔系統的需求去發展才能去取代現有記憶體或是
增進原來系統之功效，舉例來說，快取記憶體可以由原
來的 6T 結構改成 4T2M 之嵌入式記憶體結構，其中 2M
有可能是磁性記憶體或是電阻式記憶體，然而磁性記憶
體或是電阻記憶體本身的特性具有高速與耐久的特性，
也可用來替代原來的 DRAM 作用，因此未來的記憶體金
字塔圖可以將快取記憶體與主記憶體部分整合再一起，
甚至整合至資料儲存記憶體部分。
非揮發性記憶體技術
目前主流非揮發性記憶體元件有四種 1. 鐵電記憶
體 [6]、2. 相變化記憶體 [7]、3. 電阻式記憶體、4. 磁性記
憶體 [8]。圖 4 顯示五種非揮發性記憶體元件，其中扣除
NAND-FLASH 元件則為四種新穎揮發性記憶體元件。從
容量技術發展來推測，電阻式記憶體與相變化記憶體是
有潛力往高容量密度元件技術發展，磁性記憶體元件與
鐵電記憶體則是往快取記憶體元件技術發展。高密度容
量記憶技術主要是在元件尺寸的微縮上面，在此四種非
揮發性記憶體元件，又以電阻式記憶體尺寸的微縮性最
圖 4　五種非揮發性記體容量逐年開發趨勢 [4]。
奈米通訊
NANO COMMUNICATION 22卷 No. 4
佳，在 2014VLSI 電阻式記憶體的發表上，NDL 已經證明
2
記憶體元件尺寸可以微縮至 1x3 nm ，並且仍然具備良
好的電阻操作功能 ( 如圖 5)。相變化記憶體則是受限熱
傳導的影響，使得元件與元件之間不能太過於靠近，因
此即使相變化記憶體元件本身可以持續微縮，但元件的
間距則必須保持一定距離，使得相變化記憶體追求元件
尺寸微縮技術的意義並不大。鐵電記憶體主要是電容結
構，也因此鐵電記憶體所面臨的問題與 DRAM 相同，甚
至是更難克服，也因此鐵電記憶體不會去追求元件尺寸
的微縮技術。最後磁性記憶體本身的熱穩定性在小尺寸
元件並不理想，因此磁性記憶體元件也不會去追求尺寸
微縮之技術。前面段落也有提到過如果要增加記憶體容
量，可以使用 3D 結構製造技術來達成此一目的，也因此
本篇文章所簡介的 3D 結構記憶體技術將會集中在討論關
於 3D 電阻式記憶體，這也是因為電阻式記憶體元件的結
構簡單、容易操作、對元件尺寸要求並不高，其他三種
記憶體則有許多無法克服之原因來發展 3D 結構製作技
術。
3D電阻式記憶體
新穎非揮發性記憶體其基本結構都是金屬/絕緣/金
屬結構，唯有鐵電記憶體式利用電偶極矩來改變電容大
小的不同，其餘三種記憶體皆是透過不同物理機制來改
變元件的電阻值，但是磁性記憶體元件在製作上和介面
圖 5　原子尺寸大小的電阻式記憶體結構與電性特徵行為。
3D結構非揮發性記憶體元件技術
015
上的要求都十分的高，造成許多半導體公司不容易願意
進來投資，然而相變化記憶體和電阻式記憶體相對在成
本上便宜許多且製作流程相容於現今CMOS製程，是較為
被看好有潛力的非揮發性記憶體元件。電阻記憶體相較
於項變化記憶體又有些其他優勢，例如電阻式記憶體操
作速度可小於50奈秒操作，比起相變化記憶體至少快了
十倍，成本也比相變化記憶體低，有利於製作大容量的
資料儲存媒介。
做為未來高密度資料儲存記憶體的候選者，必須能
發展與3D NAND-FLASH結構相同的製作技術，也因此電
阻式記憶體也跟著邁入三維結構。在製作三維結構電阻
式記憶體必須注意到幾個發展重點，1. 三維結構元件堆
疊與設計:為了節省成本三維結構一般都採取堆疊式電
極結構，優點是可以透過堆疊層數來決定記憶體元件數
目，能有效降低光罩成本，並可以透過控制電極厚度來
實現微縮元件尺寸，達成高密度小尺寸陣列電阻記憶體
元件。2.具備自我整流或是非線性電阻記憶體之特性:陣
列式非揮發性記體元件都有漏電流的問題，為了克服此
問題可以透過外加選擇器元件，或是利用多加一層絕緣
層，利用非線性的穿隧電流來抑制漏電流效應。
三維堆疊電阻式記憶體可以分為兩種形式，3D
XPoint形式和垂直堆疊形式。首先介紹的是垂直堆疊電
阻式記憶體元件(Vertical RRAM, V-RRAM)的製作流程，垂
直堆疊結構即是先成長一層電極層(TiN)然後再製作一層
隔離層(SiO2)， 然後層層互相堆疊如圖6(a)a步驟，定義出
多層結構範圍再利用
蝕刻吃開一個凹槽使
得多層電極可以在側
壁露出(圖(6(a) b~c)，
之後利用ALD成長電
阻記憶體所需的氧化
層(R-Film)如HfOx or
TaOx等覆蓋上側壁電
極，再將鈦和氮化鈦
金屬鍍上並透過黃光
定義出上電極形狀，
最後蝕刻開氧化層
 主題文章 3
016
並停在不同層的側壁電極上以便日後金屬連線與電性操
作，而一般為人所知的金屬/絕緣/金屬電阻式記憶體則
在側壁上如圖6(b)。圖7則是與圖6之垂直電阻式記憶體
結構類似但是製作成記憶體陣列元件的開發，記憶體元
件也是落在金屬側壁電極當中。垂直堆疊式電阻記憶體
的電性行為顯示在圖6(c)，其特性與平面三明治結構相吻
合，且元件尺寸可以很容易微縮至20奈米大小的技術節
點上。此結構之記憶體有一較大的缺點是記憶體元件無
法與選擇器元件直接串接在一起，容易造成漏電流效應
圖 6　(a) 垂直堆疊式電阻記憶體元件開發流程圖 ;(b) 側壁結構電
阻記憶體 TEM 剖面圖 ;(c) 垂直結構電阻式記憶體之電阻操
作行為。
問題，克服的方式有兩種，一是如前所述開發具有自我
整流非線性之記憶體元件，但對於新材料的開發與元件
圖 7　3x3x3 垂直記憶體陣列結構與 TEM 俯視圖。
特性的兼顧必須有所取捨；另一種方法就是設計新的結
構使得選擇器元件得以與電阻記憶體元件串接一起。此
結構最大好處則是當記憶體容量持續增加時，也就是堆
疊層數往上增加，其成本並不與堆疊層數成正比，因為
多層記憶體元件可以利用同一光罩一次完成該有的微影
蝕刻製程，反而可以大幅節省元件製造的成本。
英雄記憶體 (3D XPoint Memor y
Technology)
英雄記憶體是被認為具備所有記憶體所有的好處，
高速、耐久、小尺寸、成本低廉等，可以在未來取代
DRAM與NAND-FLASH兩個記憶市場上的主要產品。英
雄記憶體的出現是在2015年六月，由英特爾與美光於共
同發表的一新記憶體技術，稱之為3D XPoint(3D Cross-
point)技術，元件結構則顯示在圖八當中，此記憶體的
規格與特性完全符合前面所述，但是在此發表並沒有透
露出記憶體元件本身的材料與種類，由於電阻式記憶體
發展相同結構技術也已經有一段相當的時間，所以透
過此技術發表來一窺元件結構與技術重點。1.首先是3D
XPoint採用元件最密排列(4F 2)方法，也就是字線( Word
Line)與位元線(Bit Line)呈現十字交叉並且間距大小與記
憶體元件大小相同，以求得單位面積上有最大的記憶體
容量密度。2.十字交錯結構也可用於3D堆疊，只有能建
立與原有的字線或式位元線不斷十字交叉之結構，也可
獲得多層之記憶體元件陣列，但其缺點是成本皆會正比
於堆疊層數，換句話說未來產品容量增加時，產品成本
也是跟著提升，不利於產品在市場上的競爭力3.選擇器
元件可以直接串接於記憶
體元件來改善漏電流問
題，有效提升記憶體容量
密度，雖然選擇器元件開
發並不十分容易，但已經
有十多種選擇器可提供於
Crossbar結構之記憶體晶
片。
奈米通訊
NANO COMMUNICATION 22卷 No. 4 3D結構非揮發性記憶體元件技術

017

結 論 參考資料

三維結構技術已經不僅僅應用在記憶體元件上，對
[1] K. Kahng and S. M. Sze, Solid-State Device Research
於遵守MOORE's LAW規則的電子元件在面臨尺寸微縮過 Conference, 629, 1967.
程中，三維結構記憶體提供了一個新興的技術研究發展
[2] Moore’s Law is dead, long live Moore’s Law – part 3
領域。元件尺寸微縮的困難也不僅止於本身元件物理極
by Scotten Jones
限的限制，同時對於後段上的製程也面臨相同考驗，未
[3] http://www.kitguru.net/components/memory/anton-shilov/
來在元件開發上，三維結構的設計也將是一十分重要的
toshibas-new-48-layer-bics-3d-nand-opens-doo rs-to -fast-
領域。
and-reliable-ssds/
最後在非揮發性記憶體的開發當中，所有研究人員
[4] SK Hynix and Micron Technology will report NAND flash
對於次世代的記憶體發展一直有相同的問題，哪一類的
non-volatile memories at 16-nm critical dimensions at the
非揮發性記憶體能成功取代DRAM或是NAND-FLASH市 2014 International Solid-State Circuits Conference (ISSCC)
場，透過本文章能有所了解，DRAM和NAND-FLASH並沒
[5] https://news.xfastest.com/intel/9203/intel-and-micron-
有被取代的問題，而式新穎的非揮發性記憶體產品如何
announce-3d-xpoint-tech-for-next-gen-storage-
切入市場，如何應用在某一層面上的產品，這才是未來 07292015/
記憶體市場發展的重點。
[6] J. F. Gibbons and W.E. Beadle, “Switching Properties of
Thin NiO Films”, Solid-State Electron, vol.7, p785-790,
1964.

[7] W. R. Hiatt and T. W. Hickmott., “Bistable switching in

niobium oxide diodes”, Appl. Phys. Lett., vol.6, p106,

1965.

[8] C. H. Ho et al., IEDM , 2.8, 2012.

[9] T.-Y Liu et al., Tech Dig. ISSC, 210-211, 2013.

[10] L. Zhang et al., IMW, 155-158, 2013.

[11] B. Govoreanu et al., IEDM, 31.6, 2011.

圖 8　利用 PLD 成長 MoS2 成長於 sapphire 上肢 TEM 分析 (a) 為

300 pulse 樣品其高倍截面影像，顯示約 5 層具層狀結構
MoS2 成長於 sapphire 上 ; (b) 為低倍截面影像，紅色圓圈
所標記區域為選區繞射之區域 ; (c) 為以 [2 1 1 0] sapphire 軸
向之選區繞射 (Selected Area Diffraction, SAD) 圖。