‫وزارة التعليم الــعــالـــي و الـــبــحــــث الــعــلــــمـــــي‬

Ministère de l’Enseignement Supérieur et de la Recherche Scientifique

Université Ferhat Abbas - Sétif 1 1 ‫سطيــــف‬-‫جامعـــة فرحات عباس‬

Faculté de Technologie ‫كليـة التـكنــولــوجيــــا‬
Département d'Electrotechnique ‫قسم اإللكتروتقنية‬

Série N°04
LAT 42
EX1 :
1. Créer un circuit pour mettre en œuvre la fonction logique
spécifiée au tableau suivant en utilisant un multiplexeur à 8 entrées.
2. Refaire la question précédente mais avec un multiplexeur 4*1.
3. Même chose que précédemment mais avec un décodeur 3 vers 8.
EX2 :
Soit le schéma ci-dessous :
Donner l’équation de S en fonction de A, B, C, D, et E .

EX3 : Soit un comparateur à un seul bit pourvu d'une entrée E autorisant la comparaison
Si E=0, toutes les sorties ( S1 S2 et S3) valent 0 sinon le fonctionnement du comparateur est donné par la figure
ci-dessous.
Ai S1 =1 si (Ai>Bi)
Bi Comparateur à un bit S2 =1 si (Ai=Bi)
E S3=1 si (Ai<Bi)
1. Donner la fonction logique du comparateur.
2. Donner l'implémentation d'un comparateur à deux nombre A=a3a2a1 et B=b3b2b1 utilisant des
comparateurs à 1 bit et des portes logiques.
EX4 : Réaliser l'additionneur complet :
1. à l’aide des portes NON-ET.
2. à l'aide des portes NON-OU.
3. à l'aide d'un décodeur et d'un minimum de portes logiques,
à l'aide d'un minimum de multiplexeurs à 8 entrées et sans utiliser de portes logiques