Machine Translated by Google

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH ĐẠI

HỌC BÁCH KHOA ĐIỆN-ĐIỆN TỬ BỘ MÔN KỸ
THUẬT ĐIỆN TỬ

Thiết kế hệ thống nhúng

Chương 3: Thiết kế phần cứng cho một hệ thống

nhúng

1. Thành phần phần cứng 2.

Sơ đồ khối thiết kế 3. Bộ
điều khiển vi mô 4. Bus bo
mạch

1
Machine Translated by Google

1. Thành phần phần cứng

1. Vi xử lý / Vi điều khiển
- Bộ vi điều khiển 8/16/32-bit: PIC, ARM
- DSP

2. Thiết bị ngoại

vi - Thiết bị đầu vào: nút, công tắc, bàn phím, chuột, màn hình cảm

ứng - Thiết bị hiển thị: LED, LCD văn bản, LCD đồ họa - Cảm biến:

nhiệt độ, độ ẩm, ánh sáng, chuyển động - Thiết bị truyền động: động

cơ, điện từ, rơ le, FET, triac, SCR - Giao diện: UART, USB, I2C,

SPI, Ethernet, Wifi, Bluetooth, Zigbee 3. Mạch đồng hồ / thiết lập lại

4. Nguồn điện - Bộ điều hợp AC / DC - Pin

Bộ môn Kỹ Thuật Điện Tử Chương 4 2

Machine Translated by Google

1. Thành phần phần cứng

• Bộ vi xử lý / Vi điều khiển
- Là đơn vị xử lý trung tâm

- Điều khiển thiết bị đầu vào, cảm biến, thiết bị truyền động, thiết bị hiển thị

- Xử lý các tác vụ, chức năng và thuật toán

- Giao diện các hệ thống khác

bộ vi xử lý

Ví dụ về một hệ thống nhúng

Bộ môn Kỹ Thuật Điện Tử Chương 4 3
Machine Translated by Google

1. Thành phần phần cứng

• Bộ vi xử lý / Vi điều khiển
- Intel MCS-51 (thường được gọi là 8051) là một kiến trúc Harvard, tập lệnh
CISC, dòng vi điều khiển chip đơn (µC) được phát triển bởi Intel vào năm
1980

- PIC là một họ vi điều khiển kiến trúc Harvard sửa đổi được thực hiện
bằng Công nghệ vi mạch

- ARM là một họ kiến trúc tập lệnh dành cho bộ vi xử lý máy tính được phát
triển bởi công ty ARM Holdings của Anh, dựa trên kiến trúc điện toán tập
lệnh rút gọn (RISC).

8051 PIC CÁNH TAY

Bộ môn Kỹ Thuật Điện Tử Chương 4 4

Machine Translated by Google

1. Thành phần phần cứng

• Thiết bị ngoại vi

- Thiết bị đầu vào: nút, công tắc, bàn phím, chuột, màn hình cảm ứng

- Thiết bị hiển thị: LED, LCD văn bản, LCD đồ họa

- Cảm biến: nhiệt độ, độ ẩm, ánh sáng, chuyển động

- Bộ truyền động: động cơ, điện từ, rơ le, FET, triac, SCR

- Giao diện: UART, USB, I2C, SPI, Ethernet, Wifi, Bluetooth, Zigbee

Thiết bị hiển thị: LCD

Thiết bị đầu vào: bàn phím

Giao diện: UART

Bộ truyền động: rơle

Bộ môn Kỹ Thuật Điện Tử Chương 4 5

Machine Translated by Google

2. Sơ đồ khối thiết kế
• Sơ đồ khối
- Là một sơ đồ của một hệ thống trong đó các bộ phận hoặc chức
năng chính được biểu diễn bằng các khối được nối với nhau
bằng các đường thể hiện mối quan hệ của các khối.

- Sử dụng để mô hình hóa hệ thống bằng đồ thị và hiển thị

các mối quan hệ trong quá

trình. - trình bày tổng quan nhanh về các bước quy trình chính và
những người tham gia quy trình chính, cũng như các mối quan hệ
và giao diện.

Bộ môn Kỹ Thuật Điện Tử Chương 4 6

Machine Translated by Google

2. Sơ đồ khối thiết kế
• Sơ đồ khối phần cứng
- Sử dụng hình chữ nhật cho khối phần cứng

- Sử dụng mũi tên để kết nối

Một chiều Một chiều

Hai lối Hai lối Nhiều cách

Kết nối đơn Nhiều kết nối

Kết nối đường cong

Bộ môn Kỹ Thuật Điện Tử Chương 4 7

Machine Translated by Google

2. Sơ đồ khối thiết kế
• Sơ đồ khối phần cứng
- Sử dụng một biểu tượng cho một khối đặc biệt

Đèn loa Năng lượng Mạng máy tính Cơ sở dữ liệu

Ăng-ten Chuông Cái mic cờ rô Bộ khuếch đại Bộ chuyển đổi Bộ chỉnh lưu

Bộ môn Kỹ Thuật Điện Tử Chương 4 số 8

Machine Translated by Google

2. Sơ đồ khối thiết kế • Đặc điểm sơ

đồ khối: - Tên sơ đồ khối - Các khối vật lý

• Tên khối

• Có ít nhất một kết nối

- Kết nối

• Một hướng / hai hướng / nhiều hướng • Một / nhiều kết nối •

Kiểu dữ liệu của các kết nối

- Khối đặc biệt

• Tên khối

• Thông tin bổ sung

Bộ môn Kỹ Thuật Điện Tử Chương 4 9
Machine Translated by Google

2. Sơ đồ khối thiết kế
• Khuyến nghị

1. Khối CPU là trung tâm

2. Khối cảm biến / đầu vào nằm ở phía bên trái 3.

Khối bộ truyền động ở phía bên phải 4. Khối giao

diện người dùng ở trên cùng 5. Bộ nhớ / cơ sở dữ

liệu / khối ở phía dưới 6. Sử dụng các màu khác nhau cho

các khối chức năng khác nhau 7 . Sử dụng các ký hiệu cho các khối

đặc biệt • Ngoại lệ - Không đủ dung lượng - Các hệ thống đặc biệt

như SoC, NoC - Hệ thống phức tạp

Bộ môn Kỹ Thuật Điện Tử Chương 4 10

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 11

Machine Translated by Google

Bảng Sabre lite

Bộ môn Kỹ Thuật Điện Tử 12

Machine Translated by Google

Bảng Sabre lite

Bộ môn Kỹ Thuật Điện Tử 13

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 14

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 15

Machine Translated by Google

Bảng DE2

Bộ môn Kỹ Thuật Điện Tử 16

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 17

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 18

Machine Translated by Google

Sơ đồ khối phần cứng - Ví dụ 1 • Ví

dụ kém
Nhiệt độ PIC
nút
cảm biến Vi điều khiển

Lò sưởi

- Không có tên sơ đồ khối

- Kết nối sai hướng

- Vấn đề kết nối đơn / nhiều kết nối

- Không có kiểu kết nối dữ liệu

Bộ môn Kỹ Thuật Điện Tử Chương 4 19

Machine Translated by Google

Sơ đồ khối phần cứng - Ví dụ 2

SƠ ĐỒ KHỐI ĐIỀU KHIỂN ĐỘNG CƠ

Bộ môn Kỹ Thuật Điện Tử Chương 4 20

Machine Translated by Google

Sơ đồ khối phần cứng - Ví dụ

Bảng theo dõi nhiệt độ

Nhiệt độ
LCD16x2
cảm biến

PIC
Vi điều khiển

SIM900

=> Làm cho sơ đồ khối này tốt hơn!

Bộ môn Kỹ Thuật Điện Tử Chương 4 21

Machine Translated by Google

Làm việc nhóm

• Vẽ sơ đồ khối phần cứng của

dự án

Bộ môn Kỹ Thuật Điện Tử 22

Machine Translated by Google

Phần cứng hệ thống nhúng

Bộ môn Kỹ Thuật Điện Tử 23

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Bước 1. Lập danh sách các giao diện phần cứng được yêu cầu

Bộ môn Kỹ Thuật Điện Tử 24

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Kiểm tra kiến trúc phần mềm

- các thuật toán yêu cầu toán học dấu phẩy

động?

- Chúng ta có cần phần cứng đặc biệt như FPU, DMA không

- Có bất kỳ vòng điều khiển tần số cao nào không hoặc

cảm biến?

- mỗi nhiệm vụ sẽ cần bao lâu và tần suất ra sao

chạy?

- Chúng ta sẽ cần những ngắt nào?

- Chúng ta sẽ cần bao nhiêu bộ đếm thời gian?

Bộ môn Kỹ Thuật Điện Tử 25

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Chọn kiến trúc

- Chúng ta có cần xử lý dữ liệu 16/32 bit thường xuyên không?

- Ứng dụng có thể chạy bằng 8/16 bit không

kiến trúc?

- Có thư viện nào hỗ trợ kiến trúc mà chúng tôi đã

chọn không?

Bộ môn Kỹ Thuật Điện Tử 26

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Xác định nhu cầu bộ nhớ

- Cấu trúc dữ liệu lớn nhất là gì?
- Kích thước của RTOS / thư viện mà chúng tôi sẽ
sử dụng?

Bộ môn Kỹ Thuật Điện Tử 27

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Bắt đầu tìm kiếm vi điều khiển

- Nhà cung cấp như Digikey, Arrow hoặc trang web đáng
tin cậy khác.

- Trang web của nhà sản xuất chip (vi mạch, ST, TI, Atmel,

v.v.) - https://en.wikipedia.org/wiki/List_of_common_m

icrocontrollers

Bộ môn Kỹ Thuật Điện Tử 28

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Kiểm tra chi phí và ràng buộc quyền lực

- Nếu thiết bị sẽ được cấp nguồn từ pin và

tính năng di động, năng lượng thấp là hoàn toàn cần thiết

- Giá cả rất quan trọng với dự án số lượng lớn

Bộ môn Kỹ Thuật Điện Tử 29

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Kiểm tra tính khả dụng của bộ phận

- Chúng được lưu giữ trong kho tại nhiều nhà phân phối hay là
có 6-12 tuần thời gian dẫn?

- Yêu cầu của bạn về tính khả dụng là gì?

- Khi nào thì bộ phận này lỗi thời? (vòng đời)

Bộ môn Kỹ Thuật Điện Tử 30

Machine Translated by Google

Lựa chọn bộ điều khiển vi mô

• Bước 8: Chọn một bộ phát triển

- Có bộ phát triển nào không?

• Bước 9: Kiểm tra trình biên dịch và công cụ,

nguồn

- Chúng ta có thể có trình biên dịch C, IDE và lập trình không

công cụ?

- Bộ điều khiển vi mô này có hỗ trợ tốt không

(cộng đồng, thư viện, tài nguyên)

Bộ môn Kỹ Thuật Điện Tử 31

Machine Translated by Google

Kỉ niệm
Xóa tối đa Chi phí (mỗi
Loại hình dễ bay hơi? Viết được? Xóa chu kỳ kích thước Tốc độ, vận tốc

Byte)

SRAM Có Đúng Byte Không giới hạn Đắt tiền Nhanh chóng

DRAM Có Đúng Byte Không giới hạn vừa phải vừa phải

Che mặt Inexpensiv

Không Không n / a n / a Nhanh
ROM e

Một lần, với một

PROM Không thiết bị n / a n / a Nhanh vừa phải

người lập trình

Có, với một Hạn chế

Toàn bộ
EPROM Không thiết bị (tham Nhanh vừa phải
Chip
người lập trình khảo biểu dữ liệu)

Bộ môn Kỹ Thuật Điện Tử 32

Machine Translated by Google

Kỉ niệm

Viết được Xóa tối đa Chi phí (mỗi

Loại hình Bay hơi? Xóa kích thước Tốc độ, vận tốc
? Chu kỳ Byte)

Đọc

Hạn chế nhanh, đọc chậm

EEPROM Không Đúng Byte (tham Đắt tiền

khảo biểu dữ liệu) để xóa / ghi

e

Đọc

Hạn chế nhanh,

Tốc biến Không Đúng Khu vực (tham Vừa phải xóa / ghi

khảo biểu dữ liệu) chậm

e

Đắt tiền
NVRAM Không Đúng Byte Vô hạn (SRAM + Nhanh

pin)

Bộ môn Kỹ Thuật Điện Tử 33

Machine Translated by Google

Bus ánh xạ bộ nhớ

rd '/ wr D <0 ... 7
P0 DQ
Bộ xử lý Kỉ niệm
>
A <0 ... 15
cho phép / CS >
/ OE
ALE G
/CHÚNG TÔI

addr [0-11]
CS2 / CS

số 8 1

dữ liệu [0-7] P2
74373
/ WR / CS
/ RD HM6264
D <0 ... 7>
/ PSEN
A <0 ... 14>
xe buýt

/ OE
cấu trúc xe buýt

27C256

8051
P0 Adr. 7..0 Dữ liệu

P2 Adr. 15… 8

Q Adr. 7… 0

ALE

/ RD

Bộ môn Kỹ Thuật Điện Tử 34

Machine Translated by Google

Bus ánh xạ bộ nhớ với 8051

CHÍNH
VCC

VCC

P0. [0..7] A. [0..15] D. [0..7]

VCC
U101 U102 U103
GND P1. [0..7] nEA 31 39 2 19 10 11
P0.0 D.0 A.0 A.12 D.0
EA / VP P0.0 38 P0.1 D.1 3 D0 Q0 18 A.1 A.7 9 A0 D0 12 D.1
P1.0 1 P0.1 37 P0.2 D.2 4 D1 Q1 17 A.2 A.6 số 8
A1 D1 13 D.2
P1.1 2 P1.0 P0.2 36 P0.3 D.3 5 D2 Quý 2 16 A.3 A.5 7 A2 D2 15 D.7
P1.2 3 P1.1 P0.3 35 P0.4 D.4 6 D3 Q3 15 A.4 A.4 6 A3 D3 16 D.6
P1.3 4 P1.2 P0.4 34 P0.5 D.5 7 D4 Q4 14 A.5 A.3 5 A4 D4 17 D.5
P1.4 5 P1.3 P0.5 33 P0.6 D.6 số 8
D5 Q5 13 A.6 A.2 4 A5 D5 18 D.4
P1.5 6 P1.4 P0.6 32 P0.7 D.7 9 D6 Q6 12 A.7 A.1 3 A6 D6 19 D.3
P1.6 7 P1.5 P0.7 D7 Q7 A.8 25 A7 D7 1
P3. [0..7] P1.7 số 8
P1.6 30 ALE 11 A.9 24 A8 NC1
P1.7 ALE / P 1 LÊ A.10 21 A9
P3.6 P3.2 12 OE A.11 23 A10
VCC
P3.7 P3.3 13 INT0 21 P2.0 A.0 2 A11
74HC573
P3.4 14 INT1 P2.0 22 P2.1 A.13 A12
SW101
P3.5 15 T0 P2.1 23 P2.2 A.14 22
+ C101
10u P3.0 10 T1 P2.2 24 P2.3 A.15 27 OE
VCC
11 RXD P2.3 25
P3.1 P2.4 nCS.120 CHÚNG TÔI

CÀI LẠI 9 TXD P2.4 26 P2.5 26 CS1

CÀI LẠI P2.5 27 VCC CS2
P2.6
X1 19 P2.6 28 P2.7
CÀI LẠI 6264
X1 P2.7
R101 C102 P2. [0..7]
RAM: 0x2000 - 0x3FFF
10k Y101 16 P3.6
30p nWR
11.059MHz WR 17 P3.7
X2 18 RD 29 nPSEN
X2 PSEN
C103 U106A U106B
AT89C52 nRD 1 4
30p nRD 3 6
Dung de ZIF
2 5

XTAL_OUT 74HC00 74HC00

VCC

R104
10k

JD02

nPSEN 1 2

PROG_MEM_OVERLAP

nCS. [0..7]
U104
A.13 1 15 nCS.0
A.14 2 Một Y0 14 nCS.1
A.15 3 B Y1 13 nCS.2
C Y2 12 nCS.3
VCC
6 Y3 11 nCS.4
4 G1 Y4 10 nCS.5
5 G2A Y5 9 nCS.6
G2B Y6 7 nCS.7
Y7
74LS138

Bộ môn Kỹ Thuật Điện Tử 35

Machine Translated by Google

Bus bộ nhớ

U12K
U11
DDR_D0 E22 A11 DDR_A0 U16 DDR3-512MB
DDR_D1 D21 DDR_D0 DDR_A0 C12 DDR_A1 DDR3-512MB
DDR_D2 C22 DDR_D1 DDR_A1 B12 DDR_A2 DDR_D8 E3 N3 DDR_A0
D22 DDR_D2 DDR_A2 E13 E3 N3 F7 DQ0 A0 P7
DDR_D3 DDR_A3 DDR_D0 DDR_A0 DDR_D9 DDR_A1
A23 DDR_D3 DDR_A3 C13 F7 DQ0 A0 P7 F2 DQ1 A1 P3
DDR_D4 DDR_A4 DDR_D1 DDR_A1 DDR_D10 DDR_A2
B23 DDR_D4 DDR_A4 A14 F2 DQ1 A1 P3 F8 DQ2 A2 N2
DDR_D5 DDR_A5 DDR_D2 DDR_A2 DDR_D11 DDR_A3
D23 DDR_D5 DDR_A5 B14 F8 DQ2 A2 N2 H3 DQ3 A3 P8
DDR_D6 DDR_A6 DDR_D3 DDR_A3 DDR_D12 DDR_A4
E23 DDR_D6 DDR_A6 C14 H3 DQ3 A3 P8 H8 DQ4 A4 P2
DDR_D7 DDR_A7 DDR_D4 DDR_A4 DDR_D13 DDR_A5
D6 DDR_D7 DDR_A7 D14 H8 DQ4 A4 P2 G2 DQ5 A5 R8
DDR_D8 DDR_A8 DDR_D5 DDR_A5 DDR_D14 DDR_A6
C 6 DDR_D8 DDR_A8 E14 G2 DQ5 A5 R8 H7 DQ6 A6 R2
DDR_D9 DDR_A9 DDR_D6 DDR_A6 DDR_D15 DDR_A7
B6 DDR_D9 DDR_A9 C15 H7 DQ6 A6 R2 D7 DQ7 A7 T8
DDR_D10 DDR_A10 DDR_D7 DDR_A7 DDR_D24 DDR_A8
E7 DDR_D10 DDR_A10 B15 D7 DQ7 A7 T8 C3 DQ8 A8 R3
DDR_D11 DDR_A11 DDR_D16 DDR_A8 DDR_D25 DDR_A9
C7 DDR_D11 DDR_A11 D18 C3 DQ8 A8 R3 C8 DQ9 A9 L7
DDR_D12 DDR_A12 DDR_D17 DDR_A9 DDR_D26 DDR_A10
E8 DDR_D12 DDR_A12 C16 C8 DQ9 A9 L7 C2 DQ10 A10 / AP R7
DDR_D13 DDR_A13 DDR_D18 DDR_A10 DDR_D27 DDR_A11
D8 DDR_D13 DDR_A13 B16 C2 DQ10 A10 / AP R7 A7 DQ11 A11 N7
DDR_D14 DDR_A14 DDR_D19 DDR_A11 DDR_D28 DDR_A12
C8 DDR_D14 DDR_A14 A16 A7 DQ11 A11 N7 A2 DQ12 A12 / BC # T3
DDR_D15 DDR_A15 DDR_D20 DDR_A12 DDR_D29 DDR_A13
C18 DDR_D15 DDR_A15 A2 DQ12 A12 / BC # T3 B8 DQ13 A13 T7
DDR_D16 DDR_D21 DDR_A13 DDR_D30 DDR_A14
B17 DDR_D16 B13 B8 DQ13 A13 T7 A3 DQ14 A14
DDR_D17 DDR_CLK DDR_D22 DDR_A14 DDR_D31
A17 DDR_D17 DDR_CLK A13 A3 DQ14 A14 DQ15 M2
DDR_D18 DDR_CLKN DDR_D23 DDR_BA0
A20 DDR_D18 DDR_CLKn DQ15 M2 K9 BA0 N8
DDR_D19 DDR_BA0 DDR_CKE0 DDR_BA1
C19 DDR_D19 D11 K9 BA0 N8 L2 CKE BA1 M3
DDR_D20 DDR_BA0 DDR_CKE0 DDR_BA1 DDR_CS0N DDR_BA2
B18 DDR_D20 DDR_BA0 C11 L2 CKE BA1 M3 K1 CS # BA2
DDR_D21 DDR_BA1 DDR_CS0N DDR_BA2 DDR_ODT0
B20 DDR_D21 DDR_BA1 B11 K1 CS # BA2 ODT J7
DDR_D22 DDR_BA2 DDR_ODT0 DDR_CLK
B21 DDR_D22 DDR_BA2 ODT J7 J3 CK K7
DDR_D23 DDR_CLK DDR_RASN DDR_CLKN
B2 DDR_D23 D17 J3 CK K7 K3 RAS # CK #
DDR_D24 DDR_ODT0 DDR_RASN DDR_CLKN DDR_CASN
B3 DDR_D24 DDR_ODT0 C17 K3 RAS # CK # L3 CAS # E7
DDR_D25 DDR_ODT1 DDR_CASN DDR_WEN DDR_DM1
C3 DDR_D25 DDR_ODT1 L3 CAS # E7 LDM D3
DDR_D26 DDR_WEN DDR_DM0 DDR_DM3
CHÚNG TÔI#

DDR_D26 LDM VCCDR UDM

DDR_D27 C4 A8 DDR_CS0N
CHÚNG TÔI#
D3 DDR_DM2 B2
DDR_D27 DDR_CS0 VCCDR B2 UDM VDD1
DDR_D28 D5 B9 DDR_CS1N D9 F3 DDR_DQS1P
C5 DDR_D28 DDR_CS1 D9 VDD1 F3 G7 VDD2 LDQS G3
DDR_D29 DDR_DQS0P DDR_DQS1M
B5 DDR_D29 C9 G7 VDD2 LDQS G3 K2 VDD3 LDQS #
DDR_D30 DDR_CKE0 VCCDR DDR_DQS0M
A5 DDR_D30 DDR_CKE0 B8 K2 VDD3 LDQS # K8 VDD4 C7
DDR_D31 DDR_DQS3P
DDR_D31 DDR_CKE1 K8 VDD4 C7 N1 VDD5 UDQS B7
DDR_DQS2P DDR_DQS3M
B22 A10 N1 VDD5 UDQS B7 N9 VDD6 UDQS #
DDR_DQS0P DDR_RASN DDR_DQS2M
A22 DDR_DQS0 DDR_RASn B10 N9 VDD6 UDQS # R1 VDD7
DDR_DQS0M DDR_CASN R145
B7 DDR_DQS0n DDR_CASn C10 R1 VDD7 R9 VDD8 B1
DDR_DQS1P DDR_WEN 2K
A7 DDR_DQS1 DDR_WEn R9 VDD8 B1 VDD9 VSSQ1 B9
DDR_DQS1M
B19 DDR_DQS1n E11 VDD9 VSSQ1 B9 A1 VSSQ2 D1
DDR_DQS2P DDR_RST
A19 DDR_DQS2 DDR_RESET A1 VSSQ2 D1 A8 VDDQ1 VSSQ3 D8
DDR_DQS2M
B 4 DDR_DQS2n G13 A8 VDDQ1 VSSQ3 D8 C1 VDDQ2 VSSQ4 E2
DDR_DQS3P
A4 DDR_DQS3 DDR_VREF G12 VREF_DDR C1 VDDQ2 VSSQ4 E2 C9 VDDQ3 VSSQ5 E8
DDR_DQS3M
DDR_DQS3n DDR_VREFAO C9 VDDQ3 VSSQ5 E8 D2 VDDQ4 VSSQ6 F9
D20 F7 D2 VDDQ4 VSSQ6 F9 E9 VDDQ5 VSSQ7 G1
DDR_DM0 VCCDR
E6 DDR_DM0 MVDD1 F8 E9 VDDQ5 VSSQ7 G1 F1 VDDQ6 VSSQ8 G9
DDR_DM1
C20 DDR_DM1 MVDD2 F10 F1 VDDQ6 VSSQ8 G9 H2 VDDQ7 VSSQ9
DDR_DM2
A2 DDR_DM2 MVDD3 F11 H2 VDDQ7 VSSQ9 H9 VDDQ8 A9
DDR_DM3
DDR_DM3 MVDD4 F13 H9 VDDQ8 A9 VREF_DDR VDDQ9 VSS1 B3
MVDD5 F14 VDDQ9 VSS1 H1 VSS2 E1
R146240R% 1 R0402G15 VREF_DDR B3
E10 DDR_PZQ MVDD6 F 16 H1 VSS2 E1 M8 VREFDQ VSS3 G8
VCCDR DDR_RETEN MVDD7 F17 VREFDQ VSS3 VREFCA VSS4
E16 M8 G8 J2
E17 DDR_ATO MVDD8 G11 VREFCA VSS4 J2 T2 VSS5 J8
DDR_RST
E18 DDR_DTO1 MVDDAO T2 VSS5 J8 L8 CÀI LẠI# VSS6 M1
DDR_RST
DDR_DTO0 L8 CÀI LẠI# VSS6 M1 ZQ VSS7 M9
ZQ VSS7 M9 J1 VSS8 P1
RK3188 R58
J1 VSS8 P1 J9 NC1 VSS9 P9
BGA453-19X19 R84 240R% 1
J9 NC1 VSS9 P9 L1 NC2 VSS10 T1
240R% 1
L1 NC2 VSS10 T1 L9 NC3 VSS11 T9
NC3 VSS11 NC4 VSS12
DDR3 RK3188_K DDR_A15
L9
M7 NC4 VSS12
T9 DDR_A15 M7
NC5
NC5

Bộ môn Kỹ Thuật Điện Tử 36

Machine Translated by Google

Các khái niệm giao thức cơ bản

Bộ môn Kỹ Thuật Điện Tử 37

Machine Translated by Google

Một thỏa hiệp nhấp nháy / bắt tay

Bộ môn Kỹ Thuật Điện Tử 38

Machine Translated by Google

Giao tiếp song song

• Nhiều dữ liệu, điều khiển và có thể cả dây nguồn

- Một bit trên mỗi dây

• Thông lượng dữ liệu cao với khoảng cách ngắn • Thường được

sử dụng khi kết nối các thiết bị trên cùng một IC hoặc cùng một bảng mạch

- Xe buýt phải được giữ ngắn

• dây song song dài dẫn đến giá trị điện dung cao đòi hỏi nhiều hơn
thời gian để sạc / xả

• Độ lệch dữ liệu giữa các dây tăng lên khi chiều dài tăng

• Chi phí cao hơn, cồng kềnh

Câu hỏi:

Liệt kê một số phương thức truyền thông song song và thiết bị ngoại vi mà bạn biết?

Bộ môn Kỹ Thuật Điện Tử 39

Machine Translated by Google

Truyền thông nối tiếp

• Dây dữ liệu đơn, có thể cũng là dây điều khiển và dây

nguồn • Các từ được truyền từng bit một

• Thông lượng dữ liệu cao hơn với khoảng cách xa

- Điện dung trung bình ít hơn, do đó, nhiều bit hơn trên một đơn vị thời gian

• Rẻ hơn, ít cồng kềnh

hơn • Giao thức logic và giao tiếp phức tạp hơn

- Người gửi cần phân tách từ thành các bit

- Máy thu cần biên dịch lại các bit thành word

- Tín hiệu điều khiển thường được gửi trên cùng một dây như giao thức tăng dữ liệu

phức tạp

Bộ môn Kỹ Thuật Điện Tử 40

Machine Translated by Google

Kết nối UART

Tốc độ baudrate tiêu

chuẩn: 1200, 2400, 4800, 9600, 19200, 38400, 57600 và 115200

Tìm và liệt kê tất cả các mô-đun và cảm biến mà bạn biết

sử dụng giao diện UART?

Bộ môn Kỹ Thuật Điện Tử 41

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 42

Machine Translated by Google

Xe buýt I2C

• I 2C (Inter-IC)
- Giao thức bus nối tiếp hai dây được phát triển bởi Philips Semiconductors gần 20 năm trước

- Cho phép các IC ngoại vi giao tiếp bằng cách sử dụng giao tiếp đơn giản

phần cứng

- Tốc độ truyền dữ liệu lên đến 100 kbits / s và có thể định địa chỉ 7 bit trong

chế độ bình thường

- Định địa chỉ 3,4 Mbits / s và 10 bit ở chế độ nhanh

- Các thiết bị phổ biến có khả năng giao tiếp với bus I2C :

• EPROMS, Flash và một số bộ nhớ RAM, đồng hồ thời gian thực, bộ định thời
cơ giám sát và bộ vi điều khiển

Bộ môn Kỹ Thuật Điện Tử 43

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 44

Machine Translated by Google

Bộ môn Kỹ Thuật Điện Tử 45

Machine Translated by Google

Cấu trúc bus I2C

SDA SDA SDA SDA

SCL SCL SCL SCL

Điều Đang gửi 0 Đang gửi 1 Điều
kiện bắt đầu kiện dừng

Từ Từ
Người hầu người nhận

D
C
S Một A A A Một D D D Một S O
T R 6 5 0 R / C 8 7 0 C T P
T w K K
Chu kỳ đọc / ghi điển hình

Bộ môn Kỹ Thuật Điện Tử 46

Machine Translated by Google

Xe buýt SPI

• Một bus truyền thông 4 dây • Luôn song công

- Giao tiếp bằng cả hai

• Thường giao tiếp trong khoảng cách ngắn • Hỗ trợ
chỉ đường đồng thời

- Truyền (hoặc nhận)

- Đơn chủ
dữ liệu có thể không có ý nghĩa •
- Nhiều nô lệ •
Tốc độ truyền nhiều Mbps
Đồng bộ hóa

- Thông tin liên lạc được "đồng hồ hóa"

- Tốc độ đồng hồ 0-50 MHz không
Dây bus không phổ biến

• Master-Out, Slave-In (MOSI) • Truyền dữ liệu từ 4 đến 16 bit

• Master-In, Slave-Out (MISO)
nhân vật
• System Clock (SCLK) • Slave
Select / Chip Select (SS1 #,…, SS # • Hỗ trợ nhiều nô lệ

n hoặc CS1,…, CSn)

Bộ môn Kỹ Thuật Điện Tử 47

Machine Translated by Google

Cấu hình xe buýt

Bộ môn Kỹ Thuật Điện Tử 48

Machine Translated by Google

Đồng hồ SPI
• Bốn “chế độ” đồng hồ

- Hai giai đoạn

- Hai cực • Chủ

và tớ đã chọn phải ở cùng một chế độ

• Trong quá trình chuyển giao với nô lệ A và B, Chủ nhân phải

- Định cấu hình đồng hồ sang chế độ đồng hồ của Slave A

- Chọn Slave A

- Chuyển khoản

- Bỏ chọn Slave A

- Định cấu hình đồng hồ sang chế độ đồng hồ của Slave B

- Chọn Slave B

- Chuyển khoản

- Bỏ chọn Slave B

• Bậc thầy cấu hình lại chế độ đồng hồ khi đang di chuyển!

Bộ môn Kỹ Thuật Điện Tử 49

Machine Translated by Google

Chế độ đồng hồ SPI

Bộ môn Kỹ Thuật Điện Tử 50

Machine Translated by Google

Ưu và nhược điểm của SPI

• Ưu điểm

- Nhanh chóng cho các kết nối điểm-điểm

- Dễ dàng cho phép truyền trực tuyến / luồng dữ liệu liên tục

- Không có địa chỉ trong giao thức, vì vậy rất đơn giản để thực hiện

- Được hỗ trợ rộng rãi

• Nhược điểm

- Lựa chọn nô lệ / chọn chip làm cho nhiều nô lệ hơn

tổ hợp

- Không có xác nhận (không thể biết liệu đồng hồ có trong rác hay không)

- Không có trọng tài cố hữu

- Không điều khiển lưu lượng (phải biết tốc độ phụ)

Bộ môn Kỹ Thuật Điện Tử 51

Machine Translated by Google

Xe buýt khác

• Một dây

• USB
• PCI
• LVDS

Bộ môn Kỹ Thuật Điện Tử 52