UNIVERSIDAD NACIONAL AUTÓNOMA DE

MÉXICO
FACULTAD DE ESTUDIOS SUPERIORES
CUAUTITLÁN

INGENIERÍA EN TELECOMUNICACIONES
SISTEMAS Y ELECTRÓNICA

LABORATORIO DE AMPLIFICACIÓN DE SEÑALES

ACTIVIDADES PREVIAS A LA PRÁCTICA NO.2

PROFESORA:
ERIKA RAMIREZ RAMIREZ

ALUMNO:
JORGE EDUARDO SUÁREZ GALLARDO

GRUPO:2609A

FECHA DE ENTREGA: 05 DE MARZO DE 2018

SEMESTRE: 2018-2

INTRODUCCIÓN
Los amplificadores multietapa con acoplo capacitivo tienen la ventaja de quedar polarizadas
independientemente una etapa de la otra y su diseño se puede hacer por separado. Sin embargo, este tipo de
amplificadores tiene dos desventajas:
- Las reactancias capacitivas a bajas frecuencias se comportan como altas impedancias, degradando
la ganancia total del amplificador. Esto hace que el diseño sea impráctico para el procesamiento de
señales analógicas lentas o de corriente continua, donde se requiere una respuesta frecuencial plana.
- El acoplamiento capacitivo sólo tiene aplicación práctica en amplificadores discretos. En
amplificadores de circuito integrado los capacitores ocuparían grandes cantidades de superficie
dentro del microcircuito.

En amplificadores multietapa con acoplamiento directo, la polarización de cada etapa no es independiente

de las otras. Sin embargo, el nivel de dc de cada etapa se va trasladando a la siguiente, produciéndose un
problema de apilamiento de voltaje que termina saturando las etapas finales.

Desarrollar el análisis teórico de la figura 2.2

Análisis de CD

Primero, resolvemos el divisor de voltaje en el transistor 1 para obtener VBB y RB

VBB = VCC(R3) / R3+R2

VBB = 15V(10kΩ) / 10kΩ+47kΩ = 2.63V
RB = R2||R3
RB = (10kΩ)(47kΩ) / 10kΩ+47kΩ = 8.24kΩ

El circuito equivalente de CD queda de la siguiente manera.

 Q2
2N3904
RC2
RB Q1 1kΩ
2N3904
RC1 RE2
8.24kΩ
2.2kΩ 390Ω VCC2
15V
VBB RE1 VCC1
2.36V 330Ω 15V

De la primera malla:
VBB = RB(IB1) + VBE1 +RE1(IE1)
VBB = IC1 [(RB/β)+RE1] +VBE1
IC1 = VBB – VBE1 / [(RB/β)+RE1]
IC1 = 2.36V – 0.7V / [(8.24kΩ/300)+330Ω] = 4.64mA

De la tercera malla:
VCC1 = RC1(IC1+IB2)+VBE+RE2(IC2)
VCC1 = IC2[(RC1/β)+RE2]+VBE2+IC1(RC1)
IC2 = VCC1 – VBE2 – IC1(RC1) / [(RC1/β)+RE2]
IC2 = 15V – 0.7V – 4.64mA(2.2kΩ) / [(2.2kΩ/300)+390Ω] = 10.29mA
IB2 = IC2/β = 10.29mA/300 = 34.3μA

De la segunda malla:
VCC1 = RC1 (IC1+IB2) + VCE1+RE1(IC1)
VCE1 = VCC1 – RC1(IC1+IB2) – RE1(IC1)
VCE1 = 15V – 2.2kΩ(4.64mA+34.3μA) – 330Ω(4.64mA) = 3.185V

De la cuarta malla:
VCC2 = RC2(IC2)+VCE2+RE2(IC2)
VCE2 = VCC2 – IC2(RC2+RE2)
VCE2 = 15V – 10.29mA(1kΩ+390Ω) = 0.6969V

T IB(μA) IC(mA) VC(V) VE(V) VCE(V)

1 15.46 4.64 1.65 1.53 3.185
2 34.3 10.29 3.31 4.013 0.6969

Parámetros π de CA

gm1 = 40(IC1) = 40(4.64mA) = 185.6mƱ

gm2 = 40(IC2) = 40(10.29mA) = 411.6mƱ
rπ1 = β/gm1 = 300/185.6mƱ = 1.616kΩ
rπ2 = β/gm2 = 300/411.6mƱ = 0.728kΩ

En la salida RC2 queda en paralelo con R8, de tal modo que:

Rq = RC2||R8 y como ambas son del mismo valor, es decir 1kΩ, Rq = 0.5kΩ

El modelo π de CA del circuito queda de la siguiente manera

A partir de este circuito, se calcula la ganancia de voltaje ΔV

ΔV = VS/Vi = (VS/Vπ2)(Vπ2/Vπ1)(Vπ1/Vi)
o VS = Rq(–ic2)
VS = –Rq(gm1Vπ2)
VS/Vπ2 = –Rq(gm1) = –0.5kΩ(185.6mƱ) = –92.8
o ib2 = RC1(ic1)/RC1+rπ2+RE2β
Vπ2/rπ2 = RC1(Vπ1gm1)/ RC1+rπ2+RE2β
Vπ2/Vπ1 = RC1(rπ1)(gm1) / RC1+rπ2+RE2β
Vπ2/Vπ1 = 2.2kΩ(1.616kΩ)(185.6 mƱ) / 2.2kΩ+0.728kΩ+390Ω(300) = 5.50
o Vπ1 = Vi(rπ1)/R1+rπ1+RE1β
Vπ1/Vi = (rπ1)/R1+rπ1+RE1β = (1.616kΩ)/10kΩ+1.616kΩ+330Ω(300) = 0.014

ΔV = (–92.8)(5.50)(0.014) = 7.1456

Realizar la simulación del circuito

 Punto 1 del procedimiento experimental.
 Punto 3 del procedimiento experimental