Lab 3: Thiết kế các mạch tổ hợp

1. Mục tiêu của bài thí nghiệm

Bài này thực hiện bộ cộng/trừ hai số, bộ mã hóa sử dụng mạch tổ hợp. Mạch điện được
thực hiện thông qua lập trình Verilog HDL chạy trong Quartus II và trên bo mạch LP-
2900. Đầu vào được đưa vào thông qua các chuyển mạch switch, kết quả được hiển thị
trên các đèn LED.
2. Các kiến thức cần trang bị trước khi thực hiện bài thí nghiệm này
Bảng biểu diễn chức năng yêu cầu bằng bảng chân lý, hiểu cấu trúc và cách viết một
chương trình Verilog HDL ở mức cơ bản.
3. Các kiến thức và kỹ năng sẽ có được sau khi hoàn thành thí nghiệm
- Sinh viên hiểu nguyên lý và thực hiện được bộ cộng/trừ 2 số và bộ mã hóa
- Cách thực hiện thiết kế từ những yêu cầu đặt ra,
- Kỹ năng sử dụng công cụ hỗ trợ thiết kế mạch Quartus II, phân tích, tổng hợp, và
đánh giá kết quả.
- Thực hiện nạp code và cấu hình trên KIT để thực hiện chức năng của chương trình

4. Nội dung
Bài 1: 4-bit wide Full Adder/Substracter (Có thể sử dụng bất cứ loại module nào:
Structural, Dataflow, Behavioral)
Thiết kế mạch bộ cộng/trừ đầy đủ 4 bit, hiển thị kết quả trên đèn led.
Yêu cầu: Hai số A, B đầu vào được gán vào 8 switch từ SW1 đến SW8. Tín hiệu control
được gán vào SW9. Nếu SW9=0, mạch thực hiện phép cộng, ngược lại mạch sẽ thực hiện
phép trừ. Đầu ra kết quả Y và bit nhớ được gán vào từ LED8-LED12.
5. Yêu cầu file submit
Bỏ tất cả các file sau vào 1 folder duy nhất và nén lại. Đặt tên: Tên sinh viên_Labx_Tên
lớp.rar
Ví dụ: LeVanThuan_Lab2_TDH1-K13.rar.
Folder submit có chứa:
 File báo cáo .pdf (Hiển thị sơ đồ thiết kế)
 Folder Project (folder chứa mã nguồn, testbench, binary .sof)
 File ảnh .jpg chụp ảnh màn hình kết quả testbench (có thể đưa vào báo cáo, yêu
cầu chụp rõ thanh taskbar hiển thị thời gian).
 File ảnh .jpg chụp ảnh kết quả trên KIT (có thể đưa vào báo cáo).