Professional Documents
Culture Documents
Presen1 Mips
Presen1 Mips
Arquitectura de Computadoras
Alberto Hernández Cerezo
2º Ingeniería Técnica
Informática de Sistemas Rodrigo Alonso Iglesias
Cristian Tejedor García
SUMARIO
1. INTRODUCCIÓN
• Diseño
2. HISTORIA
• Familia CPUs MIPS
3. ARQUITECTURA
4. INSTRUCCIONES
5. BIBLIOGRAFÍA
1. INTRODUCCIÓN
rquitectura: RISC
ohn L. Hennessy
Idea: mejorar a gran escala el rendimiento de la máquina a través
del uso de la segmentación.
Contra: tecnología por entonces de sobra conocida pero difícil
de implementar.
Funcionamiento: la ejecución de una instrucción era dividida en
varias etapas.
Frecuencia del reloj de toda la CPU venía dictado por la latencia
del ciclo completo.
tro objetivo: subfases de instrucciones.
esultado de ello: eliminación de ciertas instrucciones de gran utilidad (multiplicación y división), pero mayor
rendimiento.
uerte crítica fallida: ignoración de que la velocidad del diseño residía en la segmentación, no en las instrucciones.
ificultades económicas para el lanzamiento del R4000 (64 bits) -> compra de la compañía por parte de SGI en 1992.
3000 (1988) caché de 32 Kb posteriormente aumentada a 64 Kb. De esta rama derivan otros MIPS como el R3400, R3500 o
R3900.
4000 (1991) 64 bits caché 8 Kb. Derivados de él son el R4400 de 1993, con caches de 16 Kb, y los diseños de bajo cote R4200
y R4300 entre otros.
l R5000 se encuadra junto con el R4700 y el R4650 desarrollados por Quantum Effects Devices, con diseños de grandes caches
solo.
l R7000 y R9000, de QED, para sistemas embebidos de tipo redes e impresoras laser.
8000 Primer diseño superescalar. Consta de 6 chips (dos caches de 16 KB, una unidad de punto flotante, tres RAM de caché
secundaria personalizable y un controlador de caché ASIC). R10000 (1995) chip único de mayor velocidad de reloj que su
antecesor.
Tiene derivados como R12000, R12000A, R14000, R14000A, R16000, R16000A y R18000
3. ARQUITECTURA
Componentes (Modelo R2000)
1.Procesador
• (ALU) Unidad Aritmética y Lógica: Unidad Aritmética entera,
operaciones de multiplicación y división.
• (FPU)Unidad punto flotante: manejo de memoria caché y virtual.
ii. Little endian (Intel, Dec): la dirección del byte menos significativo
termina en 00 (en binario), sólo si la palabra está alineada.
4. INSTRUCCIONES
Modelo R2000
Permite realizar instrucciones de carga y almacenamiento desde
y hacia memoria.
Tiene capacidad de desarrollar programas que resuelven
problemas aritméticos y lógicos.
Ofrece la posibilidad de controlar el flujo de la ejecución del
programa mediante instrucciones de comparación y salto.
Salto condicional e incondicional.
Tipos de instrucciones:
1. Instrucciones aritméticas.
2. Instrucciones lógicas.
3. Instrucciones de salto incondicional.
Mismo tamaño cada una (32 bits).
Clasificar en función de: banco de registros, memoria de datos,
ALU.
Los componentes que utiliza la instrucción se deben especificar
en una serie de bits.
Tipos de instrucciones utilizan diferentes formatos para codificar
sus campos.
n el MIPS R2000, distinguimos:
1. Formato R o de tipo registro.
2. Formato I o de tipo inmediato.
3. Formato J o de salto incondicional (jump).
5. BIBLIOGRAFÍA
ttp://gorrion.die.uchile.cl/~escverano/materialdocente/2_Diseno_Implementacion_Procesador_MIPS.pdf
ttp://profesores.elo.utfsm.cl/~tarredondo/info/comp-architecture/paralelo2/C03_MIPS.pdf
ttp://www.cse.ohio-state.edu/~teodores/download/teaching/cse675.au08/CSE675.02_MIPS-ISA_part1.pdf
ttp://es.wikipedia.org/wiki/MIPS_%28procesador%29
tp://db.stanford.edu/pub/cstr/reports/csl/tr/86/289/CSL-TR-86-289.pdf