CHƯƠNG 1

1. Số nhị phân
Hai số nhị phân trong hệ thống số là 1 và 0 được gọi là các bit. Trong các mạch
điện tử số thì hai số nhị phân 0 và 1 được phân biệt bằng hai cấp điện áp: bit 1
tương ứng với cấp điện áp cao (HIGH), bit 0 tương ứng với cấp điện áp thấp
(LOW).
2. các mức logic
Điện áp dùng để phân biệt các con số 0 và 1 được gọi là mức logic.
3. Dạng sóng tín hiệu số
Dạng sóng tín hiệu số gồm các mức điện áp thay đổi lên xuống giữa hai mức High
và Low.
 CÁC HỆ THỐNG SỐ
Có rất nhiều hệ thống số được sử dụng trong kỹ thuật số. Các hệ thống số thông
dụng nhất là hệ thống số thập phân (decimal), nhị phân (binary), bát phân (octal)
và hệ thống số thập lục phân (hexadecimal).
a.Hệ thống số thập phân – Decimal system
Gồm 10 chữ số: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 (mỗi con số còn được gọi là digit). Cơ số
là 10.
Hệ thống số nhị phân – Binary system
b.Hệ thống số nhị phân – Binary system
Hệ thống số nhị phân gồm hai chữ số 1 và 0, cơ số 2
c.Hệ thống số thập lục phân – Hexadecimal system
Gồm 16 chữ số: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, a, b, c, d, e, f (các con số từ a đến f không
phân biệt chữ thường hay chữ hoa). Cơ số là 16.
 CÁC LOẠI MÃ
Các loại mã được sử dụng trong các mạch điện tử số như mã BCD, mã Gray, mã
ASCII, mã vạch để nhận biết sản phẩm...
1. Mã BCD - Binary coded decimal)
 Mã BCD chính là số nhị phân 4 bit có 16 trạng thái nhưng chỉ dùng 10 trạng
thái đầu tiên tương ứng với 10 số thập phân, 6 trạng thái còn lại không sử dụng.
BCD 8 bit bỏ đi 156 trạng thái
2. Mã Gray
Mã Gray là mã không có trọng số và cũng không phải là mã dùng để tính toán,
mã Gray là mã chỉ có 1 bit thay đổi khi chuyển từ trạng thái này sang trạng thái
kế trong một trình tự nào đó ví dụ như trình tự đếm lên hoặc đếm xuống của số
nhị phân. Tính chất này đóng vai trò quan trọng trong nhiều ứng dụng như bộ
mã hóa vị trí của trục xoay.

3. Mã ASCII
Mã ASCII là bộ mã kí tự alpha đa năng được sử dụng trong máy tính và các thiết
bị điện tử khác dùng để trao đổi dữ liệu hay truyền dữ liệu với nhau.
Mã ASCII dùng số nhị phân 8 bit, bit thứ 7 luôn bằng 0, 7 bit còn lại từ thứ 6 đến
thứ 0 dùng để xây dựng mã cho 128 ký tự.
Sau này, người ta dùng luôn bit thứ 7 để xây dựng thêm 128 mã mở rộng và được
gọi là mã ASCII mở rộng.
Trong hệ thống số thập phân:
• MSD là số tận cùng bên trái là số có trọng số lớn nhất (Most Significant Digit).
• LSD là số tận cùng bên phải là số có trọng số nhỏ nhất (Least Significant Digit).
Máy tính sử dụng mã BCD hoặc HEX
CHƯƠNG 2
II. CÁC CÔNG LOGIC ( bất kỳ mạch logic nào cũng được xây dựng từ 3
cổng cơ bản: AND, OR, NOT)
1. Cổng OR
-Phép toán OR cho kết quả bằng 1 khi chỉ có một biến ngõ vào bất kỳ bằng 1.
- Phép toán OR cho kết quả bằng 0 chỉ khi tất cả các ngõ vào bằng 0.
- có 2 hay nhiều ngõ vào và chỉ có một ngõ ra
2. Cổng AND
-Phép toán AND cho kết quả bằng 0 khi chỉ có một biến ngõ vào bất kỳ bằng 0.
-Phép toán AND cho kết quả bằng 1 chỉ khi tất cả các ngõ vào bằng 1.
-có 2 hay nhiều ngõ vào và chỉ có một ngõ ra
3. Cổng NOT hay cổng INVERTER
-Cổng not có 1 ngõ vào và 1 ngõ ra
-khi kết nối chung hai ngõ vào của cổng NAND sẽ được cổng NOT
- khi kết nối chung hai ngõ vào của cổng NOR sẽ được cổng NOT
4. Cổng NOR = cổng OR + cổng NOT
-Phép toán NOR cho kết quả bằng 0 khi chỉ có 1 biến ngõ vào bất kỳ bằng 1.
- Phép toán NOR cho kết quả bằng 1 chỉ khi tất cả các ngõ vào bằng 0.
- có 2 hay nhiều ngõ vào và chỉ có một ngõ ra
5. Cổng NAND = cổng AND + cổng NOT
-Phép toán NAND cho kết quả bằng 1 khi chỉ có một biến ngõ vào bất kỳ bằng 0.
- Phép toán NANĐ cho kết quả bằng 0 chỉ khi tất cả các ngõ vào bằng 1.
- có 2 hay nhiều ngõ vào và chỉ có một ngõ ra
6. cổng EX-OR hay còn gọi là XOR
- Phép toán EX-OR cho kết quả bằng 0 khi hai ngõ vào cùng trạng thái.
- Phép toán EX-OR cho kết quả bằng 1 khi hai ngõ vào khác trạng thái.
-có hai ngõ vào và 1 ngõ ra
- có thể tạo từ các cổng AND và OR
-khi 1 ngõ vào nối lên mức cao thì cổng EXOR = NOT
-khi có 1 ngõ vào nối xuống mức thấp thì cổng EXOR = cổng đệm
7. cổng EX-NOR hay còn gọi là XNOR
-Phép toán EX-NOR cho kết quả bằng 1 khi hai ngõ vào cùng trạng thái.
- Phép toán EX-NOR cho kết quả bằng 0 khi hai ngõ vào khác trạng thái.
- có thể được cấu tạo từ cổng OR và đảo hoặc Exor và đảo (not)
-khi 1 ngõ vào nối lên mức cao thì cổng EX-NOR = cổng đệm
-khi có 1 ngõ vào nối xuống mức thấp thì cổng EX-NOR = NOT
8. Cổng BUFFER (Cổng đệm)
Chức năng: Dùng như mạch khếch đại logic. Tín hiệu qua công đêm không làm
thay đổi trạng thái logic.
Dùng cổng đệm để sửa dạng tín hiệu vuông hơn, đưa điện thể tín hiệu về đúng mức
logic. Cổng BUFFER có 1 ngõ vào và có 1 ngõ ra
9.Tối thiểu hoá hàm BOOLEAN
Tối thiểu hoá là tìm dạng biểu diễn đại số đơn giản nhất của hàm. Khi đó sẽ giảm
được tối đa sổ cổng để thực hiện hàm. Đây là yêu cầu rất cần tâm vì nó giúp cho
việc thực hiện mạch được đơn giản và hiệu quả.
-Đại số boole thực hiện chủ yếu 3 phép tính : phép cộng, phép nhân, phép đảo
10. phương pháp karnaugh
- Dùng để tối giản hàm boole
- ô kế cận là những ô có cùng giá trị nằm kế nhau hoặc đối xứng nhau qua trục
11. có thể tạo cổng OR 3 ngõ vào từ các cổng OR hoặc AND 2 ngõ vào
12. có thể tạo cổng AND 3 ngõ vào từ các cổng AND hoặc OR 2 ngõ vào
Các ví dụ:
Câu 2-1: Khi ngõ vào cổng NOT là mức HIGH thì ngõ ra là : Low hoặc 0
Câu 2-2: Cổng inverter thực hiện chức năng : Nghịch đảo
Câu 2-3: Ngõ ra của cổng AND có ba ngõ vào A, B, C ở mức 1 khi : A=1, B=1,
C=1
Câu 2-4: Ngõ ra của cổng OR có ba ngõ vào A, B, C ở mức 1 khi
(a) A=1, B=1, C=1
(b) A=0, B=0, C=0
(c) A=1, B=0, C=1
(d) A=1, B=0, C=0
(e) Cả ba câu (a), (c), (d)
Câu 2-5: Cổng AND có ngõ ra bằng 1 khi: Tất cả các ngõ vào bằng 1
Câu 2-6: Cổng AND có ngõ ra bằng 0 khi: Chỉ cần 1 ngõ vào bằng 0
Câu 2-7: Công OR có ngõ ra băng 1 khi: Chỉ cần 1 ngõ vào bằng 1
Câu 2-8 cổng OR có ngõ ra bằng 0 khi: Tất cả các ngõ vào bằng 0
Câu 2-9: Cổng NAND có ngõ ra bằng 1 khi : Chỉ cần 1 ngõ vào bằng 0
Câu 2-10: Cổng NAND có ngõ ra bằng 0 khi: Tất cả các ngõ vào bằng 1
Câu 2-11: Cổng NOR có ngõ ra bằng 1 khi: Tất cả các ngõ vào bằng 0
Câu 2-12: Cổng NOR có ngõ ra bằng 0 khi: Chỉ cần 1 ngõ vào bằng 1
Câu 2-13: Cổng EX-OR có ngõ ra bằng 1 khi: Hai ngõ vào khác trạng thái

CHƯƠNG 3
3.1 MẠCH MÃ HÓA (ENCODER)
-Mạch mã hóa có m đường ở ngõ vào và có n đường ở ngõ ra, với 1 đường ngõ vào
ở trạng thái tích cực thì sẽ tạo ra một số nhị phân tương ứng.
-Mạch được gọi là mạch mã hoá m đường sang n đường, mối quan hệ giữa m và n
như sau: 2^n =m.
-Mạch mã hóa ưu tiên là mạch cho phép các ngõ vào cùng tác động, ngõ ra là tổ
hợp của ngõ vào có thứ tự ưu tiên cao nhất
-Mạch mã hóa tác động mức thấp là khi có một ngõ vào tác động mức 0 thì ngõ ra
có một tổ hợp tương ứng
3.2 MẠCH GIẢI MÃ - DECODER
-Mạch giải mã là mạch có n đường ở ngõ vào và có m đường ở ngõ ra .Nếu đưa
một số nhị phân ngõ vào (có giá trị thập là x) thì chỉ có một ngõ ra (ứng với thứ tự
thập phân x) tích cực (mức H/ mức L) , các ngõ ra còn lại ở trạng thái không tích
cực
-m = 2^n
-E là ngõ cho phép
-Mạch giải mã ngõ ra tác động mức cao, có ngõ vào cho phép E tác động mức cao.
Khi tín hiệu ngõ vào cho phép E không tác động (E = 0) thì tất cả các ngõ ra đều ở
mức thấp. Khi tín hiệu ngõ vào cho phép E tác động (E = 1) thì với mỗi tổ hợp giá
trị ngõ vào (Iı, Io) sẽ có một ngõ ra tương ứng lên mức cao.
-Mạch giải mã ngõ ra tác động mức thấp, có ngõ vào cho phép E tác động mức cao
Khi tín hiệu ngõ vào cho phép E không tác động (E = 0) thì tất cả các ngõ ra đều ở
mức cao. Khi tín hiệu ngõ vào cho phép E tác động (E = 1) thì với mỗi tổ hợp giá
trị ngõ vào (I, Io) sẽ có một ngõ ra tương ứng xuống mức thấp.
-Led 7 đoạn được thiết kế từ các led đơn, do led đơn có 2 chân anode và cathode
nên khi kết nối sẽ tạo ra 2 kiểu kết nối khác nhau: kết nối chung các đầu anode nối
nguồn dương Vcc và kết nối chung các đầu cathode nối đất group
-Anode chung: a’ = 0 ( sáng ); a’ = 1 ( tắt )
-cathode chung: a = 1 ( sáng ); a = 0 ( tắt )
Các ví dụ:
-Mạch giải mã ngõ ra tác động mức thấp là khi nhận một tổ hợp ngõ vào thì sẽ có
một ngõ ra xuống mức không
- Mạch giải mã ngõ ra tác động mức cao là khi nhận một tổ hợp ngõ vào thì sẽ có
một ngõ ra xuống mức 1
Câu 3-1: Mạch giải mã n đường sang m đường có: Ngõ vào là số nhị phân
Câu 3-2: Mạch giải mã n đường sang m đường, ứng với 1 trạng thái ngõ vào thì:
Có 1 ngõ ra tích cực
Câu 3-3: Mạch giải mã x đường sang y đường thì quan hệ giữa x và y là: y = 2^x
Câu 3-4: Mạch giải mã có 3 ngõ vào A, B, C và có 8 ngõ ra, phương trình ngõ ra
thứ 5 là: 05=CB’A
Câu 3-5: Mạch giải mã có 3 ngõ vào A, B, C và có 8 ngõ ra, phương trình ngõ ra
thứ 2 là: 0₂ = C’BA’
Câu 3-6: Mạch mã hóa m đường sang n đường thì: Có 1 ngõ vào tích cực
Câu 3-7: Mạch mã hóa m đường sang n đường thì: Số ngõ vào nhiều hơn số ngõ ra
Câu 3-8: Mạch giải mã n đường sang m đường thì: Số ngõ vào ít hơn số ngõ ra
Câu 3-9: Ngõ vào của mạch giải mã 7 đoạn hiển thị số thập phân là: Mã BCD
3.3 MẠCH ĐA HỢP ( MUX )
- E ngõ cho phép
- I hay (S) tín hiệu chọn kênh
-Mạch đa hợp còn được gọi là mạch ghép kênh có n kênh vào và 1 kênh ra. Với n
kênh vào thì cần thiết phải có m đường tín hiệu chọn kênh (2^m =n). Tương ứng
với một tổ hợp trạng thái ngõ vào chọn kênh thì sẽ có một kênh vào được nối đến
ngõ ra.
3.4 Mạch giải đa hợp (DEMULTIPLEXER)
-Mạch giải đa hợp còn được gọi là mạch tách kênh thực chất là mạch giải mã trong
đó có ngõ vào cho phép sử dụng thành ngõ vào dữ liệu và ngõ vào tổ hợp nhị phân
sử dụng thành ngõ vào chọn kênh ra.
-Mạch giải đa hợp hay còn gọi là mạch phân kênh – mạch chỉ có 1 kênh ngõ vào
nhưng có nhiều kênh ngõ ra m và có n tín hiệu chọn kênh – ngược lại mạch đa hợp.
-Mối quan hệ giữa m và n như sau: 2^n =m
Câu 3-10: Mạch đa hợp là mạch: Có m kênh vào, 1 kênh ra
Câu 3-11: Mạch đa hợp 8 kênh sẽ có: 1 kênh ra và 3 tín hiệu chọn kênh
Câu 3-12: Mạch đa hợp 16 kênh sẽ có: 1 kênh ra và 4 tín hiệu chọn kênh
Câu 3-13: Mạch đa hợp 10 kênh sẽ có: 1 kênh ra và 4 tín hiệu chọn kênh
Câu 3-14: Mạch giải đa hợp là mạch Có: 1 kênh vào, m kênh ra
Câu 3-15: Mạch giải đa hợp 8 kênh sẽ có: 1 kênh vào và 3 tín hiệu chọn kênh
Câu 3-16: mạch giải đa hợp 16 kênh có: 1 kênh vào và 4 tín hiệu chọn kênh
Câu 3-17: Sau khi ghép các mạch đa hợp sẽ: Chỉ có một ngõ ra duy nhất
Câu 3-18: sau khi ghép mạch đa hợp sẽ: tăng thêm số lượng kênh vào
Câu 3-19: sau khi ghép 2 mạch đa hợp 4 kênh vào sẽ: tăng thêm 1 tín hiệu chọn
kênh
Câu 3-20: sau khi ghép 4 mạch đa hợp 4 kênh vào sẽ: tăng thêm 2 tín hiệu chọn
kênh
Câu 3-21: sau khi ghép 2 mạch giải mã 2 sang 4 sẽ: tăng thêm 1 ngõ vào
Câu 3-22: sau khi ghép 2 mạch giải mã 2 sang 4 sẽ: thành mạch giải mã 3 sang 8
Câu 3-23: sau khi ghép 2 mạch giải mã 2 sang 4 sẽ: tăng thêm 4 ngõ ra
Câu 3 -24 sau khi ghép 4 mạch giải mã 2 sang 4 sẽ: tạo thành mạch giải mã 4 sang
16
3.5.1 Mạch cộng bán phần (Half Adder - HA) ( cộng 2 bit )
Cộng bán phần là cộng hai số nhị phân 1 bit cho ra kết quả ghi lại 1 bit và nhớ lại I
bit. Cộng bán phần chỉ thực hiện cho cột số cuối cùng của một số nhị phân (cột số
có trọng số bằng 0).

3.5.2 Mạch cộng toàn phần (Full Adder – FA) ( cộng 3 bit )
Cộng toàn phần là cộng hai số nhị phân 1 bit và cộng thêm bit nhớ của cột có trọng
số nhỏ hơn 1 đơn vị. Cộng toàn phần cho phép cộng bất kỳ ở cột số nào của số nhị
phân.
3.6.1 Mạch trừ bán phần (Half Subtractor - HS)
Mạch trừ nhị phân bán phần là mạch trừ hai số nhị phận 1 bit, mạch này chỉ sử
dụng để trừ cột số cuối cùng của số nhị phân (cột số có trọng số bằng 0)

3.6.2 Mạch trừ toàn phần (Full Subtractor — FS)

Trừ toàn phần là trừ hai số nhị phân 1 bit và trừ thêm bit mượn của cột có trọng số
nhỏ hơn 1 đơn vị. Trừ toàn phần cho phép trừ bất kỳ ở cột số nào của số nhị phân.
Câu 3 -25 Cộng 2 số nhị phân 5 bit tràn khi tổng lớn hơn: 31
Câu 3-26: Cộng 2 số nhị phân 8 bit tràn khi tổng lớn hơn: 255
Câu 3-27: Mạch cộng bán phần có thể cộng: 2 bit
Câu 3-28: Mạch cộng toàn phần có thể cộng: 3 bit
Câu 3-29: Số nhị phân 9 bit không dấu có giới hạn: 0->511
Câu 3-30: số nhị phân 9 bit có dấu có giới hạn: -256 -> +255
Câu 3-31: số nhị phân 10 bit không dấu có giới hạn: 0->1023
Câu 3-32: số nhị phân 10 bit có dấu có giới hạn: -512 -> +511
Câu 3-33: Số nhị phân 8 bit không dấu có giới hạn: 0->255
Câu 3-34: số nhị phân 8 bit có dấu có giới hạn: -128 -> +127
Câu 3-35: số nhị phân 7 bit không dấu có giới hạn: 0->127
Câu 3-36: số nhị phân 7 bit có dấu có giới hạn: -64 -> +63
Câu 3-37: cộng hai số BCD cho kết quả không phải là số BCD khi: lớn hơn 9

CHƯƠNG 4 Flip Flop

FF RS
1 FF RS sử dụng cổng NAND
S’ R’ Q Q Trạng thái
0 0 1 1 Cấm
0 1 1 1 Set
1 0 0 1 Reset
1 1 Giữ nguyên tt
2 FF RS dùng cổng NOR
S’ R’ Q Q Trạng thái
0 0 Không đổi tt
0 1 1 1 Set
1 0 0 1 Reset
1 1 1 1 Cấm

3 FF RS có tín hiệu điều khiển cho phép/ cấm đổi trạng thái

4 FF RS khi có xung Clock

Câu hỏi trắc nghiệm
Câu 4-1: Trạng thái cấm của flip flop R'S' là: Q Q=11
Câu 4-2: Khi ngõ vào S' của flip flop ở trạng thái tích cực sẽ làm: QQ=1 0
Câu 4-3: Khi ngõ vào R' của flip flop ở trạng thái tích cực sẽ làm: Q Q=01
Câu 4-4: Flip flop có thêm ngõ vào E có chức năng: Làm hẹp xung CK
Câu 4-5: Xung sau khi qua mạch làm hẹp sẽ có thời gian ở mức 1 là: Vài nano giây
Câu 4-6: Mạch làm hẹp xung cạnh lên sử dụng hai cổng: AND và NOT
Câu 4-7: Mạch làm hẹp xung cạnh xuống sử dụng hai cổng: NOR và NOT
Câu 4-8: Flip flop RS có thêm tín hiệu E thì bảng trạng thái có: 5 trạng thái
Câu 4-9. Xung CK tích cực cạnh lên có kí hiệu gồm: Chỉ có hình tam giác
Câu 4-10. Xung CK tích cực cạnh xuống có kí hiệu gồm: Hình tròn và hình tam
giác
Câu 4-11: Flip flop JK có: không có trạng thái cấm
Câu 4-12: Flip flop JK nhận xung CK nhưng không đổi trạng thái khi: JK = 00
Câu 4-13: Flip flop JK nhận xung CK và làm đảo trạng thái khi: JK = 11
Câu 4-14: Flip flop T nhận xung CK và không đảo trạng thái khi: T = 0
Câu 4-15: Flip flop T nhận xung CK, và đảo trạng thái khi: T = 1
Cầu 4-16: Khi có xung CK thì flip flop đảo trạng thái xuất hiện ở: Flip flop JK
Câu 4-17: Khi có xung CK thì flip flop đảo trạng thái xuất hiện ở: Flip flop T
Câu 4-18: Phương trình đặc tính của Flip flop JK là: Qn+1 = K Qn + JQn
Câu 4-19: Phương trình đặc tính của Flip flop T là: Qn+1 = T Qn + T Qn
Câu 4-20: Phương trình đặc tính của Flip flop D là: Qn+1 = D Qn + D Qn = D
Câu 4-21: Mạch làm hẹp xung CK có chức năng tạo ra xung đủ thời gian cho phép
flip flop: Đổi trạng thái 1 lần
Câu 4-22: Flip flop JK thì các tín hiệu nào được xem là tín hiệu đồng bộ với CK: J
và K
Câu 4-23: Flip flop JK thì các tín hiệu nào được xem là tín hiệu không đồng bộ với
CK: CLR và PRE
Câu 4-24: Flip flop JK thì các tín hiệu nào làm xuất hiện trạng thái cấm: CLR và
PRE
Câu 4-25: Flip flop T là flip flop JK với: J và K nối chung nhau
Câu 4-26: Flip flop D là flip flop JK với: J và K nối với nhau qua cổng NOT

MẠCH ĐẾM
Câu 7-1: Mạch đếm không đồng bộ thì xung CK đưa đến: Chân CK của flip flop
LSB
Câu 7-2: Mạch đếm đồng bộ thì xung CK đưa đến: Chân CK của tất cả các flip
flop
Câu 7-3: Mạch đếm không đồng bộ có khuyết điểm là: Có thời gian trễ nhỏ nên
đếm được xung có tần số cao
Câu 7-4: Mạch đếm lên không đồng bộ sử dụng flip flop T với CK tích cực cạnh
xuống thì: Xung CK đưa đến flip flop LSB và Qt nối với CKt+1
Câu 7-5: Mạch đếm xuống không đồng bộ sử dụng flip flop T với CK tích cạnh
xuống thì: Xung CK đưa đến flip flop LSB và Qt nối với CKn+1
Câu 7-6: Mạch đếm lên không đồng bộ sử dụng flip flop T với CK tích cực cạnh
lên thì: Xung CK đưa đến flip flop LSB và Qt nối với CKn+1
Câu 7-7: Mạch đếm xuống không đồng bộ sử dụng flip flop T với CK tích cực
cạnh lên thì: Xung CK đưa đến flip flop LSB và Qt nối với CKt+1
Câu 7-8: Mạch đếm nhị phân 4 bit không đồng bộ thì số trạng thái đếm và số thập
phân lớn nhất là:16 và 15
Câu 7-9: Mạch đếm nhị phân n bit không đồng bộ thì số trạng thái đểm và số thập
phân lớn nhất là: 2^n và 2^n-1
Câu 7-10: Mạch đếm không đồng bộ đếm lên mod 100 thì số flip flop sử dụng là: 7
Câu 7-11: Mạch đếm không đồng bộ đếm lên mod 200 thì số flip flop sử
dụng là: 8
Câu 7-12: Mạch đếm không đồng bộ đểm lên mod 120 thì trạng thái reset là:
1111000B
Câu 7-13: Mạch đếm không đồng bộ đếm lên mod 350 thì trạng thái reset là:
101011110
Câu 7-14: Mạch đếm lên đồng bộ sử dụng flip flop T với CK tích cực cạnh xuống
thì các phương trình T: T0=1, T1=Q1, T2=Q1Q2 T3 = Q1Q2Q3
Câu 7-15: Mạch đếm xuống đồng bộ dùng FF T với CK tích cực cạnh xuống thì
các phương trình T: T0 = 1 T1 = Q 0, T2 = Q 0 ×Q 1, T3 = Q 0 ×Q 1× Q 2
Câu 7-16: Mạch đếm lên đồng bộ sử dụng FF T với CK tích cực cạnh xuống thì
các phương trình T: T0=1, T1 = Q0, T2 = Q1T1, T3 = Q2T2
Câu 7-17: Mạch đếm đồng bộ đếm lên hay đếm xuống không phụ thuộc và mức
tích cực CK
Mạch đếm không đồng bộ đếm lên hay đếm xuống phụ thuộc và mức tích cực CK
Câu 7-18: Mạch đếm kdb tần số Q0 = f/2, Q1 = f/4, Q2 = f/8, Q3= f/16

THANH GHI DỊCH

LÝ THUYẾT
- Thanh ghi dịch có chức năng lưu chữ giữ liệu và dịch chuyển dữ liệu
- Thanh ghi vào nối tiếp ra nối tiếp: có chức năng dịch dữ liệu vào nối tiếp lưu
trữ vào thanh ghi mỗi khi có xung ck, đồng thời dữ liệu bên trong cũng dịch
nối tiếp đến ngõ ra. ( một ngõ vào và có 1 ngõ ra)
- Thanh ghi vào nối tiếp ra song song: có cấu trúc gần giống như thanh ghi
vào nối tiếp ra nối tiếp, chỉ khác là ở thanh ghi này có thể xuất dữ liệu ra
dạng song song ( một ngõ vào và nhiều ngõ ra)
- Thanh ghi vào song song ra nối tiếp: có chức năng nạp dữ liệu song song
cùng một lúc vào tất cả các ff của thanh ghi và sau đó nhịp từng xung ck để
dịch dữ liệu lần lượt đến ngõ ra. ( nhiều ngõ vào và một ngõ ra )
- Thanh ghi vào song song ra song song: có chức năng nạp dữ liệu song song
cùng một lúc vào tất cả các ff đồng thời dữ liệu cũng xuất ra song song
( nhiều ngõ vào và nhiều ngõ ra)
- Thanh ghi dịch 2 chiều: cho phép dịch dữ liệu ở lối vào trái hoặc ở lối vào
phải
- Bộ đếm thanh ghi dịch về cơ bản chính là thanh ghi dịch với ngõ ra được nối
trở lại ngõ vào để tạo ra trình tự đếm. Các mạch điện này được xem như bộ
đếm và phân làm hai loại: đếm Johnson và đếm vòng.
- Mạch đếm Johnson( mạch đếm vòng xoắn): Mạch đếm Johnson chính là
thanh ghi dịch với ngõ ra Q đảo của flip flop cuối cùng nối về ngõ vào.
Một chu kỳ của mạch đếm johnson 4 bit sẽ có 8 trạng thái. Tổng mạch đếm
có n flipflop thì chu kỳ đếm là 2× n ( mạch dịch dữ liệu từ phải qua trái – còn
gọi là dịch trái )
- Mạch đếm vòng – ring counter: mạch đếm vòng gần giống với mạch đếm
johnson chỉ khác là tín hiệu Q của ff cuối cùng nối về ngõ vào
Một chu kỳ mạch đếm vòng 5 bit sẽ có 8 trạng thái, mạch đếm có n ff thì
chu kỳ đếm là n. Khi cấp điện cho mạch thì tín hiệu PRE xuống mức 0 để
làm cho ngõ ra Q0 của FF0 bằng 1. Các ff còn lại của CLR xuống mức 0 nên
bị xóa về 0
Câu hỏi trắc nghiệm
Câu 9-1: Thanh ghi vào nối tiếp/ra song song có chức năng: Chuyển dữ liệu từ nối
tiếp sang song song
Câu 9-2: Thanh ghi vào nối tiếp/ra song song có: Một ngõ vào và nhiều ngõ ra
Câu 9-3: Thanh ghi vào song song/ra nối tiếp có chức năng: Chuyển dữ liệu từ
song song sang nối tiếp
Câu 9-4: Thanh ghi vào song song/ra nối tiếp có: Nhiều ngõ vào và một ngõ ra
Câu 9-5; Chức năng xung CK trong thanh ghi dịch là: Dịch chuyển dữ liệu
Câu 9-6: Một thanh ghi 4 bit vào nối tiếp/ra song song với dữ liệu đưa đến ngõ vào
là "101110", sau 5 xung CK thì dữ liệu lưu trong thanh ghi là: "1110"
Câu 9-7: Mạch đếm Johnson 8 bit sẽ có chu kỳ đểm là: 2× 8=¿16
Câu 9-8: Mạch đếm vòng 8 bit sẽ có chu kỳ đếm là: 8
Câu 9-9: Mạch đếm vòng là mạch đếm khi cấp điện có: Một bit bằng 1
Câu 9-10: Mạch đếm Johnson 8 bit, cho trạng thái ban đầu bằng 0, sau 4 xung thì
dữ liệu ngõ ra là: 00001111b
Câu 9-12: Mạch đếm Johnson 8 bit, cho trạng thái ban đầu bằng 0, sau 12 xung thì
dữ liệu ngõ ra là: 11110000b
Câu 9-13: Mạch đếm Johnson 8 bit, cho trạng thái ban đầu bằng 0, sau 8 xung thì
dữ liệu ngõ ra là: 11111111b
Câu 9-14: Mạch đếm vòng 8 bit, từ trạng thái bắt đầu sau 4 xung thì dữ liệu ngõ ra
là: 00001000b
Câu 9-15: Mạch đếm vòng 8 bit thì ngõ vào D của flip flop thứ 0 nối với: Q7
Câu 9-16: Mạch đếm Johnson 8 bit thì ngõ vào D của flip flop thứ 0 nối với: Q 7
CHƯƠNG 5 BỘ NHỚ BÁN DẪN
- WRITE  WR : cho phép ghi dữ liệu vào trong bộ nhớ, (tích cực ở mức thấp).
- READ  RD : cho phép dữ liệu từ bộ đọc hay truy xuất nhớ, (tích cực mức cao).
- CHIP SELECT  CS (CE ) (Enable) ngõ vào lựa chọn. ( Tích cực mức thấp)
- OUTPUT ENABLE  OE : cho phép xuất dữ liệu (tích cực mức thấp)
- Vpp: nguồn cung cấp khi lập trình (ghi)
- Địa chỉ là một con số dùng để chỉ vị trí của một từ nhớ trong bộ nhớ
- Ô nhớ (Memory cell): là một thiết bị hoặc một mạch điện được sử dụng để lưu
trữ một bit dữ liệu (0 hoặc 1). Ví dụ như ô nhớ có thể là một Flip Flop, một tụ điện
hoặc một điểm từ trên băng từ hay đĩa từ.
-Từ nhớ (Memory word): là một nhóm các bit nhớ (ô nhớ), nó được biểu diễn dưới
dạng một cấu trúc hoặc một kiểu dữ liệu nào đó. Ví dụ như một thanh ghi gồm 8
Flip-Flop có thể lưu trữ một từ nhớ 8 bit. Số bit của một từ nhớ trong máy tính
thường có phạm vi từ 8 đến 64 bit tùy thuộc vào mỗi máy tính khác nhau.
- Byte: là một thuật ngữ đặc biệt để chỉ một nhóm bao gồm 8 bit. Một byte luôn
bao gồm 8 bit. Độ dài của một từ nhớ có thể là một byte cũng có thể là một bit. Giả
sử độ dài của một từ nhớ có 8 bit thì cũng tương ứng một byte, một từ nhớ có 16
bit thì tương ứng với hai byte.
- Dung lượng nhớ (Capacity): là khả năng có thể lưu trữ tối đa trong một phần của
bộ nhớ hoặc trong toàn hệ thống nhớ.
- Hoạt động đọc (Read): là hoạt động truy xuất các bit của một từ nhớ tại vị trí cụ
thể (địa chỉ) trong bộ nhớ ra ngoài hoặc chuyển sang thiết bị khác.
- Hoạt động ghi (Write): là hoạt động đưa dữ liệu mới vào trong từ nhớ tại địa chỉ
xác định. Nó còn được gọi là hoạt động lưu trữ, và khi dữ liệu mới được ghi vào
trong vị trí nào đó của bộ nhớ thì nó sẽ thay thế dữ liệu đã có trước trong bộ nhớ tại
vị trí đó.
- Thời gian truy xuất (Access time): đây là thông số để đánh giá tốc độ hoạt động
của bộ nhớ. Thời gian truy xuất là lượng thời gian cần thiết để thực hiện hoạt động
đọc. Cụ thể, đó là thời gian được tính từ lúc bộ nhớ nhận địa chỉ vào cho đến khi
có dữ liệu tại ngõ ra. Thời gian truy xuất được ký hiệu là tAcc.
- Bộ nhớ bay hơi (Volatile): là bộ nhớ khi lưu trữ dữ liệu thì cần phải duy trì nguồn
điện cung cấp thì mới giữ được dữ liệu. Khi ngưng cung cấp nguồn thì dữ liệu lưu
trữ trong bộ nhớ sẽ bị mất. Có nhiều bộ nhớ bán dẫn là bộ nhớ bay hơi, các bộ nhớ
từ là bộ nhớ không bay hơi. Bộ nhớ không bay hơi là bộ nhớ không cần cung cấp
nguồn điện mà vẫn lưu giữ được thông tin đã ghi vào trước đó.
- Bộ nhớ tĩnh (Static Memory): là những bộ nhớ bán dẫn lưu trữ dữ liệu không bị
thay đổi khi vẫn còn cung cấp nguồn, và không cần ghi dữ liệu lại khi không cần
thay đổi.
- Bộ nhớ động (Dynamic Memory): là bộ nhớ mà khi lưu dữ liệu thì dữ liệu không
tồn tại vĩnh cửu mặc dù vẫn luôn được cung cấp nguồn, cần phải thực hiện hoạt
động ghi lại dữ liệu vào bộ nhớ theo từng chu kỳ nhất định. Hoạt động ghi lại bộ
nhớ được gọi là hoạt động “làm tươi” (refresh) bộ nhớ. Nếu không thực hiện làm
tươi bộ nhớ theo chu kỳ thì dữ liệu trong bộ nhớ sẽ bị mất.
- Các hoạt động cơ bản của bộ nhớ:
+ Chọn địa chỉ bộ nhớ, vị trí cần thực hiện hoạt động đọc hoặc ghi dữ liệu.
+ Thực hiện chọn chế độ đọc hoặc ghi.
+ Cung cấp dữ liệu ngõ vào để ghi vào bộ nhớ trong hoạt động ghi.
+ Lấy dữ liệu ngõ ra của bộ nhớ khi thực hiện hoạt động đọc.
+ Cho phép (hoặc không cho phép) bộ nhớ hoạt động để thực hiện yêu cầu đọc/ghi.
-Bộ nhớ RAM và ROM được gọi là bộ nhớ không bay hơi
- Ngõ vào R/W : Đây là ngõ vào điều khiển hoạt động của bộ nhớ: đọc (R) hoặc
ghi (W). Ngõ vào này được ký hiệu R/ W , không có dấu phủ định của R tức là hoạt
động đọc xảy ra khi R/W = 1. Còn W thì có dấu phủ định để chỉ hoạt động ghi
được thực hiện khi R/W = 0.
- Cho phép bộ nhớ (Memory Enable): Trong hệ thống nhớ đôi lúc người ta cần vô
hiệu hóa một phần hay toàn bộ hệ thống nhớ, không cho phép nó hoạt động. Tín
hiệu sử dụng là ME (Memory Enable) tín hiệu này cũng có thể được gọi với các
tên khác nhau như CE (Chip Enable) hoặc CS (Chip Select). Ở đây tín hiệu ngõ
vào này tích cực mức cao, để cho phép bộ nhớ hoạt động bình thường thì ngõ vào
này phải được giữ ở mức cao. Nếu ngõ vào này ở mức thấp nó sẽ không cho phép
bộ nhớ hoạt động, vì thế nó sẽ không đáp ứng khi cho địa chỉ vào và R/ W . Tín hiệu
này rất cần thiết khi kết nối các module nhớ lại với nhau để tạo thành bộ nhớ lớn
hơn.
- Bus địa chỉ: là bus một chiều bao gồm các đường địa chỉ để chuyển các bit địa chỉ
từ CPU đến các IC nhớ để chọn một vị trí trong bộ nhớ. Số đường địa chỉ trong bus
tùy thuộc vào số lượng từ nhớ trong hệ thống.
- Bus dữ liệu: là bus hai chiều bao gồm các đường dữ liệu để chuyển các bit dữ liệu
giữa CPU và các IC nhớ. Số đường dữ liệu trong bus tùy thuộc vào độ dài của một
từ nhớ.
- Bus điều khiển: là bus một chiều chứa các tín hiệu điều khiển (như là R/ W và CE)
để chuyển các yêu cầu từ CPU đến các IC nhớ.

Bộ nhớ RAM
-RAM là bộ nhớ đọc/ghi, dữ liệu có thể ghi vào hoặc đọc ra từ bất kỳ ô nhớ nào.
Bộ nhớ RAM được dùng để lưu dữ liệu tạm thời và sẽ mất dữ liệu khi mất điện.
- Hoạt động ghi: Để ghi 4 bit dữ liệu mới vào thanh ghi được chọn thì ngõ vào điều
khiển R/W và CS phải bằng 0.
Hoạt động đọc: Để đọc nội dung trong thanh ghi đã chọn thì chấn R/ W phải có
mức logic 1. Và ngõ vào CS cũng phải ở mức logic tích cực (trong trường này là
mức 0)
- có 2 loại bộ nhớ RAM:
+ RAM tĩnh ( SRAM): RAM tĩnh dùng các flip flop làm phần tử nhớ để lưu dữ
liệu nên dữ liệu ổn định lâu dài khi còn nguồn điện cung cấp. RAM tĩnh được chế
từ transistor BJT hoặc MOSFET. Khi có điện thì mỗi tế bào nhớ của SRAM có thể
lưu trữ dữ liệu là 0 hoặc 1
+ Các loại bộ nhớ SRAM gồm SRAM không đồng bộ ASRAM và SRAM đồng bộ
gián đoạn
- Bộ nhớ SRAM không đồng bộ là bộ nhớ hoạt động không đồng bộ với xung đồng
hồ hệ thống.
- SRAM đồng bộ với hệ thống xung đồng hồ clock.
+ RAM động (DRAM): RAM động dùng tụ điện làm phần tử nhớ để lưu dữ liệu và
không thể lưu dữ liệu lâu dài
Các loại bộ nhớ DRAM gồm DRAM kiểu trang nhanh FPM DRAM và BEDO
DRAM ngõ ra dữ liệu mở rộng và EDO DRAM gián đoạn và SDRAM DRAM
đồng bộ
Chu kỳ làm tươi: Có hai dạng làm tươi bộ nhớ là làm tươi tăng cường địa chỉ (burst
refresh) và làm tươi phân tán (distributed refresh).
Cả hai bộ nhớ SRAM là DRAM đều mất dữ liệu khi mất điện nên thuộc loại bộ
nhớ bay hơi.
Quá trình đọc dữ liệu từ bộ nhớ SRAM nhanh hơn so với bộ nhớ DRAM nhưng bộ
nhớ DRAM có dung lượng lớn hơn nhiều so với bộ nhớ SRAM

Bộ nhớ ROM
Bộ ROM chứa các dữ liệu được lưu cố định, ít thay đổi và các dữ liệu này chỉ có
thể đọc. Các loại dữ liệu lưu trong ROM như các bảng mã, các hàm chuyển đổi
hoặc các lệnh của chương trình để khởi động hệ thống và vận hành. Dữ liệu lưu
trong ROM vẫn còn khi bị mất điện nên được xem là bộ nhớ không bay hơi.
Cấu trúc bao gồm 4 phần cơ bản: mảng thanh ghi, giải mã hàng, giải mã cột và bộ
đếm ngõ ra
Mảng thanh ghi sử dụng để lưu trữ dữ liệu khi lập trình trong bộ nhớ ROM.
Bộ đệm ngõ ra: Một thanh ghi được cho phép bởi các địa chỉ ngõ vào, nó sẽ đưa dữ
liệu ra bus dữ liệu. Dữ liệu này được đưa vào bộ đệm dữ liệu ngõ ra. Khi cho tín
hiệu CS xuống mức thấp thì dữ liệu trong bộ đệm sẽ được xuất ra ngoài. Nếu CS ở
mức cao thì ngõ ra bộ đệm có trạng thái Hi-Z và D7 đến Do sẽ được thả nổi.
Đối với ROM lập trình bằng mặt nạ (MROM) thì dữ liệu trong ROM được lưu trữ
trong lúc chế tạo ROM.
Bộ nhớ FLASH
- Là bộ nhớ đọc ghi có mật độ tích hợp cao, không bay hơi được sử dụng thay
cho đĩa mềm hoặc đĩa cứng có dung lượng nhỏ trong máy tính
- Bit dữ liệu là 0 hoặc 1
- Hoạt động của bộ nhớ flash: ghi dữ liệu, đọc dữ liệu và xóa dữ liệu
Bộ nhớ EPROM là bộ nhớ prom có thể xóa được. Phải xóa dữ liệu trong EPROM
trước khi đưa dữ liệu vào.
Một khi nạp chương trình cho EPROM thì chương trình được lưu trữ vô thời hạn
và EPROM là bộ nhớ không bay hơi.
+Tất cả các ô nhớ được đặt về mức logic 1 khí EPROM bị xóa
+ EPROM Cho phép lập trình xóa bằng tia cực tím
+EEPROM có thể được xóa bằng điện
Lệnh đọc dữ liệu: Ghi một mã 00H vào thanh ghi lệnh để chuẩn bị cho IC nhớ thực
hiện hoạt động đọc. Sau đó có thể sử dụng các chu kỳ đọc bình thường để truy xuất
dữ liệu lưu trữ tại bất kỳ địa chỉ nào.
Lệnh xóa dữ liệu: để thực hiện việc xóa dữ liệu thì cần chuyển một mã 20H vào
thanh ghi lệnh. Dữ liệu bên trong sẽ được xóa tuần tự.
Lệnh kiểm tra xóa dữ liệu: mã lệnh là FFH được chuyển vào thanh ghi lệnh để
kiểm tra tất cả các bit trong bộ nhớ đều là mức cao (khi xóa xong tất cả các vị trí
lưu trữ trong bộ nhớ đều có mức cao).
Lệnh ghi dữ liệu: đặt mã lệnh 40H vào thanh ghi lệnh để thiết lập chế độ ghi dữ
liệu vào bộ nhớ. Dữ liệu từng byte sẽ được ghi vào bộ nhớ theo từng chu kỳ.
Lệnh kiểm tra dữ liệu: mã lệnh là COH sử dụng để kiểm tra dữ liệu đã được lưu trữ
trong bộ nhớ flash ROM. Sau khi mã lệnh COH được ghi vào thanh ghi lệnh, tiếp
theo là đọc nội dung đã ghi trước đó, dữ liệu đọc ra này sẽ được so sánh với giá trị
dự định ghi vào.

Câu hỏi trắc nghiệm

Câu 5-1: Một bộ nhớ có 1024 ô nhớ và mỗi ô nhớ lưu dữ liệu 8 bit thì dung lượng
tính theo bit: 8192
Câu 5-2: Một từ dữ liệu 32 bit tương ứng với: 4 byte
Câu 5-3: Dữ liệu lưu trữ trong bộ nhớ SRAM được thực hiện ở:
(a) Quá trình đọc
(b) Quá trình ghi
(b) Quá trình cho phép
(d) Quá trình địa chỉ
Câu 5-4 Dữ liệu lưu trong bộ nhớ SRAM sẽ mất đi: Khi mất điện
Câu 5-5: ROM là bộ nhớ: Không bay hơi
Câu 5-6: Một bộ nhớ có 256 ô nhớ thì số lượng đường địa chỉ là: 16
Câu 5-7: Một bộ nhớ tổ chức theo byte thì số lượng đường dữ liệu là: 8
Câu 5-8: Tế bào lưu trữ trong bộ nhớ SRAM là: 1 flip flop
Câu 5-9. Bộ nhớ DRAM phải có: Chu kỳ làm tươi
Câu 5-10: Bộ nhớ Flash là: Bộ nhớ đọc /ghi, bộ nhớ không bay hơi
Câu 5-11: chức năng của các đường địa chỉ bộ nhớ: Cho phép ghi
Câu 5-12: Chức năng của các đường dữ liệu của bộ nhớ là: Tải dữ liệu
Câu 5-13: Đối với bộ nhớ thì các đường địa chỉ thuộc dạng: Tín hiệu vào
Câu 5-14: Đối với bộ nhớ SRAM thì các đường dữ liệu thuộc dạng: Tín hiệu ra
Câu 5-15: Đối với bộ nhớ thì các đường dữ liệu có: Hai trạng thái 0 và 1
Câu 5-16: Khi không cho phép bộ nhớ thì các đường dữ liệu ở trạng thái: Mức
logic 0
Câu 5-17: Dữ liệu ô nhớ bit của bộ nhớ EPROM sau khi xóa thì: Ở mức logic 1
CHƯƠNG 6 BỘ CHUYỂN ĐỔI DAC VÀ ACD
- BỘ DAC: có chức năng chuyển đổi tín hiệu ngõ vào số thành tín hiệu ngõ ra
tương tự. Tín hiệu tương tự ở ngõ ra có thể là dòng điện hoặc điện áp tương
tự theo tỉ lệ

+Có n ngõ vào và có 1 ngõ ra.

+Các nguồn điện áp Vref+(nguồn tạo điện áp chuẩn dương) và Vref- (nguồn tạo
điện áp chuẩn âm) có chức năng thiết lập tạo hệ thống số chuyển đổi.
+ Độ phân giải (Step-size): Độ phân giải của bộ chuyển đổi D/A được định
nghĩa là sự thay đổi nhỏ nhất ở ngõ ra tương tự khi ngõ vào số thay đổi 1 đơn
vị.
+ độ chính xác tuyệt đối: được thực hiện bằng cách đo điện áp ngõ ra DAC
tương ứng với giá trị mong muốn
+ Độ chính xác tương đối(thường được dùng nhiều hơn chính xác tuyệt đối): là
giá trị điện áp trênh lệch so với điện áp ra lý tưởng cùng với một phân số của
điện áp toàn giai
+ thời gian thiết lập: thời gian cần thiết cho các ngõ ra chuyển mạch và ổn định
+ Lỗi độ lợi (gian error): GE thường bị ảnh hưởng tại giá trị cuối cùng của điện
áp ra. Nếu độ lợi của DAC quá lớn thì điện áp ra rơi vào bảo hòa trước khi số
nhị phân đạt giá trị cực đại. DAC 3 bit điện áp ra cao nhất tương ứng với hai giá
trị số là 110B và 111B.
+ Lỗi tuyến tính (Linearity error): lỗi này xuất hiện khi điện áp tương tự ngõ ra
không tăng tuyến tính với mã nhị phân ở ngõ vào đang tăng.
+ Lỗi lệch điện áp (Offset Error - OE): lỗi này xảy ra khi tất cả các dữ liệu số
ngõ vào bằng 0 nhưng điện áp ra của DAC không bằng 0 (trường hợp điện áp ra
dương).
+ Dữ liệu số có chức năng khi bằng 1 thì chuyển mạch ngõ vào lên nguồn vref,
khi bằng 0 chuyển mạch ngõ vào xuống mass.
+ Hệ số chuyển đổi DAC là lượng điện áp tương tự ở ngõ ra thay đổi khi có giá
trị số ở ngõ vào thay đổi 1 đơn vị ( còn gọi là hệ số bước nhảy ( step size)
+ Hệ số toàn giai là điện áp tương tự ở ngõ ra lớn nhất tương tự với số nhị phân
lớn nhất.

+ DAC với ngõ ra dòng điện: là dòng điện thay đổi theo số nhị phân ngõ vào
+ Ứng dụng DAC: Điều khiển, tái tạo tín hiệu, chuyển đổi A/D, điều chỉnh biên
độ tín hiệu bằng kỹ thuật số, DAC nối tiếp.
 + BỘ ACD : Có chức năng chuyển đổi ngõ vào tương tự sau một thời gian cho
ra ngõ ra số.
+ ADC điện áp tham chiếu bậc thang: là một dạng chuyển đổi ADC đơn giản
nhất và tổng quát nhất, tốc độ chuyển đổi chậm( muốn tăng tốc độ thì tăng tần
số xung clock)
+ ADC xấp xỉ liên tiếp( S_ADC): là một trong những loại ADC được sử dụng
nhiều nhất. Cấu tạo phức tạp hơn ADC điện áp tham chiếu bậc thang nhưng tốc
độ chuyển đổi nhanh hơn và thời gian chuyển đổi cho tất cả các mẫu đều bằng
nhau

LSB

CS (Chip Select): Ngõ vào này tích cực mức thấp, nên nó phải ở mức thấp thì
các ngõ vào RS hoặc WR mới có thể tác động được. Khi CS ở mức cao thì các
ngõ ra số có trạng thái Hi-Z và không có sự chuyển đổi.
RD (Read): Ngõ vào này sử dụng để cho phép bộ đệm dữ liệu ngõ ra. Khi CS =
RD =0 thì các chân ngõ ra số sẽ có mức logic là kết quả của quá trình chuyển
đổi A/D. Vi xử lý có thể đọc giá trị dữ liệu số này trên bus dữ liệu của hệ thống.
WR (Write): Ngõ vào này cần cấp xung mức thấp để xác định bắt đầu quá trình
chuyển đổi, Đây chính là ngõ vào xung Start, nó được gọi là ngõ vào Write vì
thông thường vi điều khiển tạo ra một xung tác động Write (giống như sử dụng
để ghi vào bộ nhớ).
INTR (Interrupt): Đây là tín hiệu ngõ ra, nó lên mức cao khi bắt đầu quá trình
chuyển đổi và xuống mức thấp khi quá trình chuyển đổi kết thúc. Đây cũng
chính là ngõ ra EOC nhưng nó được gọi là Interrupt vì trong một số trường hợp
tín hiệu này gởi đến ngõ vào ngắt của vi xử lý để ngắt các hoạt động khác của
vi xử lý để nhận dữ liệu từ ADC.
Vref/2: Đây là ngõ vào lựa chọn có thể sử dụng để làm giảm điện áp chuẩn bên
trong ADC và vì vậy làm thay đổi phạm vi điện áp analog ngõ vào. Khi ngõ vào
này không được kết nối, ngõ vào này có điện áp 2,5 V (Vcc/2) vì Vcc sử dụng
như là điện áp chuẩn. Khi kết nối với điện áp bên ngoài thì điện áp chuẩn bên
trong thay đổi và phạm vi điện áp ngõ vào cũng thay đổi theo.

CLK OUT: chân này kết nối với điện trở khi sử dụng xung clock bên trong và
xung clock sẽ xuất ra trên chân này.
CLK IN: chân này sử dụng để kết nối với xung clock bên ngoài hoặc kết nối với
tụ điện khi sử dụng xung clock bên trong.
Chân số 8 ( là điểm mass chung cho tín hiệu tương tự vào và các điện áp chuẩn)
và chân số 10 (là chân mass số được sử dụng chung cho tất cả các mạch số
trong hệ thống) nối mass ( thiết kế 2 chân tách biệt để chống nhiễu tốt hơn)
 ADC flash: (không sử dụng xung clock vì không có thời gian dành cho hoạt
động tuần tự) là bộ chuyển đổi có tốc độ nhanh nhất nhưng cấu trúc mạch nó lại
có số lượng linh kiện rất nhiều và nhiều hơn so với tất cả các loại khác. ADC
flash dùng các mạch so sánh điện áp tương tự với điện áp tham chiếu, khi điện
áp tín hiệu tương tự vượt quá điện áp tham chiếu thì ngõ ra bộ so sánh lên mức
1, ngược lại thì bằng 0
ADC hai độ dốc: là ADC có tốc độ chuyển đổi chậm khoảng ( 10 – 100ms)
nhưng ưu điểm nó là giá thành thấp. Hoạt động của ADC liên quan đến quá
trình nạp xả tuyến tính của tụ điện với dòng điện không đổi

CHƯƠNG 7 CÁC HỌ VI MẠCH SỐ

Điện áp ngõ vào mức cao VIH(min): là mức điện áp tối thiểu yêu cầu cấp cho ngõ
vào để có mức logic cao. Bất kỳ điện áp nào dưới mức này không được cổng logic
chấp nhận là mức cao.
Điện áp ngõ vào mức thấp VIL(max): là mức điện áp tối đa có thể cấp cho ngõ vào
để có mức logic thấp. Bất kỳ điện áp nào cao hơn mức này không được cổng logic
chấp nhận là mức thấp.
Điện áp ngõ ra mức cao VOH(min): là điện áp nhỏ nhất mà một mạch logic cho ra
ở ngõ ra khi ngõ ra là mức cao.
Điện áp ngõ ra mức thấp VOL(max): là điện áp lớn nhất mà một mạch logic cho ra
ở ngõ ra khi ngõ ra là mức thấp.
Dòng điện ngõ vào mức cao IIH: là dòng điện tại ngõ vào khi ngõ vào được cấp
điện áp mức cao.
Dòng điện ngõ vào mức thấp IIL: là dòng điện tại ngõ vào khi ngõ vào được cấp
điện áp mức thấp.
Dòng điện ngõ ra mức cao Ioh: là dòng điện tại ngõ ra khi ngõ ra ở mức logic cao.
Dòng điện ngõ ra mức thấp IOL: là dòng điện tại ngõ ra khi ngõ ra ở mức logic
thấp.
Hệ số tải được định nghĩa là số lượng ngõ vào tối đa mà ngõ ra của một cổng logic
thúc được đáng tin cậy . Ví dụ như một cổng logic có hệ số tải là 10 thì ngõ ra
cổng logic đó có thể thúc được 10 ngõ vào. Nếu số lượng ngõ vào nhiều hơn thì
ngõ ra cổng logic có thể không thực hiện được chức năng logic.
tPLH: là thời gian trì hoãn khi trạng thái chuyển từ mức logic 0 lên 1 (LOW to
HIGH)
tPHL: là thời gian trì hoãn khi trạng thái chuyển từ mức logic 1 xuống 0 (HIGH to
LOW)
Trong các mạch logic giá trị dòng điện ICCH và ICCL khác nhau nên dòng điện
trung bình được tính bằng:

Lề nhiễu Điện trường và từ trường có thể làm phát sinh các điện áp trên các
đường mạch kết nối giữa các cổng logic
Lề nhiễu mức cao VNH được định nghĩa là: VNH = VOH(min) – VIH(min)
Lề nhiễu mức thấp VNH được định nghĩa là: VNL = VIL(max) – VOL(max)
Dấu trừ chỉ dòng điện đi ra tại chân IC, nên khi tính toán có thể bỏ nó đi
Cổng NOT TTL

Cổng NAND TTL

Cổng NOR TTL
Câu hỏi trắc nghiệm
Câu 10-1: Họ CMOS dùng nguồn 5V thì điện áp vào mức thấp: Từ 0V đến 1,5V
Câu 10-2: Họ CMOS dùng nguồn 5V thì điện áp vào mức cao: Từ 3,5V đến 5V
Câu 10-3: Họ CMOS dùng nguồn 5V thì điện áp ra mức thấp: Từ 0V đến 0,33V
Câu 10-4: Họ CMOS dùng nguồn 5V thì điện áp ra mức cao: Từ 4,4V đến 5V
Câu 10-5: Họ TTL thì điện áp vào mức thấp: Từ 0V đến 0,8V
Câu 10-6: Họ TTL thì điện áp vào mức cao: Từ 2V đến 5V
Câu 10-7: Họ TTL thì điện áp ra mức thấp: Từ 0V đến 0,4V
Câu 10-8: Họ TTL thì điện áp ra mức cao: Từ 2,4V đến 5V
Câu 10-9: Transistor MOSFET kênh n: Khi điện áp cực G bằng 5V thì dẫn —
transistor xem như ngắn mạch.
Câu 10- 10: Transistor MOSFET kênh n: Khi điện áp cực G bằng 0V thì tắt —
transistor xem như hở mạch.
Câu 10-11: Transistor MOSFET kênh p: Khi điện áp cực G bằng 0V thì dẫn —
transistor xem như ngắn mạch.
Câu 10-12: Transistor MOSFET kênh p: Khi điện áp cực G bằng 5V thì tắt —
transistor xem như hở mạch.
Câu 10-13: Cổng NOT dùng MOSFET sử dụng hai transistor: 1 kênh n, 1 kênh p
Câu 10-14: Cổng NAND dùng MOSFET sử dụng bốn transistor: 2 kênh n, 2 kênh p
Câu 10-15: Trong cấu trúc mạch điện cổng NOT loại TTL khi ngõ vào ở mức 1 thì:
Q3 tắt, Q4 dẫn
Câu 10-16: Trong cấu trúc mạch điện cổng NAND loại TTL khi hai ngõ vào ở mức 0
thì: Q3 dẫn và Q4 tắt
Câu 10-17: Trong cấu trúc mạch điện cổng NAND loại TTL, chức năng của diode
D1: Tăng điện ngưỡng dẫn cho Q3
Câu 10-18: Trong cấu trúc mạch điện cổng đảo ba trạng thái loại TTL khi ở trạng
thái Q3 và Q4 đều tắt
Câu 10-19: Cổng logic loại TTL sẽ cấp dòng cho tải khi: Q3 dẫn, Q4 tắt
Câu 10-20: Cổng logic loại TTL sẽ nhận dòng từ tải khi: Q3 tắt, Q4 dẫn
Câu 10-21: Cổng logic loại TTL với cực thu để hở thì:
(a) Bỏ Q3 và cho phép nối wire-and
(b) Bỏ Q4 và cho phép nối wire-and
(c) Bỏ Q3 và cho phép nối wire- nand
(d) Bỏ Q3 và cho phép nối wire- nand
(a) Q3 và Q4 đều dẫn
(b) Q3 và Q4 đều tắt
(c) Q3 dẫn, Q4 tắt
(d) Q3 tắt, Q4 dẫn
Câu 10-22: Khi tần số của tín hiệu ngõ vào đưa đến công CMOS tăng thì công suất
tiêu tán trung bình: Tăng
Câu 10-23: Hoạt động của CMOS ổn định hơn họ TTL trong môi trường có mức
nhiễu cao là do: Biên độ miễn nhiễu cao
Câu 10-24: Ngõ vào cổng NOR loại TTL để hở thì
(a) Hoạt động như mức LOW
(b) Hoạt động như mức cao
(c) Sẽ nối đất
(d) Sẽ nối lên nguồn Vcc qua điện trở
(e) Câu trả lời là (b) và (c)
(d) Câu trả lời là (a) và (c)
Câu 10-25: Cổng TL loại LS có thể thúc số tải tối đa: 20 đơn vị tải
Câu 10-26: Nếu hai ngõ vào được nổi chung với một ngõ vào và được thúc bởi
cổng khác, tất cả đều cùng họ TTL loại LS thì số lượng đơn vị tải còn lại có thể
được điều khiển bởi cổng là
(a) 7 cổng
(b) 8 cổng
(c) 17 cổng
(d) không giới hạn
Câu 10-27: Ưu điểm của họ ECL so với họ CMOS và TTL là: Họ ECL có tốc độ nhanh
hơn
Câu 10-28: Cơ cấu cơ bản cho việc lưu dữ liệu bit trong tế bào E2CMOS là: Dòng tế
bào