ĐẠI HỌC QUỐC GIA HÀ NỘI

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

BÁO CÁO
BÀI 1: CỔNG LÔGIC (1)
ĐỊNH NGHĨA – PHÂN LOẠI – ĐẶC TRƯNG

HỌ TÊN SINH VIÊN: NGUYỄN MINH TUẤN

MÃ SINH VIÊN : 20021595

HỌ TÊN SINH VIÊN: LƯƠNG HỒNG MINH

MÃ SINH VIÊN :20021553

LỚP TÍN CHỈ : 2223I_ELT3103_46

 1. Định nghĩa – Bảng chân lý
1.1. Yếu tố logic chứa 1 bít thông tin

2. Nối công tắc logic LS8 của bộ công tắc DATA SWITCHES của
DTLAB-201N với  chốt 15 của bộ chỉ thị LED đơn (LOGIC INDICATORS).
Gạt công tắc theo các vị trí ký hiệu  “1” và “0”  
Bảng D1-1.  

Công tắc LS8  Đèn LED  Mức Ký hiệu   Ký hiệu  

thế  trạng thái  toán học 

“1”  Sáng  V = 4,1  H (High – cao)  1

“0”  Tắt  V = 0 L (Low – thấp)  0

3. Sử dụng đồng hồ đo thế ở chốt 15 của bộ chỉ thị LED đơn (LOGIC
INDICATORS).  Ghi giá trị thế đo vào bảng D1-1 theo trạng thái của công tắc
LS8.  (đã điền ở bảng trên)
S
4. Phát biểu định nghĩa về mức logic và yếu tố logic chứa 1 bít thông tin. 
 Định nghĩa mức logic: Là mức điện áp được dùng để biểu diễn 2 miền giá
trị khác nhau, tạo thành 2 miền giá trị khác nhau. Mức 1 biểu thị mức logic cao còn
mức 0 biểu thị mức logic thấp.

Công tắc LS8  Lối vào A  Lối ra

C 

1  1  0

0  0  1

Lối vào IC1/a bỏ lửng  0 0

Bảng D1-2

1.2 Các cổng logic

1. Cấp nguồn +5V cho mảng sơ đồ D1 – 1a
2. Khảo sát nguyên lý hoạt động của cổng đảo (Inverter)

2.1. Nối đầu ra C của cổng đảo IC1 (hình D1-1a) với một chốt của bộ chỉ
thị logic -  LOGIC INDICATORS/ DTLAB-201N. Dùng dây nối lối vào A
của một cổng IC1 (ví dụ IC1/a) với một công tắc logic LS8 của DTLAB-201N.
Gạt công tắc từ 0 → 1 và từ 1 → 0, quan sát trạng thái tương ứng của đèn LED
chỉ thị: LED sáng - trạng thái lối ra IC1 là cao (1), LED tắt - trạng thái lối ra
IC1 là thấp (0).  
Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
2 
2.2. Theo kết quả bảng chân lý D1-2, định nghĩa về cổng đảo. Viết công
thức đại số logic cho cổng đảo. Nhận xét trường hợp lối vào bỏ lửng tương ứng
với trạng thái nào của lối vào?  
 Bảng D1-2 

Công thức đại số logic cho cổng đảo y = x. Với x là lối vào, y là lối ra.
Trường hợp lối vào bỏ lửng: tương ứng với trạng thái “0” của lối vào. Đầu ra ở
trạng thái “1” ( đèn LED sáng)
3.Khảo sát nguyên lý hoạt động của cổng không đảo với collector hở ( O.C.Open
collector)

3.1. Nối đầu ra C của IC2/a (hình D1-1b) với chốt bộ chỉ thị logic – LOGIC  
INDICATORS/ DTLAB-201N. Dùng chốt ra C với chốt LR để mắc tải ngoài
cho cổng hở.  Dùng dây có chốt hai đầu nối lối vào A của cổng IC2/a với công
tắc logic LS8 của mảng   DATA SWITCHES/ DTLAB-201N. Gạt công tắc từ
0 → 1 và từ 1 → 0, quan sát trạng thái   tương ứng của đèn LED chỉ thị: LED
sáng - trạng thái lối ra IC2 là cao (1), LED tắt - trạng  thái lối ra IC2 là thấp
(0).  
Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
3  
Bảng D1-3  
Công tắc LS8  Lối vào A  Lối ra C 

1  1  1
 0  0  0

Lối vào IC2/a bỏ 0  1

lửng 

3.2. Theo kết quả bảng chân lý D1-3, định nghĩa về cổng không đảo. Viết
công thức đại  số logic cho cổng không đảo.  
 Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái nào của lối vào?
Định nghĩa cổng không đảo: là cổng logic cho trạng thái lối ra đúng bằng trạng thái
lối vào.
Công thức đại số: y = x. Với y là lối ra, x là lối vào.
Nhận xét: trường hợp lối vào bỏ lửng tương đương với trạng thái lối ra cao ( trạng
thái “1”).

. 4. Khảo sát nguyên lý hoạt động của cổng “KHÔNG VÀ” có hai lối vào (2-
Input  NAND) 
 4.1. Nối đầu ra C của IC3/a (hình D1-1c) với chốt 15 của bộ chỉ thị logic
– LOGIC  INDICATORS/ DTLAB-201N. Dùng dây có chốt hai đầu nối lối
vào A & B của cổng IC3/a  với một công tắc logic LS7, LS8 của mảng DATA
SWITCHES/ DTLAB-201N. Gạt công tắc  từ 0 → 1 và từ 1 → 0, tương ứng
với bảng D1-4, quan sát trạng thái tương ứng của đèn LED  chỉ thị: LED sáng -
trạng thái lối ra IC3/a là cao (1), LED tắt - trạng thái lối ra IC3/a là thấp  (0).  
của
LS7  LS8  Lối vào A  Lối vào B  Lối ra
C 

1  1  1  1  0

1  0  1  0  1

0  1  0  1  1

0  0  0  0  1

41  
4.2. Theo kết quả bảng chân lý D1-4, định nghĩa về cổng NAND. Viết
biểu thức logic  cho cổng NAND. Nhận xét trường hợp lối ra khi một trong hai
lối vào thấp (0), để kết luận  cổng NAND có làm việc theo kiểu “HOẶC
ĐẢO” (NOR) với mức logic 0 hay không?  

Định nghĩa: Cổng NAND là cổng mà lối ra ở mức thấp chỉ khi 2 lối vào ở
mức cao.

Biểu thức logic cổng NAND: C = AB với A, B là lối vào, C là lối ra.

Trong trường hợp một trong hai lối vào thấp, cổng NAND làm việc giống
NOR với mức
 logic 0

4.3. Bỏ lửng không nối chân B của IC1/a, chân A nối với công tắc logic LS7, Chân
C  nối với chốt 15 bộ chỉ thị logic - LOGIC INDICATORS/ DTLAB-201N. Gạt
công tắc chuyển  trạng thái từ 0 → 1 và từ 1 → 0, theo dõi trạng thái ra. So sánh
với cổng đảo trong mục 2.2. 
Khi để lửng chân B thì khi A ở mức logic “0” thì NAND hoạt động như
cổng đảo. Nhưng khi A ở mức logic “1” thì đầu ra không đảo.

5. Khảo sát nguyên lý hoạt động của cổng “NAND” có hai lối vào với lối ra
collector hở

5.1. Nối đầu ra C của IC4/a (hình D1-1d) với chốt 15 của bộ chỉ thị logic
– LOGIC INDICATORS/ DTLAB-201N. Nối chốt C với chốt LR để nối tải
ngoài cho cổng hở. Dùng dây có chốt hai đầu nối các lối vào A & B của cổng
IC4/a với công tắc logic LS7, LS8 của mảng DATA SWITCHES/ DTLAB-
201N. Gạt công tắc từ 0 → 1 và từ 1 → 0, tương ứng với bảng D1-5, quan sát
trạng thái tương ứng của đèn LED chỉ thị: LED sáng - trạng thái lối ra IC4/a là
cao (1), LED tắt - trạng thái lối ra IC4/a là thấp (0).  
Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
5  
Bảng D1-5  

LS7  LS8  Lối vào Lối vào B  Lối ra

 A  C 

1  1  1  1  0

1  0  1  0  1

0  1  0  1  1

0  0  0  0  1

5.2. So sánh kết quả trong D1-5 với bảng chân lý D1-4 của cổng NAND trong mục
4. 
Kết quả trong bảng D1-4 và D1 – 5 giống nhau
6. Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2-Input
OR).

Bảng D1-6
Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-6 

LS7  LS8  Lối vào A  Lối vào B  Lối ra C 

1  1  1  1  1

1  0  1  0  1

0  1  0  1  1

0  0  0  0  0
6.2. Theo kết quả bảng chân lý D1-6, định nghĩa về cổng OR. Viết công thức đại
số logic cho cổng OR.  
Nhận xét trường hợp lối ra khi một trong hai lối vào thấp (0), để kết luận cổng OR
có  làm việc theo kiểu “VÀ” (AND) với mức logic 0 hay không?  
Định nghĩa: Cổng OR là cổng mà chỉ cần có một đầu vào của nó ở mức cao thì đầu
ra sẽ ở mức cao.
Công thức đại số: C = A + B. Với A, B là lối vào, C là lối ra.
Khi cả hai đầu vào ở mức thấp thì đầu ra cổng OR ở mức thấp. Điều này giống với
đầu ra của cổng AND ở mức logic “0”.
7. Khảo sát nguyên lý hoạt động của cổng “ HOẶC - LOẠI TRỪ” có hai lối
vào ( 2 – Input XOR)

8. Bằng lý luận, dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập bảng
chân  lý và viết biểu thức đại số logic cho:  
- Cổng AND 2 lối vào.
INPUT OUTPUT
A B A AND B
0 0 0
0 1 0
1 0 0
1 1 1
  Biểuthức đại số logic: 
Y= A. B
- Cổng NAND 4 lối vào.  
Y= ABCD

A B C D Y
1 1 1 1 0
1 1 1 0 1
1 1 0 1 1
1 1 0 0 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
0 0 0 1 1
0 0 0 0 1
0 0 1 0 1
0 0 0 1 1
0 1 0 1 1
0 1 0 0 1
0 1 1 0 1
0 1 1 1 1

- Cổng OR với 3 lối vào.  

Y=A+B+C
 A B C Y
1 1 1 1
1 1 0 1
1 0 0 1
1 0 1 1
0 0 0 0
0 0 1 1
0 1 1 1
0 1 0 1
Ghi trạng thái lối ra theo trạng thái lối vào củ
2. Phân loại cổng Logic
2.1. Cổng AND loại Diode logic (DL)

Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
8.  
Bảng D1-8  

LS7  LS8  Lối vào Lối vào B  Lối ra

A  C 

1  1  1  1  1

1  0  1  0  0

0  1  0  1  0

0  0  0  0  0

Nguyên lý hoạt động:

+ Khi cả 2 đầu vào ở mức cao, diode D1, D2 phân cực ngược, dòng không qua
diode mà qua LED nên đầu ra ở mức cao.
+ Khi có 1 trong 2 đầu vào hoặc cả 2 đầu vào ớ mức thấp thì 1 trong 2 diode phân
cực thuận, dòng qua diode, không qua LED. Vì vậy, đầu ra ở mức thấp.
Ưu – nhược điểm;
+ Ưu điểm : mạch điện nhỏ, đơn giản.
+ Nhược điểm : điện áp lối ra nhỏ.

2.2 Cổng NAND loại Resistor – Transistor Logic (RTL)

Bảng D1-9  

LS7  LS8  Lối vào Lối vào B  Lối ra

A  C 

1  1  1  1  0

1  0  1  0  1

0  1  0  1  1

0  0  0  0  1

Nguyên lý hoạt động:

+ Khi cả 2 lối vào đông thời ở mức logic cao, điện áp tại B cao, transistor ở chế độ
dẫn, dòng Ic chạy thẳng xuống cực emitter nên lối ra ở mức thấp.
+ Khi 1 trong 2 hoặc cả 2 lối vào ở mức logic thấp, điện áp tại B thấp, transistor
ngưng dẫn, dòng Ic đi thẳng qua LED nên lối ra ở mức cao.
Ưu nhược điểm:
+ Ưu điểm : Cần ít transistor.
+ Nhược điểm: Công suât tiêu tán cao khi transistor dẫn cồng kềnh, tốc độ chậm.
2.3. Cổng NAND loại Diode – Transistor Logic (DTL)
Bảng D1-10  

LS7  LS8  Lối vào Lối vào B  Lối ra

A  C 

1  1  1  1  0

1  0  1  0  1
 0  1  0  1  1

0  0  0  0  1

Nguyên lý hoạt động:

+ Khi cả 2 lối vào ở mức cao, cả 2 diode D5, D6 phân cực nghịch. Dòng 5V qua
R6, R7 vào cực base của transistor khiến cho Vb hoạt động ở mức logic cao. Vì
vậy, transistor hoạt động ở chế độ dẫn, dòng Ic chạy thẳng xuống emiter dẫn đến
lối ra có mức logic thấp( đèn LED tắt)
+ Khi 1 trong 2 hoặc cả 2 lối vào ở mức logic thấp, 1 trong 2 diode D5, D6 hoặc cả
2 diode sẽ phân cực thuận. Dòng điện qua R6, đi qua diode dẫn đến Vb hoạt động
ở mức logic thấp. Vì vậy transistor hoạt động ở chế độ ngắt, dòng Ic chạy thẳng
qua LED dẫn đến lối ra có mức logic cao (đèn LED sáng).
2.4. Cổng NAND loại Transistor – Transistor Logic (TTL)

Bảng D1-11 

LS7  LS8  Lối vào Lối vào B  Lối ra C 

A 

1  1  1  1  0

1  0  1  0  1

0  1  0  1  1

0  0  0  0  1

Nguyên lý hoạt động:

+ Khi cả 2 lối vào đều ở mức cao:
Coi transistor Q3, Q4 hoạt động như cặp diode có cực p nối với nhau. Cả 2 lối
vào ở mức cao dẫn đén lớp tiếp giáp BE của Q3, Q4 phân cực nghịch. Dòng điện
từ nguồn chảy qua trở R10, đi vào các cực collector của Q3, Q4 và cùng vào cực
base của transistor Q5. Kết quả là Q5 sẽ hoạt động ở chế độ dẫn bão hòa( Do dòng
vào cực base rất lớn).
 Q5 dẫn làm cho cực base của Q6 hoạt động ở mức logic thấp. Q6 ngắt. Thế
nhưng emiter của Q6 ở mức thấp.
Q5 dẫn khiến cho dòng cực qua emiter của Q5, đi vào cực base của Q7, khiến
cho Q7 hoạt động ở chế độ dẫn bão hòa( do vòng vào cực base rất lớn). Vc =
Vcesat = 0.2V
Xét tại diode D9, thế tại anode = 0.2V > thế tại cathode = 0 nên diode D9 phân
cực ngược, không dẫn.
Vì vậy, lối ra của mạch có mức logic thấp.
+ Khi 1 trong 2 hoặc cả 2 lối vào hoạt động ở mức thấp:
1 trong 2 transistor Q3, Q4 dẫn (do lối vào cực base ở mức cao). Điều này
dẫn đến cực base của transistor Q5 có mức logic thấp, Q5 ngắt.
Q5 ngắt nên Q6 sẽ hoạt động ở chế độ dẫn ( do đầu vào cực base của Q6
có mức logic cao). Do đó tại lối ra emiter của Q6 sẽ có mức logic cao.
Q5 ngắt nên Q7 cũng ngắt ( do cực base của Q7 không có dòng đi qua).
Do đó tại cực collector của Q7 sẽ có mức logic thấp.
Diode D9 phân cực thuận (do đầu cathode nối với cực emiter của Q6,
anode nối với collector của Q7)
Vậy. lối ra của mạch sẽ mang mức logic cao.
2.5. Cổng NAND collector hở
Bảng D1-12  

LS1  LS2  Lối vào A  Lối vào B  C (Nối J1)  C (Không nối J1) 

1  1  1  1  0 0

1  0  1  0  1 0

0  1  0  1  1` 0

0  0  0  0  1 0
3. Cổng CMOS

Bảng D1-13  

DS1  DS2  Lối vào Lối vào B  Lối ra C 

A 

1  1  1  1  0

1  0  1  0  1

0  1  0  1  1

0  0  0  0  1

Bảng trạng thái này giống với các bảng trạng thái của cổng NAND tại bảng D1-
10
4. Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL

Bảng D1-14 

Công tắc LS1  V(A)  V(B)  V(C-D)  V(E)  V(F) 

1  4.4 0 11.2 0.1 0.1

0  0 11.4 0 4.8 4.8

Trạng thái  TTL CMOS CMOS TTL TTL