Bai Thuc Tap Ky Thuat So - Khanh Son

UBND THÀNH PHỐ CẦN THƠ
TRƢỜNG ĐẠI HỌC KỸ THUẬT- CÔNG NGHỆ CẦN THƠ
-----  -----
TÀI LIỆU THỰC TẬP
KỸ THUẬT SỐ
Giảng viên: Đƣờng Khánh Sơn
Cần Thơ - 06/2014

2013
TÀI LIỆU THỰC TẬP KỸ THUẬT SỐ
MỤC LỤC
MỤC LỤC ................................................................................................................................. 1

BÀI 1 : ĐỊNH NGHĨA CỔNG LOGIC ..................................................................................... 2
BÀI 2 : MÁY PHÁT XUNG DÙNG CỔNG LOGIC ............................................................... 8
BÀI 3: BỘ SO SÁNH SỐ ........................................................................................................ 10
BÀI 4 : BỘ GIẢI MÃ - DECODER TRÊN CỔNG LOGIC ................................................... 13
BÀI 5 : BỘ GIẢI MÃ – DECODER 3 -> 8 ............................................................................. 15
BÀI 6 : BỘ GIẢI MÃ 4 BIT BCD THÀNH 7 ĐƯỜNG ĐIỀU KHIỂN LOẠI VI MẠCH .... 17
BÀI 7 : BỘ MÃ HOÁ - ENCODER ........................................................................................ 19
BÀI 8 : BỘ SO SÁNH 4 BIT LOẠI VI MẠCH ...................................................................... 22
BÀI 9 : BỘ ĐẾM 2 SỐ HẠNG VỚI CHỈ THỊ LED-7 ĐOẠN .............................................. 25
BÀI 10 : BỘ HỢP KÊNH 4 BIT (2: 1) DÙNG VI MẠCH CHUYÊN DỤNG....................... 27
BÀI 11 : BỘ HỢP KÊNH 1 BIT ( 8: 1) DÙNG VI MẠCH CHUYÊN DỤNG...................... 30
BÀI 12 : BỘ PHÂN KÊNH 2 BIT ( 2 : 4 ) DÙNG VI MẠCH CHUYÊN DỤNG ................. 32
BÀI 13: BỘ PHÂN KÊNH 8 BIT ( 1: 8 ) DÙNG VI MẠCH CHUYÊN DỤNG :................. 34
BÀI 14 : TRIGGER D (D-TYPE TRIGGER) ......................................................................... 36
BÀI 15 : TRIGGER J-K (JK-TYPE TRIGGER) ..................................................................... 38
BÀI 16 : BỘ GHI DỊCH (SHIFT REGISTER) ....................................................................... 40
BÀI 17 : BỘ ĐẾM ĐÔI XÂY DỰNG TRÊN TRIGGER D ................................................... 42
BÀI 18 : BỘ CHIA TẦN - ĐẾM VÒNG ................................................................................ 45
BÀI 19 : ĐẶT TRƯỚC SỐ ĐẾM VÀO BỘ ĐẾM ................................................................. 47
BÀI 20 : BỘ ĐẾM MƯỜI (THẬP PHÂN). ............................................................................ 49
BÀI 21 : BỘ ĐẾM THUẬN - NGƯỢC .................................................................................. 51
BÀI 22 : BỘ ĐẾM NGƯỢC ( ĐẾM LÙI) .............................................................................. 54
BÀI 23 : BỘ NHỚ CHỈ ĐỌC CÓ THỂ XOÁ - EPROM VÀ BỘ NHỚ RAM LOẠI VI
MẠCH...................................................................................................................................... 56
BÀI 24 : BỘ CỘNG ĐẠI SỐ LOGIC 4 BIT ........................................................................... 69
Trang 1
CỔNG LOGIC
MODEL DE-201N
THIẾT BỊ SỬ DỤNG :
1.Thiết bị chính cho thực tập điện tử số DTS-21N.
2.Đồng hồ đo.
3.Khối thí nghiệm DE-201N, thực tập về cổng logic (Gắn lên thiết bị chính DTS-21N).
4.Phụ tùng : dây có chốt cắm hai đầu.
CẤP NGUỒN VÀ NỐI DÂY
Khối DE-201N chứa 2 mảng sơ đồ (D1-1 và D1-2) với các chốt cấp nguồn riêng. Khi
sử dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó.
Đất (GND) của các mảng sơ đồ đã được nối với trạm đất chung.
Cần nối dây đất từ bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N với chốt
GND (đất) của khối DE-201N.
Chú ý cắm đúng giá trị và phân cực của nguồn.
BÀI 1 : ĐỊNH NGHĨA CỔNG LOGIC

Nhiệm vụ :
- Tìm hiểu về bản chất mức logic và sự tồn tại vật lý của chúng.
- Tìm hiểu thuật toán logic của các loại cổng logic phổ biến.
Các bƣớc thực hiện :
I.1.Yếu tố logic chứa 1 bit thông tin
1.Sử dụng dây có chốt cắm để nối mạch theo sơ đồ hình D1-0 :
LS16
1 15
+5V
0 16
Hình D1-0. Trạng thái logic và yếu tố logic đơn giản.

2.Nối công tắc logic LS16 của bộ công tắc DATA SWITCHES của DTS-21N với chốt 15 của
bộ chỉ thị LED đơn (LOGIC INDICATORS). Gạt công tắc theo các vị trí ký hiệu “1” và
“0”, theo dõi và ghi lại trạng thái của các đèn LED tương ứng vào bảng D1-1.
Bảng D1-1
Công tắc LS16 Đèn LED Mức thế Ký hiệu trạng thái Ký hiệu toán học
“1” Sáng V= H (High - cao) 1
“0” Tắt V= L (Low - thấp) 0
3.Sử dụng đồng hồ đo thế ở chốt 15 của bộ chỉ thị LED đơn (LOGIC INDICATORS).
4.Ghi giá trị thế đo vào bảng D1-1 theo trạng thái của công tắc LS16.
5.Phát biểu định nghĩa về mức logic và yếu tố logic chứa 1 bit thông tin.
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
I.2.Các cổng logic
1.Cấp nguồn +5V cho mảng sơ đồ D1-1 :
- Sử dụng bộ chỉ thị logic (LOGIC INDICATORS) với các LED đơn để kiểm tra
trạng thái logic của các cổng được chọn.
Để khảo sát nguyên lý hoạt động của các cổng, cần tác động mức cao(H) : “1” (ví dụ, chập
lên nguồn +5V) và mức thấp (L) : “0” (chập đất ) tới các lối vào của cổng để theo dõi phản
Trang 2
ứng lối ra C của cổng được chọn. Để tránh cho lối ra vi mạch có thể bị chập nguồn hoặc đất
(làm hư hỏng vi mạch), trong thí nghiệm sẽ sử dụng các công tắc logic DATA SWITCHES
của DTS-21N để tạo mức cao và thấp cho các lối vào cổng.
2. Khảo sát nguyên lý hoạt động của cổng đảo (Inverter) :
1 16 A C 15
+5V
1f
13 12
0 LS16 74LS04
Hình D1-1a. Cổng logic đảo (Inverter).

2.1.Nối đầu ra C của cổng đảo IC1(hình D1-1a)với chốt 15 bộ chỉ thị logic - LOGIC
INDICATORS/ DTS-21N. Dùng dây nối lối vào A của một cổng IC1 (ví dụ IC1/a) với công
tắc logic LS16 của DTS-21N. Gạt công tắc logic từ 0 -> 1 và từ 1 -> 0, quan sát trạng thái
tương ứng của LED chỉ thị : LED sáng - trạng thái lối ra IC1 là cao (1) , LED tắt - trạng thái
lối ra IC1 là thấp (0).
Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-2.
Bảng D1-2
Công tắc LS16 Lối vào A Lối ra C
1 1
0 0
Lối vào IC1a bỏ lửng
2.2.Theo kết quả bảng chân lý D1-2, định nghĩa về cổng đảo. Viết công thức đại số logic cho
cổng đảo. Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái nào của lối vào?
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
3.Khảo sát nguyên lý hoạt động của cổng “VÀ” đảo có hai lối vào (2-Input NAND)
1 16
+5V
A
O LS16 12 C
2d
1 15 13 11 15
+5V B
74LS00
O LS15
Hình D1-1b. Cổng logic NAND.
3.1.Nối đầu ra C của IC2d (hình D1-1b) với chốt 15 bộ chỉ thị logic - LOGIC INDICATORS/
DTS-21N. Dùng dây nối các lối vào A & B của cổng IC2d với công tắc logic LS16, LS15 của
mảng DATA SWITCHES / DTS-21N. Gạt các công tắc logic từ 0 -> 1 và từ 1 -> 0 tương
ứng với bảng D1-3, quan sát trạng thái tương ứng của LED chỉ thị : LED sáng - trạng thái lối
ra IC2d là cao (1) , LED tắt - trạng thái lối ra IC2d là thấp (0).
Trang 3
Bảng D1-3
LS15 LS16 Lối vào A Lối vào B Lối ra C
1 1 1 1
1 0 1 0
0 1 0 1
0 0 0 0
3.2.Theo kết quả bảng chân lý D1-3, định nghĩa về cổng NAND. Viết công thức đại số logic
cho cổng NAND. Nhận xét về trạng thái lối ra khi một trong hai lối vào thấp (0), để kết luận
cổng NAND có làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mức logic 0 hay không?
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
3.3.Bỏ lửng không nối chân B của IC2d, Chân A nối với công tắc logic LS16. Chân C nối với
chốt 15 bộ chỉ thị logic LOGIC INDICATORS/ DTS-21N. Gạt tắt công tắc chuyển trạng thái
0 -> 1, 1 -> 0, theo dõi trạng thái ra. So sánh với cổng đảo trong mục 2. Viết nhận xét cho
trường hợp này
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
4.Khảo sát nguyên lý hoạt động của cổng “HOẶC” có hai lối vào (2-Input OR) :
1 16
+5V
A
O LS16 12 C
4d
1 15 13 11 15
+5V B
74LS32
O LS15
Hình D1-1d. Cổng logic OR.

4.1.Nối đầu ra C của IC4d (hình D1-1d) với chốt 15 của bộ chỉ thị logic - LOGIC
INDICATORS /DTS-21N. Dùng dây nối các lối vào A & B của cổng IC4d với công tắc logic
LS16, LS15 của mảng DATA SWITCHES / DTS-21N. Gạt các công tắc logic từ 0 -> 1 và từ
1 -> 0 tương ứng với bảng D1-5, quan sát trạng thái tương ứng của LED chỉ thị : LED sáng -
Trang 4
trạng thái lối ra IC4d là cao (1) , LED tắt - trạng thái lối ra IC4d là thấp (0). Ghi trạng thái lối
ra theo trạng thái lối vào của cổng vào bảng chân lý D1-5.
Bảng D1-5
1 1 1 1
1 0 1 0
0 1 0 1
0 0 0 0
4.2. Theo kết quả bảng chân lý D1-5, định nghĩa về cổng OR. Viết công thức đại số logic cho
cổng OR.
Nhận xét về trạng thái lối ra khi cả hai lối vào thấp (0), để kết luận cổng OR có làm
việc theo kiểu “VÀ “ (AND - với mức logic 0) hay không?
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
5.Khảo sát nguyên lý hoạt động của cổng “HOẶC - LOẠI TRỪ ” có hai lối vào (2-Input
XOR) :
5.1.Nối đầu ra C của IC5d (hình D1-1e) với chốt 15 của bộ chỉ thị logic - LOGIC
INDICATORS /DTS-21N. Dùng dây nối các lối vào A & B của cổng IC5d với công tắc logic
LS16, LS15 của mảng DATA SWITCHES/DTS-21N. Gạt các công tắc logic từ 0 -> 1 và từ
1 -> 0 tương ứng với bảng D1-6, quan sát trạng thái tương ứng của LED chỉ thị : LED sáng -
trạng thái lối ra IC5d là cao (1) , LED tắt - trạng thái lối ra IC5d là thấp (0).
1 16
+5V
A
O LS16 12 C
5d
1 15 13 11 15
+5V B
74LS86
O LS15
Hình D1-1e. Cổng logic XOR.

Bảng D1-6
1 1 1 1
1 0 1 0
0 1 0 1
0 0 0 0
5.2.Theo kết quả bảng chân lý D1-6, định nghĩa về cổng XOR. Viết công thức đại số logic
cho cổng XOR.
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
Trang 5
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
6.Dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập bảng chân lý và viết biểu thức đại
số logic cho các cổng sau :
Cổng AND ( logic “VÀ” không đảo) 2 lối vào:

A
C
B
Lối vào A Lối vào B Lối ra C
1 1
1 0
0 1
0 0
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
Cổng NAND với 4 lối vào:
A
B
OUT
C
D
Lối vào A Lối vào B Lối vào C Lối vào D Lối ra/ Out
0 0 0 0
1 0 0 0
0 1 0 0
1 1 0 0
0 0 1 0
1 0 1 0
0 1 1 0
1 1 1 0
0 0 0 1
1 0 0 1
0 1 0 1
1 1 0 1
0 0 1 1
1 0 1 1
0 1 1 1
1 1 1 1
Trang 6
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
Cổng OR với 3 lối vào:

A
B OUT
C
Lối vào A Lối vào B Lối vào C Lối ra/ Out

0 0 0
1 0 0
0 1 0
1 1 0
0 0 1
1 0 1
0 1 1
1 1 1
1 0 1
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
.......................................................................................................................................................
Trang 7
CỔNG LOGIC
MỘT SỐ ỨNG DỤNG
MODEL DE – 203N
1. Thiết bị chính cho thực tập điện tử số DTS-21N.
2. Dao động ký 2 tia.
3. Khối thí nghiệm DE-203N cho bài thực tập về ứng dụng cổng logic (Gắn lên thiết bị
chính DTS-21N).
4. Phụ tùng : dây có chốt cắm hai đầu.
Đặt khối thí nghiệm DE-303N lên thiết bị chính DTS-21N.
Mạch DE-203N chứa 6 mảng sơ đồ D3-1, 2, 3, 4, 5, 6 với các chốt cấp nguồn riêng.
Khi sử dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó.
Đất (GND) của các mảng sơ đồ đã được nối với trạm đất chung. Cần nối dây đất từ bộ
nguồn DC POWER SUPPLY của thiết bị DTS-21N với chốt Đất (GND) của khối DE-203N.
Chú ý cắm đúng giá trị và phân cực của nguồn.
BÀI 2 : MÁY PHÁT XUNG DÙNG CỔNG LOGIC

Nhiệm vụ :
Tìm hiểu nguyên tắc hoạt động của các máy phát xung đơn giản trên cổng logic TTL.
1.Cấp nguồn +5V cho mảng sơ đồ D3-1.
2.Máy phát đa hài : hình D3-1a
OUT2
SN7400 J2
R1 1 3
1a
2 C2 C4
10K DAO ÑOÄ
NG KYÙ
10nF 0.1
R2 4 C1 C3 In1 In2 Ext
1b
5 6 SYN.
10K J1
OUT1
Hình D3-1a. Máy phát xung đa hài dùng cổng logic TTL.
2.1.Đặt thang đo thế lối vào của dao động ký ở 2V/cm.
Đặt thời gian quét của dao động ký ở 1 ms/ cm.
Chỉnh cho cả hai tia nằm giữa khoảng phần trên và phần dưới của màn dao động ký.
Sử dụng các nút chỉnh vị trí để dịch tia theo chiều X và Y về vị trí dễ quan sát.
2.2.Nối kênh 1 dao động ký với lối ra OUT1. Sử dụng kênh 2 dao động ký để quan sát tín
hiệu tại các điểm IC1/4-5 , OUT2 và IC1/1-2 của sơ đồ D3-1a.
Khi OUT1 có tín hiệu, sử dụng tín hiệu đồng bộ SYN. nối với lối vào đồng bộ ngoại dao
động ký. Đặt dao động ký ở chế độ đồng bộ ngoại (chú ý: sử dụng đồng bộ ngoại cho phép
xác định phân cực xung theo mối liên quan thời gian của sơ đồ).
Vẽ dạng tín hiệu tại các điểm tương ứng theo giản đồ thời gian . Đo chu kỳ xung T, tính
tần số phát f (=1/T). Ghi kết quả vào bảng 3-1.
Trang 8
2.3.Nối J1, J2. Quan sát dạng tín hiệu như trên. Đo chu kỳ xung T, tính tần số phát f (=1/T).
Ghi
kết quả vào bảng 3-1.
Bảng 3-1.
Trạng thái Chu kỳ T Tần số f
Không nối J1 và J2
Có nối J1 và J2
Nối J1, ngắt J2
2.4.Nối J1, ngắt J2. Quan sát dạng tín hiệu như trên. Đo chu kỳ xung T, tính tần số phát f
(=1/T). Ghi kết quả vào bảng 3-1.
Trang 9
BÀI 3: BỘ SO SÁNH SỐ
Nhiệm vụ :
Tìm hiểu sơ đồ so sánh số xây dựng trên cổng logic và ứng dụng.
1. Cấp nguồn +5V cho mảng sơ đồ D3-3.
1 9
+5V
O LS9
1 8
+5V
O LS8
A0
1 7 1
+5V 3 OUT
B0 1a
O LS7 2 1 BI T 2 1
A1 2a
1 6 4
+5V 6 3
B1 1b
O LS6 5 1 3 OUT 0
A2 7 4 L S8 6 7 4 L S0 2 3a
1 4 9
+5V 2 ODD
B2 1c 8 7 4 L S0 0
O LS4 8 10
10 2b
1 3 A3 12
+5V 11 9
1d
O LS3 B3
13
1 2
+5V
O LS2
1 1
+5V
O LS1
Hình D3-3. Bộ so sánh số.
2.Bộ so sánh 4 bit dùng cổng logic : Hình D3-3.

2.1.Nối mạch của sơ đồ D3-3 với các mạch của DTS-21N như sau :
* Lối vào (Input): nối với bộ công tắc DATA SWITCHES của DTS-21N.
- Nối lối vào A0 với công tắc logic LS9
- Nối lối vào A1 với công tắc logic LS7.
- Nối lối vào B0 với công tắc logic LS8.
* Lối ra OUT (ODD) : nối với chốt “0” / LED0 của bộ chỉ thị LOGIC INDICATORS
của DTS-21N.
2.2.Đặt các công tắc LS1-LS4 và LS6-LS9 theo bảng D3-2.
Xác định trạng thái lối ra OUT theo chỉ thị của LED :
LED sáng : OUT = 1, LED tắt : OUT = 0.
Ghi kết quả vào bảng D3-2.
Bảng D3-2
STT A3 A2 A1 A0 B3 B2 B1 B0 OUT
LS2 LS4 LS7 LS9 LS1 LS3 LS6 LS8
0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0
Trang 10
1 0 0 0 1 0 0 0 1
0 0 0 1 0 0 1 1
2 0 0 1 0 0 0 1 0
0 0 1 0 1 0 1 1
3 0 0 1 1 0 0 1 1
0 0 1 1 0 1 1 1
4 0 1 0 0 0 1 0 0
0 1 0 0 0 1 1 0
5 0 1 0 1 0 1 0 1
0 1 0 1 0 1 1 1
6 0 1 1 0 0 1 1 0
0 1 1 0 0 1 1 1
7 0 1 1 1 0 1 1 1
0 1 1 1 0 1 0 1
8 1 0 0 0 1 0 0 0
1 0 0 0 1 0 1 0
9 1 0 0 1 1 0 0 1
1 0 0 1 1 0 1 1
10 1 0 1 0 1 0 1 0
1 0 1 0 1 1 1 0
11 1 0 1 1 1 0 1 1
1 0 1 1 1 0 0 1
12 1 1 0 0 1 1 0 0
1 1 0 0 1 1 1 0
13 1 1 0 1 1 1 0 1
1 1 0 1 1 1 1 1
14 1 1 1 0 1 1 1 0
1 1 1 0 1 1 0 0
15 1 1 1 1 1 1 1 1
1 1 1 1 1 1 0 1
2.3.So sánh các mã lối vào của từng cặp A-B trong trường hợp LED sáng và tắt. Nhận xét kết
quả.
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
2.3.Trên cơ sở nguyên tắc hoạt động của cổng logic, giải thích nguyên lý hoạt động của sơ đồ
D3-3.
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
Trang 11
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
2.4.Phát biểu tóm tắt về nguyên tắc hoạt động của bộ so sánh số (hình D3-3).
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
Trang 12
BÀI 4 : BỘ GIẢI MÃ - DECODER TRÊN CỔNG LOGIC

Nhiệm vụ :
Tìm hiểu nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt
2.Bộ giải mã 2 bit thành 4 đường, dùng cổng logic : Hình D3-6
1 7 A
+5V 1 2 1 Y0 0
1a 12
2a
O LS7 2
13
7 4 L S0 4
3 Y1 1
6
1 8 B 4 2 b
+5V 3 4 5 7 4 L S1 1
1b 3 6 Y2 2
O LS8 3b
4
5
E 1 Y3 3
1 TTL 12
+5V 13 12 2 3a
1f
13
O DS1
Hình D3-6. Bộ giải mã - Decoder dùng vi mạch cổng.

Chú ý : bộ giải mã có các đường điều khiển lối ra tác động ở mức cao (1).
2.1.Nối mạch theo sơ đồ hình D3-6 (IC1-IC3) với các mạch của DTS-21N như sau :
* Lối vào (Input) : nối với bộ công tắc DATA & DEBOUNCE SWITCHES của DTS-21N.
- Nối lối vào A ( bit thấp) với công tắc logic LS7.
- Nối lối vào B (bit cao) với công tắc logic LS8.
- Nối lối vào E (cho phép) với chốt TTL / công tắc DS1.
* Lối ra ( Output) nối với LED của bộ chỉ thị logic (LOGIC INDICATORS) của DTS-21N
- Nối lối ra Y0 với LED0.
2.2.Đặt các công tắc logic LS7, LS8 và DS1 tương ứng với các trạng thái ghi trong bảng D3-
6.
Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), đèn
LED tắt - là mức thấp (0).
Bảng D3-6
LỐI VÀO INPUT LỐI RA OUTPUT

DS1 LS8 LS7
E B A Y3 Y2 Y1 Y0
0 0 0
0 0 1
0 1 0
0 1 1
1 X X
* X : giá trị bất kỳ.

2.3.Kết luận tóm tắt về bộ giải mã đã khảo sát.
.....................................................................................................................................................
.....................................................................................................................................................
Trang 13
.....................................................................................................................................................
.....................................................................................................................................................
.....................................................................................................................................................
.....................................................................................................................................................
.....................................................................................................................................................
.....................................................................................................................................................
.....................................................................................................................................................
.....................................................................................................................................................
.....................................................................................................................................................
2.4.Thiết kế bộ giải mã cho 2 bit -> 4 đường ra với lối ra tác động ở mức thấp. Lập bảng chân
lý cho sơ đồ.
Trang 14
CÁC SƠ ĐỒ LOGIC CƠ BẢN

MODEL DE-204N
2.Dao động ký 2 tia.
3.Khối thí nghiệm DE-204N cho bài thực tập về các bộ giải mã và mã hoá.
Mạch DE-204N chứa 3 mảng sơ đồ D4-1,2,3 với các chốt cấp nguồn riêng. Khi sử
dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó.
Chú ý cắm đúng phân cực của nguồn.
BÀI 5 : BỘ GIẢI MÃ – DECODER 3 -> 8

Nhiệm vụ :
Tìm hiểu nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt
2.Bộ giải mã 3 bit thành 8 đường điều khiển loại vi mạch :
Chú ý : bộ giải mã cho ra đường điều khiển tác động ở mức thấp (0).
2.1.Nối mạch của sơ đồ hình D4-1 với các mạch của DTS-21N như sau :
* Lối vào (Input) : nối với bộ công tắc DATA & DEBOUNCE SWITCHES của DTS-
21N.
- Nối lối vào A ( bit thấp nhất) với công tắc logic LS14.
- Nối lối vào B với công tắc logic LS15.
- Nối lối vào C (bit cao nhất) với công tắc logic LS16.
- Nối lối vào G1 (cho phép) với chốt TTL / công tắc logic DS3.
- Nối lối vào G2A (cho phép) với chốt TTL / công tắc logic DS1.
- Nối lối vào G2B (cho phép) với chốt TTL / công tắc logic DS2.
* Lối ra ( Output) nối với LED của bộ chỉ thị logic (LOGIC INDICATORS) của DTS-
21N
- Nối lối ra Y0 Y7 với các LED8 LED 15 tương ứng.
Đặt các công tắc logic LS14, 15, 16 và DS1, 2, 3 tương ứng với các trạng thái ghi trong
bảng D4-1. Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao
(1), đèn LED tắt - là mức thấp (0). Ghi kết quả vào bảng D4-1.
2.3.Kết luận tóm tắt về bộ giải mã đã khảo sát.

…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
……………………………………
Trang 15
15 14 13 12 11 10 9 8
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 +5V
7 9 10 11 12 13 14 15
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 16
Vcc
IC1 74LS138 3 TO 8 DECODER
8
A B C G2A G2B G1 Vss
1 2 3 4 5 6
A B C G2A G2B G1
GND
14 15 16 1 2 3
TTL TTL TTL
1 O 1 O 1 O 1 O 1 O 1 O
+5 +5 +5 +5 +5 +5
LS14 LS15 LS16 DS1 DS2 DS3
Hình D4-1. Bộ giải mã - Decoder dùng vi mạch chuyên dụng.

Bảng D4-1
ĐIỀU KHIỂN LỐI VÀO LỐI RA
DS DS1 DS2 LS LS LS LE LE LE LE LE LE LE LE
3 16 15 14 D D D D D D D D
15 14 13 12 11 10 9 8
G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1 0 0 0 0 0
1 0 0 0 0 1
1 0 0 0 1 0
1 0 0 0 1 1
1 0 0 1 0 0
1 0 0 1 0 1
1 0 0 1 1 0
1 0 0 1 1 1
0 X X X X X
X 1 X X X X
X X 1 X X X
* X : giá trị chọn tuỳ ý.
Trang 16
BÀI 6 : BỘ GIẢI MÃ 4 BIT BCD THÀNH 7 ĐƢỜNG ĐIỀU KHIỂN LOẠI VI MẠCH
Sơ đồ thí nghiệm cho trên hình D4-2. Các LED chỉ thị a g trên khối DE-204N được bố
trí thành dạng các segment của số thập phân.
Chú ý : bộ giải mã cho ra đường điều khiển tác động ở mức thấp (0).
+5V +5V
1 13 A 16
+5V 7 D1
A Vcc
a
O LS13 a 13 a
1 14 b
+5V
B 1 b 12
B c f b
c 11
O LS14 IC1
1 15 C SN7447 10 d
2 d g
+5V C 9 e
e
O LS15 15 f e c
1 16 D 6 f
+5V g
D g 14
LT RBI RB0 Vss d
O LS16 p
3 5 4 8 RB0 8
LAMPTEST RBI GND

1 2
TTL TTL
1 O 1 O
+5 +5
DS1 DS2
Hình D4-2. Bộ giải mã BCD - 7 đoạn.

1.Nối mạch của sơ đồ hình D4-2 với các mạch của DTS-21N như sau :
21N.
- Nối lối vào A ( bit thấp nhất) với công tắc logic LS13.
- Nối lối vào C với công tắc logic LS15.
- Nối lối vào D (bit cao nhất) với công tắc logic LS16.
- Nối lối vào LAMPTEST (Kiểm tra đèn) với chốt TTL / công tắc DS1.
- Nối lối vào RBI (lối vào điều khiển sáng) với chốt TTL / công tắc DS2.
* Lối ra ( Output):
- Các lối ra a g của IC1 đã nối với các LED/a- LED/g tương ứng, bố trí theo dạng các
đoạn (Segment) của số thập phân. Các LED được cấp nguồn theo các anode được nối qua
diod D1/1N4007 lên nguồn +5V.
- Nối lối ra RBO (báo giá trị mã zero) với LED8 của bộ chỉ thị logic (LOGIC
INDICATORS) của DTS-21N.
2.Đặt các công tắc logic LS13, 14, 15, 16 và DS1, 2 tương ứng với các trạng thái ghi trong
bảng D4-2.
Theo dõi trạng thái đèn LED/a- LED/g nếu tắt - mức ra là cao (1), còn nếu sáng - mức
ra là thấp (0). Ghi kết quả vào bảng D4-2.
Ngược lại, đèn LED8 của DTS-21N khi sáng chỉ thị mức ra là cao, nếu tắt - mức ra là
thấp.
Trang 17
Bảng D4-2
Đ. KHIỂN LỐI VÀO LỐI RA
Control Input Output
DS1 DS2 LS LS LS LS LED 8 7 6 5 4 3 2 1
16 15 14 13
LT RBI D C B A RBO g f e d c b a
ES
T
1 1 0 0 0 0
1 X 0 0 0 1
1 X 0 0 1 0
1 X 0 0 1 1
1 X 0 1 0 0
1 X 0 1 0 1
1 X 0 1 1 0
1 X 0 1 1 1
1 X 1 0 0 0
1 X 1 0 0 1
1 X 1 0 1 0
0 1 X X X X
1 0 0 0 0 0
1 0 X X X X
* X: giá trị chọn tuỳ ý.

3.Kết luận tóm tắt về bộ giải mã đã khảo sát khi so sánh giá trị thập phân của mã vào với chỉ
số chỉ thị hình thành trên bộ LED.
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
………………………
Trang 18
BÀI 7 : BỘ MÃ HOÁ - ENCODER

Nhiệm vụ :
Tìm hiểu nguyên tắc biến đổi mã từ số lớn các đường riêng thành mã có số đường nhỏ
hơn.
1.Bộ mã hoá 8 đường điều khiển thành 3 bit loại vi mạch : Hình D4-3
1.1.Cấp nguồn +5V cho mảng sơ đồ D4-3.
2 1 0 5 6
A2 A1 A0 GS EO +5V
6 7 9 14 15
A2 A1 A0 GS EO Vcc 16
5
EI IC1 SN74LS148 8 TO 3 ENCODER
Vss
I7 I6 I5 I4 I3 I2 I1 I0 8
4 3 2 1 13 12 11 10
EI
GND
I7 I6 I5 I4 I3 I2 I1 I0
1 8 7 6 5 4 3 2 1
TTL
DS1 LS8 LS7 LS6 LS5 LS4 LS3 LS2 LS1
1 O 1 O1 O1 O1 O1 O1 O1 O1 O
+5
+5 +5 +5 +5 +5 +5 +5 +5
Hình D4-3. Bộ mã hoá 3 bit dùng vi mạch.

Chú ý : bộ giải mã có các đường điều khiển lối ra tác động ở mức thấp (0).
1.2.Nối mạch của sơ đồ hình D4-3 với các mạch của DTS-21N như sau :
21N.
- Nối lối vào I0 với công tắc logic LS1.
- Nối lối vào I4 với công tắc logic LS5
- Nối lối vào EI(cho phép lối vào) với công tắc logic DS1.
21N
- Nối lối ra A0 với LED0.
- Nối lối ra GS với LED5.
- Nối lối ra EO với LED6.
Trang 19
1.3.Đặt các công tắc logic LS1-8 và DS1 tương ứng với các trạng thái ghi trong bảng D4-3.
Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), đèn
LED tắt - là mức thấp (0). Ghi kết quả vào bảng D4-3.
Bảng D4-3
LỐI VÀO Input LỐI RA – Output
DS1 LS1 LS2 LS3 LS4 LS5 LS6 LS7 LS8 LE LE LE LE LED
D D D D 6
2 1 0 5
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
1 X X X X X X X X
0 X X X X X X X 0
0 X X X X X X 0 1
0 X X X X X 0 1 1
0 X X X X 0 1 1 1
0 X X X 0 1 1 1 1
0 X X 0 1 1 1 1 1
0 X 0 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
* X: giá trị bất kỳ.

1.4.Kết luận tóm tắt về bộ mã hoá đã khảo sát. Nêu tính chất ưu tiên trong bộ mã hoá.
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
………………………
2.Bộ mã hoá thập phân thành mã BCD loại cơ khí
2.1.Nối lối ra công tắc gẩy tròn TS1 (Thumbweel Switch) của DTS-21N với bộ LED chỉ thị
của DTS-21N như sau :
- Chân 8 nối với LED3.
* Nối chân chung COMM của công tắc gẩy tròn TS1 lên nguồn +5V.
Gẩy lần lượt các số của công tắc từ 0 đến 9. Ghi trạng thái các LED tương ứng vào
bảng D4-4. Tính giá trị mã thập phân cho cho các lối ra chỉ thị.
2.2.Nối các chốt lối ra của công tắc gẩy tròn TS1 (Thumbweel Switch) của DTS-21N với bộ
chỉ thị số Digital Display của DTS-21N như sau : 1 - 1., 2 -> 2, 4 -> 4, 8 -> 8 ( chú ý :
Lối vào 1-2-4-8 lấy của 1 cột , ví dụ LED 1). Gẩy công tắc chọn số từ 0 đến 9, quan sát
số chỉ thị tương ứng trên LED 7 đoạn.
Trang 20
Bảng D4-4
Công tắc Lối ra 8 Lối ra 4 Lối ra 2 Lối ra 1 Tính giá trị
gẩy tròn LED3 LED2 LED1 LED 0 thập phân
1
2
3
4
5
6
7
8
9
0
Trang 21

MODEL: DE-205N
3.Khối thí nghiệm DE-205N cho bài thực tập về bộ so sánh số và sơ đồ đếm.
Mạch DE-205N chứa 2 mảng sơ đồ D5-1,2 với các chốt cấp nguồn riêng. Khi sử dụng
mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó.
Chú ý cắm đúng phân cực của nguồn.
BÀI 8 : BỘ SO SÁNH 4 BIT LOẠI VI MẠCH

Nhiệm vụ :
Tìm hiểu nguyên lý hoạt động của bộ so sánh 4 bit và khả năng ứng dụng.
1.Nối mạch của mảng sơ đồ D5-1 với các mạch của DTS-21N như sau (hình D5-1a):
* Lối vào (Input): nối với bộ công tắc DATA SWITCHES của DTS-21N.
- Nối lối vào A0 với công tắc logic LS16
* Lối ra ( Output) :nối với các LED của bộ chỉ thị LOGIC INDICATORS của DTS-21N.
- Nối lối ra ALTBOUT ( A<B) với LED13.
- Nối lối ra AEQBOUT ( A=B) với LED14.
- Nối lối ra AGTBOUT ( A>B) với LED15.
2.Đặt các công tắc LS9 LS16 theo bảng D5-1.
Xác định trạng thái các lối ra OUT theo chỉ thị của LED :
LED sáng OUT = 1, LED tắt OUT = 0.
3.So sánh các mã lối vào trong trường hợp LED tương ứng sáng và tắt. Kết luận tóm tắt về
hoạt động của bộ so sánh số.
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
Trang 22
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
15 14 13
+5V
+5V
R1 5 6 7
4 AGTBOUT AEQBOUT ALTBOUT
AGTBIN Vcc
3 AEQBIN 16
IC1 SN74LS85 DIGITAL COMPARATOR
2 ALTBIN Vss 8
A0 B0 A1 B1 A2 B2 A3 B3
10 9 12 11 13 14 15 1
GND
A0 B0 A1 B1 A2 B2 A3 B3
16 15 14 13 12 11 10 9
LS16 LS15 LS14 LS13 LS12 LS11 LS10 LS9
1 O1 O1 O1 O1 O1 O1 O1 O
+5 +5 +5 +5 +5 +5 +5 +5
Hình D5-1a. Bộ so sánh 4 bit loại vi mạch

Bảng D5-1
STT A3 A2 A1 A0 B3 B2 B1 B0 A<B A=B A>B
0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0
STT A3 A2 A1 A0 B3 B2 B1 B0 A<B A=B A>B
1 0 0 0 1 0 0 0 1
0 0 0 1 0 0 1 1
2 0 0 1 0 0 0 1 0
0 0 1 0 1 0 1 1
3 0 0 1 1 0 0 1 1
0 0 1 1 0 1 1 1
4 0 1 0 0 0 1 0 0
0 1 0 0 0 1 1 0
5 0 1 0 1 0 1 0 1
0 1 0 1 0 1 1 1
6 0 1 1 0 0 1 1 0
0 1 1 0 0 1 1 1
7 0 1 1 1 0 1 1 1
0 1 1 1 0 1 0 1
8 1 0 0 0 1 0 0 0
1 0 0 0 1 0 1 0
9 1 0 0 1 1 0 0 1
1 0 0 1 1 0 1 1
10 1 0 1 0 1 0 1 0
Trang 23
1 0 1 0 1 1 1 0
11 1 0 1 1 1 0 1 1
1 0 1 1 1 0 0 1
12 1 1 0 0 1 1 0 0
1 1 0 0 1 1 1 0
13 1 1 0 1 1 1 0 1
1 1 0 1 1 1 1 1
14 1 1 1 0 1 1 1 0
1 1 1 0 1 1 0 0
15 1 1 1 1 1 1 1 1
1 1 1 1 1 1 0 1
Trang 24
BÀI 9 : BỘ ĐẾM 2 SỐ HẠNG VỚI CHỈ THỊ LED-7 ĐOẠN

Nhiệm vụ :
Tìm hiểu một ứng dụng của bộ giải mã để chỉ thị kết quả đếm thập phân.
*Lối vào (Input) : nối với bộ công tắc của DTS-21N.
- Nối lối vào đếm CLK với công tắc xung PS1/ lối ra A/TTL .
- Nối lối vào xoá CLR với công tắc xung (Pulser Switch) PS2/ lối ra B/TTL.
- Nối lối vào LAMP TEST với chốt TTL / công tắc LS16.
21N
- Nối lối ra B1 với LED1.
- Nối lối ra C1 với LED2.
- Nối lối ra D1 với LED3.
- Nối lối ra B2 với LED5.
- Nối lối ra D2 với LED7.
- Trên khối DE-205N đã nối sẵn LED 7 đoạn.
+5
16
IC1 R1
5 74LS90 IC2 13 A
CLK A1 B1 C1 D1 a a
PS1 A/TTL 14 7
SN7447
InA A 12 A b
12
b
1 1
InB B 9 B c 11 c
2 8 2 10 LED1
R0(1) C C d d
B/TTL CLR 11 6
X1
3 9
R0(2) D D e e
PS2 6 4 RB0 15
R9(1) f f
RBI 5 RBI
7 14
R9(2) 3 g g
1 LT
16 10 R7
+5 8 7X330
O LS16 LAMPTEST
16
IC3 R8
5 74LS90 IC4 a 13 a A
14 SN7447
A 12 7 12
InA A b b
1 1
InB B 9 B c 11 c
2 8 2 10
R0(1) C C d d
11 6 X10
R0(2) D D 9
e e
6 3 15
R9(1) LT
5 f f
7 A2 B2 C2 D2 RBI 14
R9(2) g g
4 RB0
10 R14
8 7X330
Hình D5-2. Bộ đếm 2 số hạng với chỉ thị LED-7 đoạn

3.Công tắc LS16/ LTEST đặt ở 1.
Nhấn công tắc PS2/ CLR. Ghi trạng thái các LED đơn và LED 7 segment vào bảng D5-
2.
4.Nhấn công tắc xung PS1/ CLK để tác dụng tín hiệu bằng tay vào sơ đồ. Mỗi lần nhấn xong
cần thực hiện các động tác sau :
Quan sát trạng thái LED đơn của DTS-21N (sáng = 1, tắt =0) và số chỉ trên LED 7
đoạn. Ghi kết quả vào bảng D5-2.
Trang 25
Bảng D5-2
LỐI VÀO LỐI RA - MÃ BCD DỊCH CHỈ SỐ
MÃ LED 7 ĐOẠN
2->10
CLR CLK D2 C2 B2 A2 D1 C1 B1 A1 x10 x1
X
0
0
0
0
0
0
0
0
0
0
0
5.Dựa vào bảng kết quả, dịch bảng mã cơ số 2 sang cơ số 10 cho đèn LED (ứng với trạng thái
bộ đếm IC1-2 ). So sánh mã được dịch với số chỉ thị trên LED 7 đoạn.
6.Ngắt lối vào đếm CLK khỏi công tắc xung (Pulser Switch) PS1/TTL và nối với lối ra
1Hz/TTL của máy phát xung chuẩn DTS-21N.
Nhấn PS2/ CLR. Quan sát sự làm việc của sơ đồ.
7.Đặt công tắc LS16/ LTEST lần lượt ở 0 và 1, quan sát hiệu ứng xảy ra.
8.Chân RBI của IC 4 (số hạng chục) đã được nối đất. Nối RBO của IC4 với RBI của IC2 (số
hạng đơn vị). Cho mạch đếm xung như mục 6 ở trên. Nhận xét tình trạng bộ đếm sau khi nối
bổ sung RBI và RBO giữa hàng chục và hàng đơn vị. Nêu vai trò của RBI và RBO trong việc
làm tắt số 0 không có nghĩa.
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
........................................................................................................................................................
Trang 26

MODEL: DE-206N
3.Khối thí nghiệm DE-206N cho bài thực tập về các bộ chuyển mạch hợp kênh và phân
kênh (Multiplexer & Demultiplexer).
Mạch DE-206N chứa 4 mảng sơ đồ D6-1, 2, 3, 4 với các chốt cấp nguồn riêng. Khi sử
dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó.
nguồn DC POWER SUPPLY của thiết bị DTS-21N với chốt Đất (GND) của khối DE-
206N.
Chú ý nối đúng nguồn và phân cực.
BÀI 10 : BỘ HỢP KÊNH 4 BIT (2: 1) DÙNG VI MẠCH CHUYÊN DỤNG
1.1.Cấp nguồn +5V cho mảng sơ đồ D6-1.

1. 2.Nối mảng sơ đồ hình D6-1 với các mạch của DTS-21N như sau:
* Lối vào (Input) : nối với bộ công tắc DATA& DEBOUNCE SWITCHES của DTS-
21N.
- Nối lối vào 1A với công tắc logic LS16.
- Nối lối vào 1B với công tắc logic LS15.
- Nối lối vào G với chốt TTL / công tắc DS1.
- Nối lối vào S (chọn kênh) với chốt TTL / công tắc DS2.
* Lối ra ( Output): nối với các LED của bộ chỉ thị LOGIC INDICATORS của DTS-21N.
- Nối lối ra 1Y với LED12.
Trang 27
+5V
16
1 1/TTL G 15
+5V
0 DS1
1 2/TTL S 1 4 1Y 12
+5V
0 DS2
1 16 1A 2
+5V
0 LS16
1 15 1B 7 2Y 13
+5V 3
0 LS15 IC1
1 14 2A 5
+5V 74LS157
0 LS14
1 13 2B 6 9 3Y 14
+5V
0 LS13
1 12 3A 11
+5V
0 LS12
1 11 3B 15
+5V 10 12 4Y
0 LS11
1 10 4A
+5V 14
0 LS10
1 9 4B 8
+5V 13
0 LS9
Hình D6-1. Bộ hợp kênh 4 bit (2:1) sử dụng vi mạch.

1.3.Đặt các công tắc logic LS9-LS16, DS1, DS2 tương ứng với các trạng thái ghi trong bảng
D6-1. Theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), đèn
LED tắt - là mức thấp (0). Ghi kết quả vào bảng D6-1, trong đó cột trạng thái ghi 0 hoặc 1
theo chỉ thị của LED tương ứng.
Bảng D6-1
Lối vào – Input Lối ra Output
Trạng thái Ký hiệu theo
G S 1A 2A 3A 1B 2B 3B 1Y 2Y 3Y 4Y Lối vào (A/B)
4A 4B
1 x x x x x x x x x
0 0 1 1 1 1 0 0 0 0
0 1 0 0 0 0 1 1 1 1
* x : giá trị bất kỳ

1.4.Máy phát xung CLOCK GENERATOR của thiết bị chính DTS-21N đặt ở tần số phát 10
KHz. Sử dụng lối ra TTL của máy phát xung cho thí nghiệm.
1.5.Đặt thang đo thế lối vào của dao động ký ở 2V/cm.
Đặt thời gian quét của dao động ký ở 0.1ms/ cm.
1.6.Sử dụng dao động ký và máy phát để dò kênh. Nối máy phát xung lần lượt cho từng cặp
lối vào A,B và nối kênh 1 dao động ký với lối ra tương ứng theo sơ đồ :
Trang 28
1A
Máy phát xung 1Y -> Dao động ký
1B
2A
2B
3A
3B
4A
4B
Xác định xem lối ra Y có xung khi máy phát đang nối với kênh nào (A hay B), tương
ứng với giá trị S , ghi kết quả vào cột lối ra ký hiệu theo lối vào (A hoặc B) của bảng D6-2.
1.7.Định nghĩa cho sơ đồ hợp kênh 4 bit , 2 lối vào / 1 lối ra
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
………………………………………………………………
Trang 29
BÀI 11 : BỘ HỢP KÊNH 1 BIT ( 8: 1) DÙNG VI MẠCH CHUYÊN DỤNG
1.1. Cấp nguồn +5V cho mảng sơ đồ D6-2.
+5V
16
1 1/TTL EN 7
+5V
0 DS1
1 2/TTL A 11
+5V
0 DS2
1 3/TTL B 10
+5V
0 DS3
1 4/TTL C 93
+5V 6 Y 0
0 DS4
1 1 D0 4
+5V
0 LS1
1 2 D1 3
+5V
0 LS2 Y 1
1 3 D2 5
+5V 2
0 LS3
1 4 D3 1
+5V IC1
0 LS4 74LS251
1 5 D4
+5V 15
0 LS5
1 6 D5 8
+5V 14
0 LS6
1 7 D6
+5V 13
0 LS7
1 8 D7
+5V 12
0 LS8
Hình D6-2. Bộ hợp kênh 1 bit ( 8: 1) dùng vi mạch chuyên dụng.

1.2.Nối mảng sơ đồ D6-2 với các mạch của DTS-21N như sau :
21N:
- Nối lối vào EN với chốt TTL / DS1.
- Nối lối vào A với chốt TTL / DS2.
- Nối lối vào B với chốt TTL / DS3.
- Nối lối vào C với chốt TTL / DS4.
- Nối các công tắc logic LS1-LS8 với các lối vào D0-D7 tương ứng.
* Lối ra (Output) : Nối các chốt Y và Y với LED0 và LED1 của bộ chỉ thị trên DTS-21N.
1.3.Đặt các công tắc DS1-DS4 theo bảng D6-2: LS1=1, các LS2-LS8=0. Tại mỗi lần đặt, ghi
trạng thái lối ra Y theo đèn LED chỉ thị :
LED sáng : Y = 1, LED tắt Y = 0.
1.4.Làm tương tự như trên, khi lần lượt đặt từng công tắc logic LS2,3,4,5,6,7,8 = 1, các công
tắc còn lại ở 0.
Trang 30
Bảng D6-2
EN A B C LS1 - D0 Y
1 x x x 1
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1
* x : giá trị bất kỳ

1.5.Định nghĩa cho sơ đồ hợp kênh 1 bit , 8 lối vào / 1 lối ra
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
……………………………………………………
Trang 31
BÀI 12 : BỘ PHÂN KÊNH 2 BIT ( 2 : 4 ) DÙNG VI MẠCH CHUYÊN DỤNG
+5V
16
7 1YO 0
1 1 1G 2
+5V
ENABLE 6 1Y1 1
0 LS1
1 2 1C 1
+5V
DATA1 5 1Y2 2
LS2
4 1Y3 3
1 4 A 13
+5V SELECT IN
0 LS4 2YO 4
1 5 B 9
+5V 3 SELECT IN
0 LS5 10 2Y1 5
1 2G 11 2Y2 6
+5V 7 14
ENABLE
0 LS7 12 2Y3 7
1 8 2C 15
+5V DATA2
0 LS8
8
IC1
74LS155
Hình D6-3. Bộ phân kênh 2 bit (2:4) dùng vi mạch.
1.1.Cấp thế +5V cho mảng sơ đồ D6-3.

1.2.Nối mảng sơ đồ hình D6-3 với các mạch của DTS-21N như sau :
* Lối vào (Input) : nối với bộ công tắc DATA SWITCHES của DTS-21N.
- Nối lối vào 1G với LS1.
- Nối lối vào 1C với LS2.
- Nối lối vào A với LS4.
- Nối lối vào B với LS5.
- Nối lối vào 2G với LS7.
- Nối lối vào 2C với LS8.
* Nối các lối ra 1Y0 - 1Y3, 2Y0 - 2Y3 tương ứng với LED0 - LED7.
1.3. Đặt các công tắc LS1-LS8 theo bảng D6-3. Theo dõi trạng thái đèn LED chỉ thị. Đèn
LED sáng, chứng tỏ mức ra là cao (1), đèn LED tắt - là mức thấp (0). Ghi kết quả vào
bảng D6-3, trong đó cột trạng thái ghi 0 hoặc 1 theo chỉ thị của LED tương ứng.
Lưu ý lối ra tác động ứng với mức thấp (0).
Trang 32
Bảng D6-3
LS4 LS5 LS1 LS2 LED: 3 2 1 0
B A 1G 1C 1Y3 1Y2 1Y1 1Y0
X X 1 X
0 0 0 1
0 1 0 1
1 0 0 1
1 1 0 1
X X X 0
LS4 LS5 LS1 LS2 LED: 7 6 5 4

B A 2G 2C 2Y3 2Y2 2Y1 2Y0
X X 1 X
0 0 0 1
0 1 0 1
1 0 0 1
1 1 0 1
X X X 0
* X : giá trị bất kỳ.
Trang 33
BÀI 13: BỘ PHÂN KÊNH 8 BIT ( 1: 8 ) DÙNG VI MẠCH CHUYÊN DỤNG :
Vi mạch CD4051 là chuyển mạch tƣơng tự, có thể sử dụng làm bộ hợp kênh hoặc
phân kênh logic. Trong thí nghiệm này sử dụng CD4051 nhƣ bộ phân kênh 8 bit.
2.1.Cấp nguồn +5V cho mảng sơ đồ D6-4
2.2.Nối mảng sơ đồ hình D6-4 với các mạch của DTS-21N như sau :
* Lối vào (Input) : nối với bộ công tắc DATA SWITCHES của DTS-21N.
- Nối lối vào A0 với LS1.
- Nối lối vào Z với LS5.
- Nối lối vào E với LS8.
* Nối các lối ra Y0 - Y7 tương ứng với LED0 - LED7.
+5V
16
1 1 A0 13 YO 0
+5V 11
0 LS1
1 2 A1 14 Y1 1
+5V 10
0 LS2
1 3 A2 15 Y2 2
+5V 9
0 LS3 Y3 3
12
1 5 Z
+5V 3
1 Y4 4
0 LS5
5 Y5 5
2 Y6 6
1 8 E IC1
+5V 6 CD4051 Y7 7
4
0 LS8
7,8
Hình D6-4. Sơ đồ CD4051 như một bộ chuyển mạch phân kênh 1 : 8
2.3.Đặt các công tắc LS1-LS8 theo bảng D6-4. Theo dõi trạng thái đèn LED chỉ thị. Đèn
LED sáng, chứng tỏ mức ra là cao (1), đèn LED tắt - là mức thấp (0). Ghi kết quả vào bảng
D6-4, trong đó cột trạng thái ghi 0 hoặc 1 theo chỉ thị của LED tương ứng.
Trang 34
Bảng D6-4
SELECT INPUT DATA DATA OUTPUT
IN
E A2 A1 A0 Z Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1 x x x x
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
0 1 0 1 0
0 1 0 1 1
0 1 1 0 0
0 1 1 0 1
0 1 1 1 0
0 1 1 1 1
Trang 35
CÁC SƠ ĐỒ TRIGGER VÀ BỘ GHI

MODEL: DE-208N
3.Khối thí nghiệm DE-208N cho bài thực tập về các sơ đồ trigger và bộ ghi
Đặt khối thí nghiệm DE-208N lên thiết bị chính DTS021N.
Khối DE-208N chứa 3 mảng sơ đồ D8-1, 2, 3 với các chốt cấp nguồn riêng. Khi sử
dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó. Đất (GND) của các mảng sơ
đồ đã được nối với trạm đất chung:
Nối nguồn thế chuẩn +5V từ bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N
với chốt +5V của mảng cần khảo sát của khối DE-208N.
Nối đất (GND) của DTS-21N với chốt GND của khối DE-208N.
BÀI 14 : TRIGGER D (D-TYPE TRIGGER)

Nhiệm vụ :
Tìm hiểu hoạt động của trigger D.
2.Nối mạch của mảng D8-1 (IC1) với các mạch của DTS-21N như sau (hình D8-1a):
1 16 R
+5V
0 LS16
1 12 D 1 Q 14
+5V 5
2
0 LS12 IC1a
A/TTL CK 3 6 15
PS1
4 Q
1 15 S
+5V 74LS74
Hình D8-1a. Trigger D loại vi mạch.

* Lối vào (Input) : nối với bộ công tắc DATA & PULSE SWITCHES của DTS-21N.
- Nối lối vào xác lập S với công tắc logic LS15.
- Nối lối vào xoá R với công tắc logic LS16.
- Nối lối vào D với công tắc logic LS12
- Nối lối vào CK với công tắc xung PS1- Chốt A/ TTL.
* Lối ra (Output) : nối với các LED của bộ chỉ thị logic (LOGIC INDICATORS) của thiết bị
chính DTS-21N.
- Nối lối ra Q với LED14.
3.Đặt các công tắc logic LS15-LS16 và LS12 tương ứng với các trạng thái ghi trong bảng
D8-1. Nhấn công tắc xung, theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức
ra là cao (1), đèn LED tắt - là mức thấp (0). Ghi kết quả vào bảng D8-1.
Trang 36
Bảng D8-1
LS12 LS15 LS16 PS1 Q Q
D S R Xung
X 0 1 X
X 1 0 X
0 1 1
1 1 1
0 1 1
1 1 1
X : giá trị bất kỳ.

: Nhấn công tắc xung.
4.Nhận xét về mối quan hệ giữa lối ra Q và lối vào D
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
………………………………
Trang 37
BÀI 15 : TRIGGER J-K (JK-TYPE TRIGGER)

Nhiệm vụ :
Tìm hiểu nguyên tắc hoạt động của trigger J-K.
2.Nối mạch của mảng D8-2 với các mạch của DTS-21N như sau (hình D8-2) :
1 1 R
+5
0 LS1
1 3 J
+5
15 Q 0
0 LS3 14 10
A/TTL CK
12 IC1b
PS1 1
13 9
1 4 K Q
+5 11
0 LS4 IC1
1 S 74LS109
+5 2
0 LS2
Hình D8-2. Trigger J-K.
* Lối vào (Input) : nối với bộ công tắc DATA & PULSER SWITCHES của DTS-21N.
- Nối lối vào xoá R với công tắc logic LS1.
- Nối lối vào xác lập S với công tắc logic LS2.
- Nối lối vào J với công tắc logic LS3.
- Nối lối vào K với công tắc logic LS4.
- Nối lối vào CK với công tắc xung PS1 - Chốt A/ TTL.
* Lối ra (Output) : nối với các LED của bộ chỉ thị logic (LOGIC INDICATORS) của thiết bị
chính DTS-21N.
3.Đặt các công tắc logic LS1-LS4 tương ứng với các trạng thái ghi trong bảng D8-3.
Nhấn công tắc xung PS1, theo dõi trạng thái đèn LED chỉ thị. Đèn LED sáng, chứng tỏ
mức ra là cao (1), đèn LED tắt - là mức thấp (0).
Lưu ý giá trị logic tác động ở lối vào K là đảo của giá trị K cho trong bảng 8-3.
Bảng D8-3
LỐI VÀO / INPUTS LỐI RA / OUTPUTS
LS1 LS2 LS3 LS4 CK Q Q
R S J K
0 1 X X X
1 0 X X X
0 0 X X
1 1 0 0
1 1 1 0
1 1 0 1
1 1 1 1
1 1 X X
Trang 38
: Nhấn công tắc xung.

4.Phát biểu tóm tắt về nguyên tắc làm việc của trigger J-K.
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
………………………………………………………………………………
Trang 39
BÀI 16 : BỘ GHI DỊCH (SHIFT REGISTER)

Nhiệm vụ :
Tìm hiểu nguyên tắc hoạt động của bộ ghi dịch trong các phép biến đổi mã song song
thành nối tiếp hoặc ngược lại.
2.Nối mạch của mảng D8-3 với các mạch của DTS-21N như sau (hình D8-3):
1 TTL SH/LD
+5V
0 DS1
B/TTL CLEAR +5V
PS2
9 15 16
A/TTL CK 7
PS1
1 TTL SR 1
+5V
0 DS2
1 1 A 2
+5V
0 LS1
1 2 B 3
+5V
0 LS2
1 3 C 4
+5V
0 LS3
1 4 D
+5V 5
0 LS4
1 5 E 10 SHIFT REGISTER
+5V
IC1
0 LS5
1 6 F 74LS166
+5V 11
0 LS6
1 7 G 12
+5V
0 LS7
1 8 H
+5V 14
0
13
0 LS8
1 TTL CKI
+5V 6 SOUT
0 DS3
8
Hình D8-3. Bộ ghi dịch dùng vi mạch

* Lối vào (Input) : nối với bộ công tắc của DTS-21N.
- Nối lối vào A với công tắc logic LS1.
- Nối lối vào C với công tắc logic LS3.
- Nối lối vào D với công tắc logic LS4.
- Nối lối vào E với công tắc logic LS5.
- Nối lối vào F với công tắc logic LS6.
- Nối lối vào G với công tắc logic LS7.
- Nối lối vào H với công tắc logic LS8.
- Nối lối vào SH/LD (SHIFT/LOAD) với công tắc DS1- chốt TTL.
Trang 40
- Nối lối vào SR (SERIAL IN) với công tắc DS2- chốt TTL.
- Nối lối vào CKI (CK INHIBIT) với công tắc DS3- chốt TTL.
- Nối lối vào CK với công tắc xung PS1 - Chốt A/ TTL.
- Nối lối vào CLEAR với công tắc xung PS2 - Chốt B / TTL.
* Lối ra SOUT (SERIAL OUT) nối với LED0 của bộ chỉ thị logic (LOGIC INDICATORS)/
DTS-21N.
3.Đặt các công tắc LS1-LS8 và DS1-3 theo bảng D8-4 để chuẩn bị ghi các mã song song vào
các trigger D.
Nhấn PS1 - CK để ghi mã từ các lối vào song song (A-H) vào các bộ ghi (IC1).
Để dịch mã, cần chuyển DS1 (SH/LD) từ 0 -> 1 và nhấn PS1- CK.
Mỗi lần nhấn PS1, xác định trạng thái lối ra SOUT theo trạng thái LED0 : LED sáng Q
= 1, LED tắt Q = 0.
Bảng D8-4
PS2 SH/ DS2 DS3 PS1 LS LS LS LS LS LS LS LS S
CLR LD SR CK CK 8 7 6 5 4 3 2 1 OUT
I H G F E D C B A
X X X X
1 X X 0 0 0 0 0 1 1 0 0 1
1 0 X 0
1 1 0 0
1 1 0 0
1 1 0 0
1 1 0 0
1 1 0 0
1 1 0 0
1 X X H
4.So sánh mã song song lối vào (A-H) với mã nối tiếp lối ra (cột SOUT)
Nhận xét về hoạt động của bộ ghi dịch
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………
Trang 41

MODEL: DE-209N
Mạch DE-209N chứa 3 mảng sơ đồ D9-1, 2, 3 , với các chốt cấp nguồn riêng. Khi sử
đồ đã được nối với trạm đất chung:
1. Nối nguồn thế chuẩn +5V từ bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N với
chốt +5V của mảng cần khảo sát của khối DE-209N.
2. Nối đất (GND) của DTS-21N với chốt GND của khối DE-209N.
BÀI 17 : BỘ ĐẾM ĐÔI XÂY DỰNG TRÊN TRIGGER D
Nhiệm vụ :
Tìm hiểu cấu trúc và nguyên tắc hoạt động của sơ đồ đếm đôi (nhị phân – cơ số 2) xây
dựng trên vi mạch trigger D.
12 13 14 15
QA QB QC QD
A/TTL IN 4 10 4 10
3 CK R Q 5 11 CK R 9 3 CK R 5 11 9
Q Q CK R Q
PS1 CK 1a 1b 2a 2b
2 6 12 8 2 6 12 8
DRQ DRQ DRQ DRQ
1 IC1 13 1 IC2 13
B/TTL CLR 74LS74 74LS74
PS2
Hình D9-1. Bộ đếm đôi 4 bit.

* Lối vào (Input): nối với bộ công tắc PULSER SWITCHES của DTS-21N.
- Nối lối vào IN với công tắc xung PS1- Chốt A/ TTL.
- Nối lối vào CLR với công tắc xung PS2- Chốt B / TTL.
* Lối ra ( Output) : nối với các LED của bộ chỉ thị LOGIC INDICATORS của thiết bị chính
DTS-21N.
- Nối lối ra QA với LED12.
- Nối lối ra QB với LED13.
- Nối lối ra QC với LED14.
- Nối lối ra QD với LED15.
3.Thực hiện các động tác theo bảng D9-1.
Nhấn PS2 để xoá bộ đếm, nhấn PS1 / IN CK để tạo tín hiệu đưa vào bộ đếm.
Trang 42
Mỗi lần nhấn PS1, xác định trạng thái lối ra QA - QD theo trạng thái các LED : LED
sáng Q = 1, LED tắt Q = 0. Ghi kết quả vào bảng D9-1.
Tính giá trị thập phân tương ứng với số đếm nhị phân và so sánh với số lần nhấn PS1
tạo xung vào.
Bảng D9-1
SỐ PS2 PS1 Tính giá trị
THỨ CLR IN QD QC QB thập phân
TỰ QA
X
1 1
2 1
3 1
4 1
5 1
6 1
7 1
8 1
9 1
10 1
11 1
12 1
13 1
14 1
15 1
16 1
17 1
4.Máy phát xung CLOCK GENERATOR của thiết bị chính DTS-21N đặt ở tần số phát 10
Hz. Sử dụng lối ra TTL của máy phát xung cho thí nghiệm. Nối máy phát xung tới lối vào
IN/CK của sơ đồ D9-1 (thay cho công tắc xung PS1). Quan sát trạng thái bộ LED chỉ thị.
5.Đặt thang đo thế lối vào của dao động ký ở 2 V/cm.
Đặt thời gian quét của dao động ký ở 0.1 ms/ cm.
Đặt dao động ký ở chế độ đồng bộ ngoại với xung từ máy phát DTS-21N.
Chỉnh cho cả hai tia nằm giữa khoảng phần trên và phần dưới của màn dao động ký. Sử dụng
các nút chỉnh vị trí để dịch tia theo chiều X và Y về vị trí dễ quan sát.
Tăng tần số máy phát lên 10kHz . Nối kênh 1 dao động ký với lối vào IN/ CK. Sử dụng kênh
2 dao động ký để quan sát tín hiệu ra tại QA, QB, QC, QD.
Vẽ giản đồ xung mô tả xung ra tại QA, QB, QC, QD theo xung vào.
Trang 43
Trang 44
BÀI 18 : BỘ CHIA TẦN - ĐẾM VÕNG
1.1.Nối mảng mạch của sơ đồ D9-2 với các mạch của DTS-21N như sau (hình D9-2b):
+5V
R1
5K6 16
10 Vcc
ENT
7 ENP
A/TTL CK QA 12
2 14
PS1
+5V 1 TTL LD 9
QB 13
0 DS1 13
CLR 1
QC 14
D 12
6
C QD 15
5 11
B 4 RCO
15
A 3
Vss
IC1 8 1 2 4 8
74LS163
A B C D
CLR 6 4 2
2b
74LS20 1
Hình D 9-2b. Bộ chia tần và đếm vòng trên vi mạch 74LS163

* Lối vào (Input): nối với bộ công tắc của DTS-21N.
- Nối lối vào LD với công tắc DS1.
- Nối lối ra CLR từ IC2/6 với lối vào CLR của IC1/1 để xoá IC1 theo cấu hình lối ra lựa
chọn bởi IC2.
* Lối ra (Output): QA-QD nối với các LED12-LED15 của bộ chỉ thị LOGIC INDICATORS
của thiết bị chính DTS-21N.
1.2.Ví dụ : Nối A x 1 và B x 4. Đặt DS1 =0, nhấn PS1 để xóa bộ đếm ,sau đó đặt DS1 =1.
Nhấn PS1 / CK để ghi số liệu vào bộ đếm theo lối vào nối tiếp.
Xác định trạng thái lối ra QA-QD theo trạng thái các LED: LED sáng Q = 1, LED tắt Q
= 0.
Xác định xem sau bao nhiêu nhịp trạng thái bộ ghi trở về giá trị xác lập ban đầu (0000).
Tính giá trị thập phân tương ứng với số đếm nhị phân và so sánh với số lần nhấn PS1 tạo
xung vào.
Trang 45
Bảng D9-3 cho Ax1, Bx2.

DS1 Số thứ tự PS1 QD QB QC QA Tính giá trị
Xoá CK-IN thập phân
1
1
2
3
4
5
Kết luận xem đây là bộ chia mấy ( sau bao nhiêu xung bộ đếm trở lại trạng thái ban đầu
?)
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………
1.3.Nối chốt A, B,C,D với các cặp lối ra tuỳ chọn trong 1-2-4-8 / IC1. Lặp lại thí nghiệm như
mục 3.2. Lập bảng tương tự như D9-3 để ghi trạng thái ra của sơ đồ.
Trang 46
BÀI 19 : ĐẶT TRƢỚC SỐ ĐẾM VÀO BỘ ĐẾM
1.1.Nối mảng mạch của sơ đồ D9-2 với các mạch của DTS-21N như sau (hình D9-2c):
+5V
R1 16
5K6 10
ENT Vcc
7 ENP
A/TTL CK QA 12
PS1 2 14
+5V 1 TTL LD 9
QB 13
0 DS1 13
+5V 1 TTL CLR 1
0 DS2 QC 14
12
+5V 1 16 D 6
0 LS16
+5V 1 15 C 5 11
QD 15
0 LS15
+5V 1 14 B 4 RCO 10
15
0 LS14
+5V 1 13 A 3
Vss
0 LS13 IC1 8
74LS163
Hình D 9-2c. Đặt trước số đếm vào bộ đếm 4-bit 74LS163
* Lối vào (Input): nối với bộ công tắc của DTS-21N.

- Nối lối vào LD với công tắc DS1.
- Nối lối vào CLR với công tắc DS2.
- Nối lối vào A D với công tắc LS13 LS16.
* Lối ra (Output):
- QA QD nối với các LED12 LED15 của bộ chỉ thị LOGIC INDICATORS của thiết bị
chính DTS-21N.
- RCO (báo tất cả các lối ra ở “1”) nối với LED10.
1.2.Đặt DS1 =0, nhấn PS1 để xóa bộ đếm, sau đó đặt DS1 =1.
- Đặt các công tắc LS13-LS16 theo các giá trị ghi trong bảng 9-4.
- Bật công tắc DS1/ LD sang 0. Nhấn PS1 / CK để ghi số liệu từ lối vào song song (A-D)
vào bộ đếm. Sau đó chuyển DS1/LD về 1.
Xác định trạng thái lối ra QA-QD theo trạng thái các LED: LED sáng Q = 1, LED tắt Q =
0. Ghi kết quả vào bảng D9-4.
1.3.Nhận xét :
- Việc xác lập (Preset) được đồng bộ theo tín hiệu CK.
- Sau khi nhấn PS1/CK để ghi mã song song vào bộ đếm. Trạng thái lối ra (QA-QD)
giống như trạng thái lối vào song song (A-D).
- Xác định xem nhấn bao nhiêu nhịp thì bộ đếm tràn (có tín hiệu RCO).
Trang 47
Bảng D9-4
LỐI VÀO LỐI RA
SỐ DS2 DS1 LS1 LS1 LS1 LS1 PS1
THỨ CLR LD 6 5 4 3 CK RC QD QC QB
TỰ D C B A O QA
Xoá 0 1 X X X X
Preset 1 0 1 0 1 1
1 1 1 1 0 1 1
2 1 1 1 0 1 1
3 1 1 1 0 1 1
4 1 1 1 0 1 1
5 1 1 1 0 1 1
1.4.Chọn mã A-D với giá trị khác, ví dụ như trong bảng 9-5. Lặp lại thí nghiệm như trên.
Bảng D9-5
LỐI VÀO LỐI RA
SỐ DS2 DS1 LS16 LS15 LS1 LS1 PS1
THỨ CL LD D C 4 3 CK RC QD QC QB
TỰ R B A O QA
Preset 1 0 1 0 1 1
1 1 1 0 1 1 0
2 1 1 0 1 1 0
3 1 1 0 1 1 0
4 1 1 0 1 1 0
5 1 1 0 1 1 0
6 1 0 0 1 1 0
7 1 1 0 1 1 0
8 1 1 0 1 1 0
9 1 1 0 1 1 0
10 1 1 0 1 1 0
1.5.Sử dụng việc đặt trước số đếm để tạo bộ chia tần – đếm vòng được không, vì sao?
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
Trang 48
BÀI 20 : BỘ ĐẾM MƢỜI (THẬP PHÂN).
Nhiệm vụ :
Tìm hiểu nguyên tắc hoạt động của vi mạch đếm mười với mã BCD.
2.Nối mạch của sơ đồ D9-3 với các mạch của DTS-21N như sau :
* Lối vào (Input): nối với bộ công tắc PULSER SWITCHES của DTS-21N.
- Nối lối vào IN/CK với công tắc xung PS1- Chốt A/ TTL.
- Nối lối vào RESET (Xoá) với công tắc xung PS2- Chốt B/ TTL.
* Lối ra ( Output) : nối với các LED của bộ chỉ thị LOGIC INDICATORS và DIGITAL
DISPLAY của thiết bị chính DTS-21N.
- Nối QA : với LED0 và đồng thời với lối vào 1/LED1 của bộ chỉ thị LED 7 đoạn -
DIGITAL DISPLAY / DTS-21N.
- Nối QB : với LED1 và đồng thời với lối vào 2/LED1.
- Nối QC : với LED2 và đồng thời với lối vào 4/LED1.
- Nối QD : với LED3 và đồng thời với lối vào 8/LED1.
DIGITAL
3 2 1 0 DISPLAY
8
4
2
1
QD QC QB QA DTS-21N
1 12 9 8 11 +5V
A/TTL IN/CK 14
INB QD QC QB QA 5
PS1 INA
Vcc
B/TTL 2 IC1 DECADE COUNTER
R0(1) 74LS90
PS2 CLR 3
R0(2)
R9(1) R9(2) Vss
6 7 10
Hình D9-3. Bộ đếm mười.

3.Nhấn PS2 để xoá nội dung bộ đếm và xác lập trạng thái ban đầu.
Nhấn PS1 / IN/CK để ghi số liệu vào bộ đếm.
Xác định trạng thái lối ra QA-QD theo trạng thái các LED: LED sáng Q = 1, LED tắt Q
= 0. Ghi giá trị số trên LED 7 đoạn vào bảng D9-6.
Bảng D9-6
SỐ PS2 PS1 QD QC QB CHỈ THỊ
THỨ TỰ RESET IN QA LED 7 ĐOẠN
1
2
3
4
5
6
7
Trang 49
8
9
10
11
So sánh giá trị mã nhị phân và mã thập phân thu được.

…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………
4.Máy phát xung CLOCK GENERATOR của thiết bị chính DTS-21N đặt ở tần số phát 10
KHz. Sử dụng lối ra TTL của máy phát xung cho thí nghiệm.
Nối máy phát xung tới lối vào IN/CK của sơ đồ D9-3 (thay cho công tắc xung PS1).
5.Đặt thang đo thế lối vào của dao động ký ở 2 V/cm.
Đặt thời gian quét của dao động ký ở 0.1 ms/ cm.
Nối kênh 1 dao động ký với lối vào IN/CK. Sử dụng kênh 2 dao động ký để quan sát
tín hiệu ra tại QA, QB, QC, QD.
6.Vẽ giản đồ xung mô tả xung ra tại QA, QB, QC, QD theo xung vào.
Trang 50

MODEL: DE-210N
Mạch DE-210N chứa 2 mảng sơ đồ D10-1, 2, với các chốt cấp nguồn riêng. Khi sử
đồ đã được nối với trạm đất chung. Cần nối đất (GND) của DTS-21N với chốt GND của
khối DE-210N.
BÀI 21 : BỘ ĐẾM THUẬN - NGƢỢC
Nhiệm vụ :
Tìm hiểu cấu trúc và nguyên tắc hoạt động của bộ đếm thuận ngược 8 bit mã BCD.
2.Bộ đếm thuận (đếm tiến):
2.1.Nối mạch của sơ đồ D10-1 với các mạch của DTS-21N như sau (hình D10-1):
* Lối vào (Input): nối với các bộ công tắc của DTS-21N.
- Nối chốt COMM của công tắc gẩy tròn TS1, TS2 với chốt TTL / công tắc DS2, DS4.
- Nối lối vào 1A/ IC2 với chốt 1 của công tắc gẩy tròn TS1.
- Nối lối vào 1B/ IC2 với chốt 2 của công tắc gẩy tròn TS1.
- Nối lối vào 1C/IC2 với chốt 4 của công tắc gẩy tròn TS1.
- Nối lối vào 1D/ IC2 với chốt 8 của công tắc gẩy tròn TS1.
- Nối lối vào 2A/ IC3 với chốt 1 của công tắc gẩy tròn TS2.
- Nối lối vào 2B/ IC3 với chốt 2 của công tắc gẩy tròn TS2.
- Nối lối vào 2C/ IC3 với chốt 4 của công tắc gẩy tròn TS2.
- Nối lối vào 2D/ IC3 với chốt 8 của công tắc gẩy tròn TS2.
- Nối lối vào LOAD (Nạp) với công tắc logic LS14.
- Nối lối vào cho phép G với công tắc logic LS15.
- Nối lối vào D/ U -chọn đếm ngược(=1) hoặc đếm thuận(=0) với công tắc logic LS16.
- Nối lối vào đếm CK/IN với công tắc xung PS1- Chốt A / TTL.
* Lối ra ( Output) : nối với bộ chỉ thị DIGITAL DISPLAY của thiết bị chính DTS-21N.
- Nối QA1 với lối vào 1 / LED1.
- Nối QB1 với lối vào 2 / LED1.
- Nối QC1 với lối vào 4 / LED1.
- Nối QD1 với lối vào 8 / LED1.
- Nối QA2 với lối vào 1 / LED2.
- Nối QB2 với lối vào 2 / LED2.
- Nối QC2 với lối vào 4 / LED2.
- Nối QD2 với lối vào 8 / LED2.
Trang 51
A/TTL IN 11
PS1 8
1c
CK10
9 +5V DIGITAL DISPLAY
6
74LS27 1b 16 DTS-21N
14
+5V 1 2 CK 7
3 4 5 1D 9
QD
0 DS2 D
6
COMM QC
8 1C 10 IC2 LED 1
C 74LS190
4 2
TS-1 QB
X1 7 2
1B 1
B
1 3
QA
1A 15
A
D/U 13
+5V 1 16 RCO
D/U G LOAD
L16 5 4 11
0
+5V 1 15 G
0 L15 DIGITAL DISPLAY

+5V 1 14 LOAD 5 4 11
14 DTS-21N
CK D/U G LOAD
0 L14 7
2D QD
D
6
8 2C 10 QC
C IC3 LED 2
4 74LS190
TS-2 2
X10 5 2
2B 1
B
QB
1 3
2A 15 QA
COMM A 8
+5V 1 4 RCO
13 GND
0 DS4
Hình D10-4. Bộ đếm thuận - ngược 8 bit mã BCD.

2.2.Đặt các công tắc theo bảng D10-1.
- Đặt LS16 = 0 để thực hiện đếm thuận.
- Đặt DS2 = 1, DS4 =1, TS2 = 8, TS1 = 9 (số nạp là 89)
- Bật công tắc LS14 về 0 sau đó trả về vị trí 1 ban đầu để nạp mã số 89 vào bộ đếm.
- Bật công tắc LS15 cho phép đếm.
- Nhấn PS1 / IN để ghi số liệu vào bộ đếm cho đến khi số đếm chỉ thị trên LED 7 đoạn
dừng lại không tăng thêm nữa.
- Xác định trạng thái bộ đếm tại vị trí dừng (nhấn PS1, số đếm không thay đổi nữa) theo
giá trị số trên LED 7 đoạn . Ghi kết quả vào bảng D10-1.
Bảng D10-1
ĐIỀU KHIỂN TÀI LIỆU CHỈ THỊ
VÀO LED 7 ĐOẠN
LS16 LS15 LS14 PS1 TS2 TS1 X10 X1
D/ U G LOAD IN LED-2 LED-1
0 1 1 8 9
0 0 0 8 9
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
Trang 52
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
Chú ý : Bộ đếm dừng khi xuất hiện các tín hiệu RCO (CARRY). Số nhịp tiến sẽ bằng số
chỉ thị khi bộ đếm dừng (99) trừ đi số đặt.
2.3.Lặp lại thí nghiệm với tài liệu vào là : TS2 = 7, TS1 = 9.
2.4.Có thể dùng tín hiệu từ máy phát CLOCK GENERATOR của DTS-21N ở tần số 10Hz
thay cho xung nhấn từ PS1.
2.5.Đặt thang đo thế lối vào của dao động ký ở 2 V/cm.
Đặt thời gian quét của dao động ký ở 1 ms/ cm. Đặt dao động ký ở chế độ đồng bộ
ngoại với xung từ máy phát DTS-21N.Chỉnh cho cả hai tia nằm giữa khoảng phần trên và
phần dưới của màn dao động ký. Sử dụng các nút chỉnh vị trí để dịch tia theo chiều X và Y về
vị trí dễ quan sát.
Nối kênh 1 dao động ký với lối vào IN. Sử dụng kênh 2 dao động ký để quan sát tín
hiệu ra tại QA, QB, QC, QD của IC2 và IC3, Chân RCO(CARRY) của IC2 và IC3.
2.6.Vẽ giản đồ xung mô tả xung ra tại QA, QB, QC, QD của IC2 và IC3 và các tín hiệu RCO
theo xung vào.
Trang 53
BÀI 22 : BỘ ĐẾM NGƢỢC ( ĐẾM LÙI)
1.1.Giữ nguyên cấu hình nối như trong thí nghiệm đếm thuận ở trên.
1.2.Đặt các công tắc theo bảng D10-2.
- Đặt LS16 = 1 để thực hiện đếm ngược.
- Đặt DS2 = 1, DS4 =1, TS2 = 1, TS1 = 1 (số nạp là 11)
- Bật công tắc LS14 về 0 sau đó trả về vị trí 1 ban đầu để nạp mã số 11 vào bộ đếm.
- Bật công tắc LS15 -> 0 cho phép đếm.
- Nhấn PS1 / IN để ghi số liệu vào bộ đếm cho đến khi số đếm chỉ thị trên LED 7 đoạn
dừng lại không giảm thêm nữa.
- Xác định trạng thái bộ đếm tại vị trí dừng (nhấn PS1, số đếm không thay đổi nữa) theo
giá trị số trên LED 7 đoạn . Ghi kết quả vào bảng D10-2.
Bảng D10-2
ĐIỀU KHIỂN TÀI LIỆU CHỈ THỊ
VÀO LED 7 ĐOẠN
LS16 LS15 LS14 PS1 TS2 TS1 X10- X1
D/ U G LOAD IN LED-2 LED-1
0 1 1 1 1
0 0 0 1 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
Chú ý : Bộ đếm dừng khi xuất hiện các tín hiệu RCO (BORROW). Số nhịp lùi sẽ bằng số
đặt trừ đi số chỉ thị khi bộ đếm dừng (00).
1.3.Lặp lại thí nghiệm với tài liệu vào là : TS2 = 2, TS1 = 4.
1.4.Có thể dùng tín hiệu từ máy phát CLOCK GENERATOR của DTS-21N ở tần số 10Hz
thay cho xung nhấn từ PS1.
1.5.Đặt thang đo thế lối vào của dao động ký ở 2 V/cm.
Đặt thời gian quét của dao động ký ở 1 ms/ cm.
Chỉnh cho cả hai tia nằm giữa khoảng phần trên và phần dưới của màn dao động ký. Sử
dụng các nút chỉnh vị trí để dịch tia theo chiều X và Y về vị trí dễ quan sát.
Nối kênh 1 dao động ký với lối vào IN.
Sử dụng kênh 2 dao động ký để quan sát tín hiệu ra tại QA, QB, QC, QD của IC2 và
IC3, Chân RCO(CARRY) của IC2 và IC3.
1.6.Vẽ giản đồ xung mô tả xung ra tại QA, QB, QC, QD của IC2 và IC3 và các tín hiệu RCO
theo xung vào.
Trang 54
1.7.Trên cơ sở giản đồ xung, giải thích xem tại sao sơ đồ khi đếm ngược lại dừng đếm khi trừ
hết số đếm đặt trước.
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
…………………………………………………………………………………………………
Trang 55
BỘ NHỚ
MODEL DE - 211
3.Khối thí nghiệm DE-211N cho bài thực tập về bộ nhớ
1.Sơ đồ DE-211N sử dụng thế chuẩn +5V cố định. Khi sử dụng cần nối dây với chốt +5V của
bộ nguồn DC POWER SUPPLY của thiết bị DTS-21N.
2.Nối dây đất GND từ khối DE-211N với chốt GND của bộ nguồn DC POWER SUPPLY
trên thiết bị chính DTS-21N.
BÀI 23 : BỘ NHỚ CHỈ ĐỌC CÓ THỂ XOÁ - EPROM VÀ BỘ NHỚ RAM LOẠI VI
MẠCH
Nhiệm vụ : Tìm hiểu bộ nhớ bao gồm :
- Vi mạch nhớ chỉ đọc có khả năng xoá và lập trình EPROM ( Erasable Programmable
Read Only Memory). Trong sơ đồ sử dụng EPROM (IC1) đã ghi sẵn chương trình.
- Vi mạch nhớ có thể viết và đọc số liệu tuỳ ý RAM ( Random Access Memory)
- Các lối ra và lối vào tương ứng của EPROM và RAM (IC2) đã nối với nhau.
- IC4 (74LS245) là bộ chuyển số liệu 2 chiều.
Khi lối điều khiển DIR = 0, chiều truyền số liệu là B -> A - cho phép truyền số liệu từ
ROM hoặc RAM ra thiết bị ngoại vi.
Khi lối điều khiển DIR = 1, chiều truyền số liệu là A -> B - cho phép truyền số liệu từ
thiết bị ngoại vi vào trong hệ.
- IC5 (74LS374) là bộ chốt số liệu ra theo tín hiệu CK.
- IC6 là (74LS374) là bộ chốt số liệu vào theo tín hiệu CK.
- IC1 là bộ đếm địa chỉ 4 bit phục vụ cho thí nghiệm.
1.Cấp nguồn + 5V và GND cho sơ đồ hình D11-1.
2.CHUYỂN SỐ LIỆU TỪ ROM SANG RAM VÀ RA THIẾT BỊ NGOÀI
2.1.Có thể sử dụng các công tắc logic để khảo sát từng nhịp đọc ghi số liệu giữa ROM, RAM
và thiết bị ngoài. Để giảm nhẹ khó nhọc khi thực tập, Khối DE-211N chứa một bộ đếm đôi 4
bit (IC1-74LS93) để tạo 4 địa chỉ thấp (A0-A3). Các công tắc nối vào địa chỉ cao (từ A4 -
A11) sẽ tạo địa chỉ cho các chương trình riêng trong ROM.
Nối các chân ra của bộ đếm IC1 : A -> A0, B -> A1, C - A2, D -> A3 của IC2 .
Trang 56
-
-
IN +5 IC4 +5 IC5
CKGEN 20 74LS245 20 74LS374
+5
14 5 8 8Q 7
11 B7 A7 9 8D 8Q 9
10 12 8 13 12
B6 A6 7Q 7Q 6
3 7D
IC1 13 7 7 6 6Q 5
2 B5 A5 6D 6Q
74LS93 14 6 14 15 5Q 4
B4 A4 5D 5Q
15 5 4 5 4Q 3
1 B3 A3 4D 4Q
16 4 16 3Q 2
B2 A2
17 3D 3Q
12 9 8 11 17 3 2 2Q 1
B1 A1 3 2D 2Q
18 18 1Q 0
A B C D B0 A0 2 1D 1Q 19
17 16 15 14 13 11 10 9 17 16 15 14 13 11 10 9 10 CK OE
0E DIR 11 10 1
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
A0 8 8 19 1
8 A0 A0 CK
A0
A1 7 7 7
A1 A1 A1 +5
A2 6 6 6 20
A2 A2 A2
A3 5 5 12 13
Nối lối vào A4 với công tắc logic LS9.

5 A3 A3 A3 8Q 8D 8D
Nối lối vào A5 với công tắc logic LS10.

LS9 A4 4 4
4 IC2 A4 A4 IC3 9 8
A4 7Q 7D 7D
LS10 A5 3 ROM 2732 3 3 RAM 6116 15 14
A5 A5 A5 6Q 6D 6D
LS11 A6 2 2 2 6 7
Hình D11-1. BoäEPROM & RAM / Chuyeån soálieä

A6 A6 A6 5Q 5D 5D
LS12 A7 1 1 16 17
1 A7 A7
A7 4Q 4D 4D
LS13 A8 23 23 23 5 4
A8 A8 A8 3Q 3D 3D
LS14 A9 22 22 22 19 18
A9 A9 A9 2Q 2D 2D
LS15 19 19 19 2 3
1Q 1D 1D
LS16 21 IC6 CK OE
+5V
74LS374 11 10 1
Vcc 24 24
+5 Vcc
2.2.Nối mạch của sơ đồ D11-1 với các mạch của DTS-21N như sau :
CK
12
*Lối vào (Input) nối với các mảng công tắc của thiết bị chính DTS-21N:
Vss 12 Vss
OE CE WR OE CE
20 18 21 20 18
ROM RAM OE CE IOR DIR
OE CE A/TTL
PS1
+5
i
+5 +5 DS2 +5 DS3 DS4
u töøROM -> RAM & Thieát bòngoaø

DS1 CKGEN
Hình D11-1. EPROM&RAM/Chuyển số liệu từ ROM RAM & thiết bị ngoài
Trang 57

- Nối lối điều khiển IOR với đất để tạo mức 0 cho phép ở chân OE của IC4.
- Nối chốt OE chân 1/IC6 lên +5V để cấm IC6, không cho số liệu chốt trong IC6 xuất ra
đường BUS chung.
- Nối lối vào CE /ROM (Chọn ROM hoạt động) và OE/ROM (cho phép lối ra ROM) với
công tắc logic DS1/ chốt TTL.
- Nối lối vào OE/RAM ( Mở lối ra cho RAM) với công tắc logic DS2/ chốt TTL.
- Nối lối vào CE/RAM ( Chọn RAM hoạt động) với công tắc logic DS3/ chốt TTL.
- Nối lối vào DIR (hướng xuất nhập số liệu)với công tắc logic DS4 / chốt TTL.
*Lối ra ( Output) :nối với bộ chỉ thị LED đơn của DTS-21N.
- Nối lối ra 1Q với LED0.
2.3.Đặt các công tắc điều khiển như trong bảng D11-1.
Bảng D11-1
CÔNG TẮC TRẠNG THÁI GIẢI THÍCH
DS1 0 Chọn ROM để hoạt động.
DS2 1 Cấm lối ra RAM.
DS3 0 Chọn RAM hoạt động.
DS4 0 Định chiều xuất số liệu từ ROM, RAM ra ngoài.
Chú ý : đặt và thao tác đúng công tắc DS2 để cấm trường hợp cả ROM và RAM cùng
mở lối ra và cùng xuất số liệu vào đường BUS (D0-D7) chung.
* Nối máy phát xung CLOCK GEN. của DTS-21N với lối vào IN – IC1, với WR và
với chốt CK - IC5. Nhờ vậy, với mỗi địa chỉ đọc ROM(IC1), bộ RAM (IC2) và thanh chốt
(IC5) sẽ được điều khiển đồng bộ ghi tài liệu xuất từ ROM. Tài liệu được ghi trong thanh
chốt IC5 theo mỗi nhịp đổi địa chỉ sẽ xuất ra ngoài và chỉ thị trên dãy LED.
Điều chỉnh tần số phát đủ thấp (<10Hz) để kịp theo dõi và ghi nhận trạng thái thay đổi
của lối ra.
Xác định mã lối ra được ghi theo mỗi địa chỉ của EPROM.
* Trong bảng D11-2 có đưa vào mã rút gọn cho 4 cột địa chỉ hoặc tài liệu kế tiếp nhau
từ thấp đến cao theo mã nhị phân.
Lưu ý mã rút gọn cho địa chỉ và tài liệu là mã thường dùng để lập trình cho các
EPROM.
Mã nhị phân Mã rút gọn

0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
Trang 58
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 A
1 0 1 1 B
1 1 0 0 C
1 1 0 1 D
1 1 1 0 E
1 1 1 1 F
Ví dụ : 0000 1010 0100 1111 viết gọn thành : 0A4F

-------- -------- -------- --------
0 A 4 F
Các công tắc logic LS9-LS16 đặt theo bảng D11-2 để tạo địa chỉ .
Bảng D11-2
ĐỊA CHỈ TÀI LIỆU LỐI RA
A11 A10 A9 A8 A7 A6 A5 A4 A3 Mã rút D7 D6 D5 D4 D3 D2 Mã Rút
A2 A1 A0 gọn địa D1 D0 gọn tài
chỉ liệu
0 0 0 0 0 0 0 0 0 0
0 0
0 0 0 0 0 0 0 0 0 0
0 1
0 0 0 0 0 0 0 0 0 0
1 0
0 0 0 0 0 0 0 0 0 0
1 1
0 0 0 0 0 0 0 0 0 1
0 0
0 0 0 0 0 0 0 0 0 1
0 1
0 0 0 0 0 0 0 0 0 1
1 0
0 0 0 0 0 0 0 0 0 1
1 1
0 0 0 0 0 0 0 0 1 0
0 0
0 0 0 0 0 0 0 0 1 0
0 1
0 0 0 0 0 0 0 0 1 0
1 0
0 0 0 0 0 0 0 0 1 0
1 1
0 0 0 0 0 0 0 0 1 1
0 0
Trang 59
0 0 0 0 0 0 0 0 1 1
0 1
0 0 0 0 0 0 0 0 1 1
1 0
0 0 0 0 0 0 0 0 1 1
1 1
0 0 0 0 0 0 0 1 0 0
0 0
0 0 0 0 0 0 0 1 0 0
0 1
0 0 0 0 0 0 0 1 0 0
1 0
0 0 0 0 0 0 0 1 0 0
1 1
0 0 0 0 0 0 0 1 0 1
0 0
0 0 0 0 0 0 0 1 0 1
0 1
0 0 0 0 0 0 0 1 0 1
1 0
0 0 0 0 0 0 0 1 0 1
1 1
0 0 0 0 0 0 0 1 1 0
0 0
0 0 0 0 0 0 0 1 1 0
0 1
0 0 0 0 0 0 0 1 1 0
1 0
0 0 0 0 0 0 0 1 1 0
1 1
0 0 0 0 0 0 0 1 1 1
0 0
0 0 0 0 0 0 0 1 1 1
0 1
0 0 0 0 0 0 0 1 1 1
1 0
0 0 0 0 0 0 0 1 1 1
1 1
0 0 0 0 0 0 1 0 0 0
0 0
0 0 0 0 0 0 1 0 0 0
0 1
0 0 0 0 0 0 1 0 0 0
1 0
0 0 0 0 0 0 1 0 0 0
1 1
0 0 0 0 0 0 1 0 0 1
Trang 60
0 0
0 0 0 0 0 0 1 0 0 1
0 1
0 0 0 0 0 0 1 0 0 1
1 0
0 0 0 0 0 0 1 0 0 1
1 1
0 0 0 0 0 0 1 0 1 0 _
0 0

chỉ liệu
0 0 0 0 0 0 1 0 1 0
0 1
0 0 0 0 0 0 1 0 1 0
1 0
0 0 0 0 0 0 1 0 1 0
1 1
0 0 0 0 0 0 1 0 1 1
0 0
0 0 0 0 0 0 1 0 1 1
0 1
0 0 0 0 0 0 1 0 1 1
1 0
0 0 0 0 0 0 1 0 1 1
1 1
0 0 0 0 0 1 0 0 0 0
0 0
0 0 0 0 0 1 0 0 0 0
0 1
0 0 0 0 0 1 0 0 0 0
1 0
0 0 0 0 0 1 0 0 0 0
1 1
0 0 0 0 0 1 0 0 0 1
0 0
0 0 0 0 0 1 0 0 0 1
0 1
0 0 0 0 0 1 0 0 0 1
1 0
0 0 0 0 0 1 0 0 0 1
1 1
0 0 0 0 0 1 0 0 1 0
0 0
0 0 0 0 0 1 0 0 1 0
0 1
0 0 0 0 0 1 0 0 1 0
Trang 61
1 0
0 0 0 0 0 1 0 0 1 0
1 1
0 0 0 0 0 1 0 0 1 1
0 0
0 0 0 0 0 1 0 0 1 1
0 1
0 0 0 0 0 1 0 0 1 1
1 0
0 0 0 0 0 1 0 0 1 1
1 1
0 0 0 0 1 0 0 0 0 0
0 0
0 0 0 0 1 0 0 0 0 0
0 1
0 0 0 0 1 0 0 0 0 0
1 0
0 0 0 0 1 0 0 0 0 0
1 1
0 0 0 0 1 0 0 0 0 1
0 0
0 0 0 0 1 0 0 0 0 1
0 1
0 0 0 0 1 0 0 0 0 1
1 0
0 0 0 0 1 0 0 0 0 1
1 1
0 0 0 0 1 0 0 0 1 0
0 0
0 0 0 0 1 0 0 0 1 0
0 1
0 0 0 0 1 0 0 0 1 0
1 0
0 0 0 0 1 0 0 0 1 0
1 1
0 0 0 0 1 0 0 0 1 1
0 0
0 0 0 0 1 0 0 0 1 1
0 1
0 0 0 0 1 0 0 0 1 1
1 0
0 0 0 0 1 0 0 0 1 1
1 1
0 0 0 1 0 0 0 0 0 0
0 0
0 0 0 1 0 0 0 0 0 0
0 1
Trang 62
0 0 0 1 0 0 0 0 0 0
1 0
0 0 0 1 0 0 0 0 0 0
1 1
chỉ liệu
0 0 0 1 0 0 0 0 0 1
0 0
0 0 0 1 0 0 0 0 0 1
0 1
0 0 0 1 0 0 0 0 0 1
1 0
0 0 0 1 0 0 0 0 0 1
1 1
0 0 0 1 0 0 0 0 1 0
0 0
0 0 0 1 0 0 0 0 1 0
0 1
0 0 0 1 0 0 0 0 1 0
1 0
0 0 0 1 0 0 0 0 1 0
1 1
0 0 0 1 0 0 0 0 1 1
0 0
0 0 0 1 0 0 0 0 1 1
0 1
0 0 0 1 0 0 0 0 1 1
1 0
0 0 0 1 0 0 0 0 1 1
1 1
0 0 1 0 0 0 0 0 0 0
0 0
0 0 1 0 0 0 0 0 0 0
0 1
0 0 1 0 0 0 0 0 0 0
1 0
0 0 1 0 0 0 0 0 0 0
1 1
0 0 1 0 0 0 0 0 0 1
0 0
0 0 1 0 0 0 0 0 0 1
0 1
0 0 1 0 0 0 0 0 0 1
1 0
0 0 1 0 0 0 0 0 0 1
1 1
0 0 1 0 0 0 0 0 1 0
Trang 63
0 0
0 0 1 0 0 0 0 0 1 0
0 1
0 0 1 0 0 0 0 0 1 0
1 0
0 0 1 0 0 0 0 0 1 0
1 1
0 0 1 0 0 0 0 0 1 1
0 0
0 0 1 0 0 0 0 0 1 1
0 1
0 0 1 0 0 0 0 0 1 1
1 0
0 0 1 0 0 0 0 0 1 1
1 1
0 1 0 0 0 0 0 0 0 0
0 0
0 1 0 0 0 0 0 0 0 0
0 1
0 1 0 0 0 0 0 0 0 0
1 0
0 1 0 0 0 0 0 0 0 0
1 1
0 1 0 0 0 0 0 0 0 1
0 0
0 1 0 0 0 0 0 0 0 1
0 1
0 1 0 0 0 0 0 0 0 1
1 0
0 1 0 0 0 0 0 0 0 1
1 1
0 1 0 0 0 0 0 0 1 0
0 0
0 1 0 0 0 0 0 0 1 0
0 1
0 1 0 0 0 0 0 0 1 0
1 0
0 1 0 0 0 0 0 0 1 0
1 1
0 1 0 0 0 0 0 0 1 1
0 0
0 1 0 0 0 0 0 0 1 1
0 1
0 1 0 0 0 0 0 0 1 1
1 0
0 1 0 0 0 0 0 0 1 1
1 1
Trang 64

chỉ liệu
1 0 0 0 0 0 0 0 0 0
0 0
1 0 0 0 0 0 0 0 0 0
0 1
1 0 0 0 0 0 0 0 0 0
1 0
1 0 0 0 0 0 0 0 0 0
1 1
1 0 0 0 0 0 0 0 0 1
0 0
1 0 0 0 0 0 0 0 0 1
0 1
1 0 0 0 0 0 0 0 0 1
1 0
1 0 0 0 0 0 0 0 0 1
1 1
1 0 0 0 0 0 0 0 1 0
0 0
1 0 0 0 0 0 0 0 1 0
0 1
1 0 0 0 0 0 0 0 1 0
1 0
1 0 0 0 0 0 0 0 1 0
1 1
1 0 0 0 0 0 0 0 1 1
0 0
1 0 0 0 0 0 0 0 1 1
0 1
1 0 0 0 0 0 0 0 1 1
1 0
1 0 0 0 0 0 0 0 1 1
1 1
3.CHUYỂN SỐ LIỆU TỪ RAM RA THIẾT BỊ NGOẠI VI

Trong quá trình đọc số liệu từ ROM ra ngoại vi, số liệu đã được đồng thời ghi vào
RAM. Để chuyển số liệu đã ghi trong RAM ra ngoài, cần :
- Không ngắt điện và thay đổi cấu hình chung đã nối để RAM vẫn giữ số liệu đã nhập.
Tín hiệu từ máy phát vẫn nối vào lối vào IN – IC1 và CK - IC5.
- Rút chốt của đường WR khỏi lối vào IN (máy phát), cắm chốt này với chốt A /TTL
công tắc PS1 của thiết bị chính. Động tác này cho phép dừng việc ghi từ ROM ->
RAM.
- Gạt công tắc DS1 của thiết bị chính từ 0 -> 1 để cấm ROM.
- Gạt công tắc DS2 của thiết bị chính từ 1 -> 0 để mở lối ra RAM, cho phép chuyển số
liệu đã ghi trong RAM ra ngoài. Số liệu này phải trùng với số liệu ghi trong ROM.
Trang 65
- Tương ứng với mỗi địa chỉ cao ( xem bảng D11-2) , quan sát và ghi nhận trạng thái
chuyển đổi của dãy LED, xem xét sự tương ứng giữa trạng thái chỉ thị (số liệu ghi trong
RAM) với chương trình ghi trong ROM đã hiển thị lúc trước.
4.CHUYỂN SỐ LIỆU TỪ THIẾT BỊ NGOÀI VÀO RAM

4.1.Nối dây : Hình 11-2
* Tháo các dây nối từ lối ra A-D (IC1) tới A0-A3 (IC2).
* Giữ nguyên các dây nối cho các công tắc DS1, DS2, DS3, PS1 với các lối điều khiển
ROM, RAM.
- Vẫn giữ nối lối điều khiển IOR với chốt GND để tạo mức 0 cho phép ở chân OE của
IC4.
- Nối A0 với công tắc logic LS9 của thiết bị chính DTS-21N.
- Nối A1 với công tắc logic LS10.
- Nối lối vào 1D của thanh chốt (IC 6) với công tắc logic LS1.
- Nối lối vào 2D với công tắc logic LS2.
- Nối chốt OE (chân1/IC6) với chốt đất cho phép mở lối ra thanh chốt IC6.
* Nối công tắc PS2 - chốt B/TTL với chốt CK - IC6. Sử dụng để chốt số liệu từ ngoài vào
thanh chốt IC6.
4.2.Đặt các công tắc điều khiển nhƣ trong bảng D11-3.
Bảng D11-3
DS1 1 Cấm ROM hoạt động.
DS2 1 Cấm lối ra RAM
DS3 0 Chọn RAM để hoạt động.
DS4 1 Định chiều xuất số liệu từ ngoài vào RAM.
Thực hiện các bước sau :

- Đặt địa chỉ cho RAM ( đặt các công tắc LS1-LS8 theo cấu hình địa chỉ chọn). Ghi lại
mã địa chỉ.
- Đặt mã số lối vào (đặt các công tắc LS1-LS8 theo cấu hình địa chỉ chọn). Ghi lại giá trị
mã vào.
- Nhấn PS2 để chốt số liệu từ ngoài vào thanh chốt IC6.
- Nhấn PS1 (WR) để ghi mã ngoài từ thanh chốt IC6 vào RAM theo địa chỉ đã chọn.
- Đặt địa chỉ khác cho RAM và chọn lại mã ngoài, lặp lại các bước nêu trên để ghi vài số
liệu vào địa chỉ tương ứng trong RAM.
Trang 66
+5 IC4 +5 IC5
IN +5 20 74LS245 20 74LS374
14 5 11 B7 A7 9 8 8Q 7
8D 8Q 9
10 12 8 13 12
B6 A6 7Q 7Q 6
3 7D
IC1 13 7 7 6 6Q 5
2 B5 A5 6D 6Q
74LS93 14 6 14 15 5Q 4
B4 A4 5D 5Q
15 5 4 5 4Q 3
1 B3 A3 4D 4Q
16 16 3Q 2
B2 A2 4 17 3D 3Q
12 9 8 11 17 3 2 2Q 1
B1 A1 3 2D 2Q
18 19 1Q 0
A B C D
18 B0 A0 2 1D 1Q
17 16 15 14 13 11 10 9 17 16 15 14 13 11 10 9 10 CK OE
0E DIR 11 10 1
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
LS9 A0 8 8 8 A0 19 1
A0 A0 CK
LS10 A1 7 7
7 A1 A1 A1 +5
LS11 A2 6 6 A2 20 +5
6 A2 A2
VỪA GHI TỪ NGOÀI VÀO RAM.

LS12 A3 5 5 A3 12 13 8D LS8
5 A3 A3 8Q 8D
LS13 A4 4 9 8 7D LS7
4 A4 IC2 A4
4 A4 IC3 7Q 7D
LS14 A5 ROM 2732 3 3 RAM 6116 6D LS6
3 A5 A5 A5 15 14
6Q 6D
LS15 A6 2 5D LS5
6 7
Hình D11-2. BoäEPROM & RAM/ chuyeå

2 A6
2 A6 A6 5Q 5D
LS16 A7 1 1 16 17 4D LS4
1 A7 A7 A7 4Q 4D
A8 23 23 23 5 4 3D LS3
+5 A8 A8 A8 3Q 3D
*Giữ nguyên cấu hình nối dây vừa thực hiện ở mục 4.
n soálieä
A9 22 2D LS2
22 22 A9 19 18
A9 A9 2Q 2D
A10 19 19 1D LS1
19 A10 A10 A10 2 1Q 1D 3
A11 21 +5V IC6 CK OE
A11 74LS374 11 10 1
u töøngoaø
Vcc 24 24 Vcc
CK
i vaø
Vss 12 12 Vss
OE CE WR OE CE
o RAM
20 18 21 20 18
ROM RAM WR OE CE IOR DIR
OE CE A/TTL TTL
TTL PS1 TTL TTL
+5 +5 +5
DS1 DS2 +5 DS3 DS4
Hình D11-2. EPROM&RAM/Chuyển số liệu từ ngoài vào RAM
Trang 67
5.CHUYỂN SỐ LIỆU TỪ RAM RA NGOÀI : THỰC HIỆN KIỂM TRA SỐ LIỆU
*Nối công tắc PS2- chốt B/TTL với CK - IC5.

*Nối chốt OE (chân1/IC6) với chốt +5V để cấm lối ra thanh chốt IC6, không cho số liệu từ
IC6 xuất vào BUS chung.
Đặt các công tắc điều khiển như trong bảng D11-4.
Bảng D11-4
DS1 1 Cấm ROM hoạt động.
DS2 0 Mở lối ra RAM
DS3 0 Chọn RAM để hoạt động.
DS4 0 Định chiều xuất số liệu từ RAM ra ngoài.
- Đặt các công tắc LS9-LS16 cho địa chỉ RAM theo giá trị đã ghi lại lúc nạp tài liệu
ngoài vào RAM.
- Với mỗi địa chỉ đã chọn, nhấn PS2 để chốt số liệu xuất từ RAM vào thanh chốt IC5.
Ghi lại trạng thái dãy LED. LEd sáng - lối ra = 1. LED tắt, lối ra = 0.
- So sánh kết quả nhận được với số liệu nạp vào RAM lúc trước theo mỗi địa chỉ xác lập.
Trang 68
CÁC HÀM LOGIC KẾT HỢP

THIẾT BỊ SỬ DỤNG
2.Khối thí nghiệm DE-306N cho bi thực tập về cc hm logic kết hợp (Gắn ln thiết bị
chính DTS-31N).
Mạch DE-306N chứa 3 mảng sơ đồ D6A-1, 2, 3 với các chốt cấp nguồn riêng.
Khi sử dụng mảng nào cần nối dây cấp nguồn +5V cho mảng sơ đồ đó.
Đất (GND) của các mảng sơ đồ đ được nối với trạm đất chung. Cần nối dây đất từ bộ
Chú ý cắm đúng giá trị v phn cực của nguồn.
BÀI 24 : BỘ CỘNG ĐẠI SỐ LOGIC 4 BIT

Nhiệm vụ :
Tìm hiểu nguyên lý lấy tổng đại số logic sử dụng vi mạch chuyên dụng 74LS283.
Chú ý:
Sơ đồ thực hiện thuật toán: thực hiện cộng đại số logic 2 yếu tố và số nhớ trước (Cin), kết quả
nhận được là giá trị tổng S và Cout = số nhớ (Carry) xuất hiện sau php tốn.
X + Y + Cin = S & Cout
Sơ đồ vi mạch lấy tổng 4 bit (hình 6.1a): số nhớ của tổng bit trước được cộng vào tổng bit
sau.
A4 B4 A3 B3 A2 B2 A1 B1 C0
A B Cin A B Cin A B Cin A B Cin
Cout S Cout S Cout S Cout S
C3 C2 C1
C4
S4 S3 S2 S1
Hình 6.1a. Bộ lấy tổng đại số 4 bit
Php cộng thực hiện:

C0+A1+B1 = S1
C1+A2+B2 = S2
C2+A3+B3 = S3
C3+A4+B4 = S4
C4
b1. Cấp nguồn +5V cho mảng D6A-1.
b2. Nối mạch của sơ đồ D6A-1 với các mạch của DTS-31N như sau (hình 6.1b) :
Lối vo (Input) : nối với bộ cơng tắc DATA & DEBOUNCE SWITCHES của DTS-31N.
- Nối lối vo A1 với cơng tắc logic LS9.
Trang 69

- Nối lối vo B1 với cơng tắc logic LS10.
- Nối lối vo C0 với cơng tắc logic LS1.
Lối ra(Output): nối với cc LED của bộ chỉ thị logic (LOGIC INDICATORS)của DTS-
31N.
- Nối lối ra S1 với LED11.
6.1.1. Phép cộng 1 bit : Khảo st với cặp lối vo A4, B4
b.1. Đặt các công tắc logic LS tương ứng với các trạng thái ghi trong bảng 6.1. Theo di trạng
thi đèn LED chỉ thị. Đèn LED sáng, chứng tỏ mức ra là cao (1), đèn LED tắt - là mức thấp
(0). Ghi kết quả vào bảng 6.1.
+5V
16
1 9 A1 5
+5V A1
0 LS9 4 S1 11
S1
1 10 B1 1 6
+5V 3
1a B1
0 LS10 2
1 11 A2 3 1 S2 12
+5V A2 S2
0 LS11
1 12 B2 12 11
+5V 2 I C2
1d B2
13 S3 13
0 LS12 13 74 LS283
S3
1 13 A3 74 LS86
+5V 14
A3
0 LS13 BI N AR Y AD D ER
1 14 B3 10 15 S4 14
+5V 1c 8 S4 10
B3
0 LS14 9
1 15 A4 12
+5V A4
0 LS15
1 16 B4 4
+5V 6 11 C4 16
1b B4
C4 9
0 LS16 5
1 1 C0
+5V 7
C0
0 LS1
8
Hình 6.1b. Bộ lấy tổng đại số 4 bit.
Trang 70
Bảng 6.1
LỐI VO - Input LỐI RA - Output
C0 A4 A3 A2 A1 B4 B3 B2 B1 S4 S3 S2 S1 C4
LS LS LS LS LS LS LS LS LS Led Led Led Led Le
1 9 11 13 15 10 12 14 16 14 13 12 11 d
16
0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0 0
0 1 0 0 0 1 0 0 0
b2. Từ số liệu đo trong bảng 6.1, viết lại kết quả:
Cin (C0) = 0 0+0= , Cout (C4) =
Cin (C0) = 0 1+0= , Cout (C4) =
Cin (C0) = 0 0+1= , Cout (C4) =
Cin (C0) = 0 1+1= , Cout (C4) =
b3. Nhận xét về tính giao hóan giữa 2 số hạng A và B trong phép cộng logic
6.1.2. Phép cộng 2 bit : Khảo sát với cặp lối vào A4, B4 v A3, B3
Bảng 6.2
C0 A4 A3 A2 A1 B4 B3 B2 B1 S4 S3 S2 S1 C4
1 9 11 13 15 10 12 14 16 14 13 12 11 d
16
0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 1 0 0
0 0 0 0 0 1 0 0 0
0 1 0 0 0 1 1 0 0
0 1 0 0 0 1 1 0 0
0 1 1 0 0 1 1 0 0
C4 A4/B4 A3/B3 C0 C4 A4/B4 A3/B3 C0

0 0 0 0 0 0
0 0 0 1
(S4) (S3) (S4) (S3)
C4 A4/B4 A3/B3 C0 C4 A4/B4 A3/B3 C0

0 0 0 0 0 0
1 0 1 1
C4 A4/B4 A3/B3 C0 C4 A4/B4 A3/B3 C0
Trang 71
0 1 0 1 1 0
1 1 1 1
6.1.3. Phép cộng 3 bit : Khảo sát với cặp lối vào A4, B4, A3, B3 v A2, B2
Bảng 6.3
C0 A4 A3 A2 A1 B4 B3 B2 B1 S4 S3 S2 S1 C4
1 9 11 13 15 10 12 14 16 14 13 12 11 d
16
0 0 0 0 0 0 0 1 0
0 0 0 0 0 0 1 1 0
0 0 0 0 0 1 1 1 0
0 0 0 1 0 1 1 1 0
0 0 1 1 0 1 1 1 0
0 1 1 1 0 1 1 1 0
b2. Từ số liệu đo trong bảng 6.3, viết lại một số kết quả:
C4 A4/B4 A3/B3 A2/B2 C0 C4 A4/B4 A3/B3 A2/B2 C0
0 0 0 0 0 0 0 0
0 0 1 0 1 1

0 0 0 0 0 0 1 0
1 1 1 1 1 1

0 1 1 0 1 1 1 0
1 1 1 1 1 1
6.1.4. Phép cộng 4 bit : Khảo sát với tất cả cặp lối vào của IC 74LS283
Bảng 6.4
C0 A4 A3 A2 A1 B4 B3 B2 B1 S4 S3 S2 S1 C4
1 9 11 13 15 10 12 14 16 14 13 12 11 d
16
0 0 0 0 1 0 0 0 1
0 0 0 0 1 0 0 1 1
0 0 0 1 1 0 0 1 1
0 0 0 1 1 0 1 1 1
Trang 72
0 0 1 1 1 0 1 1 1
0 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1
C4 A4/B A3/B A2/B A1/B C0 C4 A4/B A3/B A2/B A1/B C0

4 3 2 1 4 3 2 1
0 0 0 1 0 0 0 0 1 0
0 0 0 1 0 0 1 1

4 3 2 1 4 3 2 1
0 0 1 1 0 0 0 1 1 0
0 0 1 1 0 1 1 1

4 3 2 1 4 3 2 1
0 1 1 1 0 0 1 1 1 0
0 1 1 1 1 1 1 1

4 3 2 1 4 3 2 1
1 1 1 1 0 0
1 1 1 1
6.1.5. Phép trừ 1 bit : Khảo sát với cặp lối vào A4, B4
Chú ý: Phép trừ thực hiện việc cộng số hạng A với giá trị b (complement) của số hạng B.
Việc sử dụng IC74LS86 (XOR) với 1 lối vào đặt ở 1, cho phép đổi số hạng B thành bù của B.
Bảng 6.5
C0 A4 A3 A2 A1 B4 B3 B2 B1 S4 S3 S2 S1 C4
1 9 11 13 15 10 12 14 16 14 13 12 11 d
16
1 0 0 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0
1 0 0 0 0 1 0 0 0
1 1 0 0 0 1 0 0 0
Cin (C0) = 1 0-0= , Cout (C4) =
Cin (C0) = 1 1-0= , Cout (C4) =
Cin (C0) = 1 0-1= , Cout (C4) =
Trang 73
Cin (C0) = 1 1-1= , Cout (C4) =

6.1.6. Phép trừ 4 bit:
Bảng 6.6
C0 A4 A3 A2 A1 B4 B3 B2 B1 S4 S3 S2 S1 C4
1 9 11 13 15 10 12 14 16 14 13 12 11 d
16
1 0 0 0 1 0 0 0 1
1 0 0 0 1 0 0 1 1
1 0 0 1 1 0 0 1 1
1 0 0 1 1 0 1 1 1
1 0 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1

4 3 2 1 4 3 2 1
0 0 0 1 1 0 0 0 1 1
0 0 0 1 0 0 1 1

4 3 2 1 4 3 2 1
0 0 1 1 1 0 0 1 1 1
0 0 1 1 0 1 1 1

4 3 2 1 4 3 2 1
0 1 1 1 1 0 1 1 1 1
0 1 1 1 1 1 1 1

4 3 2 1 4 3 2 1
1 1 1 1 1
1 1 1 1
Trang 74

Bai Thuc Tap Ky Thuat So - Khanh Son

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Bai Thuc Tap Ky Thuat So - Khanh Son

Uploaded by

Copyright:

Available Formats

UBND THÀNH PHỐ CẦN THƠ

TRƢỜNG ĐẠI HỌC KỸ THUẬT- CÔNG NGHỆ CẦN THƠ

TÀI LIỆU THỰC TẬP

Cần Thơ - 06/2014

MỤC LỤC ................................................................................................................................. 1

BÀI 1 : ĐỊNH NGHĨA CỔNG LOGIC

Hình D1-0. Trạng thái logic và yếu tố logic đơn giản.

Hình D1-1a. Cổng logic đảo (Inverter).

Hình D1-1d. Cổng logic OR.

Hình D1-1e. Cổng logic XOR.

Cổng AND ( logic “VÀ” không đảo) 2 lối vào:

Cổng OR với 3 lối vào:

Lối vào A Lối vào B Lối vào C Lối ra/ Out

BÀI 2 : MÁY PHÁT XUNG DÙNG CỔNG LOGIC

2.Bộ so sánh 4 bit dùng cổng logic : Hình D3-3.

BÀI 4 : BỘ GIẢI MÃ - DECODER TRÊN CỔNG LOGIC

Hình D3-6. Bộ giải mã - Decoder dùng vi mạch cổng.

LỐI VÀO INPUT LỐI RA OUTPUT

* X : giá trị bất kỳ.

CÁC SƠ ĐỒ LOGIC CƠ BẢN

Chú ý cắm đúng phân cực của nguồn.

BÀI 5 : BỘ GIẢI MÃ – DECODER 3 -> 8

2.3.Kết luận tóm tắt về bộ giải mã đã khảo sát.

Hình D4-1. Bộ giải mã - Decoder dùng vi mạch chuyên dụng.

* X : giá trị chọn tuỳ ý.

LAMPTEST RBI GND

Hình D4-2. Bộ giải mã BCD - 7 đoạn.

* X: giá trị chọn tuỳ ý.

BÀI 7 : BỘ MÃ HOÁ - ENCODER

Hình D4-3. Bộ mã hoá 3 bit dùng vi mạch.

* X: giá trị bất kỳ.

CÁC SƠ ĐỒ LOGIC CƠ BẢN

BÀI 8 : BỘ SO SÁNH 4 BIT LOẠI VI MẠCH

Hình D5-1a. Bộ so sánh 4 bit loại vi mạch

BÀI 9 : BỘ ĐẾM 2 SỐ HẠNG VỚI CHỈ THỊ LED-7 ĐOẠN

Hình D5-2. Bộ đếm 2 số hạng với chỉ thị LED-7 đoạn

CÁC SƠ ĐỒ LOGIC CƠ BẢN

BÀI 10 : BỘ HỢP KÊNH 4 BIT (2: 1) DÙNG VI MẠCH CHUYÊN DỤNG

1.1.Cấp nguồn +5V cho mảng sơ đồ D6-1.

Hình D6-1. Bộ hợp kênh 4 bit (2:1) sử dụng vi mạch.

* x : giá trị bất kỳ

BÀI 11 : BỘ HỢP KÊNH 1 BIT ( 8: 1) DÙNG VI MẠCH CHUYÊN DỤNG

1.1. Cấp nguồn +5V cho mảng sơ đồ D6-2.

Hình D6-2. Bộ hợp kênh 1 bit ( 8: 1) dùng vi mạch chuyên dụng.

* x : giá trị bất kỳ

BÀI 12 : BỘ PHÂN KÊNH 2 BIT ( 2 : 4 ) DÙNG VI MẠCH CHUYÊN DỤNG

Hình D6-3. Bộ phân kênh 2 bit (2:4) dùng vi mạch.

1.1.Cấp thế +5V cho mảng sơ đồ D6-3.

LS4 LS5 LS1 LS2 LED: 7 6 5 4

* X : giá trị bất kỳ.

BÀI 13: BỘ PHÂN KÊNH 8 BIT ( 1: 8 ) DÙNG VI MẠCH CHUYÊN DỤNG :

Hình D6-4. Sơ đồ CD4051 như một bộ chuyển mạch phân kênh 1 : 8

CÁC SƠ ĐỒ TRIGGER VÀ BỘ GHI

BÀI 14 : TRIGGER D (D-TYPE TRIGGER)

Hình D8-1a. Trigger D loại vi mạch.

X : giá trị bất kỳ.

BÀI 15 : TRIGGER J-K (JK-TYPE TRIGGER)

: Nhấn công tắc xung.

BÀI 16 : BỘ GHI DỊCH (SHIFT REGISTER)

Hình D8-3. Bộ ghi dịch dùng vi mạch

CÁC SƠ ĐỒ TRIGGER VÀ BỘ GHI

BÀI 17 : BỘ ĐẾM ĐÔI XÂY DỰNG TRÊN TRIGGER D

Hình D9-1. Bộ đếm đôi 4 bit.