ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH

ĐẠI HỌC BÁCH KHOA



BÁO CÁO BÀI TẬP LỚN

KỸ THUẬT SIÊU CAO TẦN

GVHD: Trịnh Xuân Dũng

LỚP L03
Sinh viên thực hiện: Nguyễn Thành An
Mssv: 2012561
 I. GIỚI THIỆU:
Dự án này dựa trên việc mô phỏng tiết kế mạch Low Noise Amplifier sử dụng phần mềm Advance
design software ADS. Phương pháp thiết kế yêu cầu thiết kế mạng phân cực DC phù hợp, phân tích độ
ổn định của transistor, lựa chọn input và output matching network. Thiết kế bộ khuếch đại nhiễu thấp
với các thông số kỹ thuật bên dưới:

Tần số hoạt động trung tâm 4.4GHz

Hệ số nhiễu <1dB

Độ lợi Cao nhất có thể

Trở kháng ngõ vào 50 Ohm

Trở kháng ngõ ra 50 Ohm

Transistor NEC NE3210S01 HJ-FET

Mục tiêu chính của dự án này là tìm hiểu những điều cơ bản về ADS và thiết kế một mạch Low
Noise Amplifier cho tần số mong muốn.
Thông số kỹ thuật NE3210S01
NEC’s NE3210S01 là một FET Hetero-Junction sử dụng điểm nối giữa AIGaAs pha tạp Si và
InGaAs không pha tạp để tạo ra các electrons có độ linh hoạt cao. Độ nhiễu thấp và độ lợi khiến nó
phù hợp với DBS và các hệ thống commercial khác. Ví dụ, NF = 0.35dB TYP. Ga = 13.5dB TYP tại f
= 12 GHz. Tuy nhiên, độ ổn định của nó dưới 8GHz không thực sự tốt.

Hình 1: General Circuit Layout

1
Cách thức thiết kế LNA

Hình 2: Bộ khuếch đại transistor với mạng matching networks ở input và output.
Sau đây là quy trình thiết kế chung cho LNA:
1. Kiểm tra độ ổn định
2. Nếu transistor không ổn định, nó có thể làm ổn định lại bằng cách thêm
vào 1 điện trở feedback từ drain đến nguồn hoặc từ 1 điện trở ballast tại drain,
tuy nhiên cách làm này có thể tăng nhiễu.
3. Chọn giữa thiết kế unilateral và bilateral bằng cách tính toán unilateral figure
4. Tính toán NFmin, Γopt của transistor từ S-parameter
5. Cho trường hợp unilateral, vòng tròn gain không đổi cho mức tăng
mong muốn hoặc mức tăng tối đa được sử dụng cho trường hợp bilateral,
nên sử dụng vòng tròn gain có sẵn cho mức tăng mong muốn hoặc mức tối
đa
6. Chọn 1 ΓS nằm trong vùng ổn định cũng như trong vòng nhiễu và vòng
tròn gain tương ứng
7. ΓS có thể được tính toán từ các giá trị của Γ, có thể thu được các giá trị
trở kháng tương ứng Zs và Z. Sau đó, các giá trị trở kháng này phải khớp với
trở kháng nguồn và tải tương ứng Zo ( trong hầu hết trường hợp là 50Ohm).
8. Mạng phối hợp trở kháng ( đầu vào và ra) được thiết kế bằng cách sử
dụng đồ thị Smith. Điều này có thể đạt được bằng cách sử dụng mạng dựa
trên LC hoặc các phần tử phân tán như các nhánh hở hoặc ngắn mạch kết hợp
với chiều dài đường truyền.
9. Cung cấp độ lệch DC cho điểm Q dựa trên bảng dữ liệu.

2
 II. THIẾT KẾ MẠCH SỬ DỤNG ADS
1. DC tracing
DC tracing parameters được thiết lập dựa vào VI curve (Vgs -0.54V đến 0V) từ NE3210S01 datasheet,
kết nối D với port2 (Drain), G với port1(Gate), Port 3(source) nối với GND, như hình phía dưới:

Hình 3
Sau khi mô phỏng kết quả như sau:

Hình 4 Điểm hoạt động được xác định từ datasheet.

3
Ở tần số 4.4GHz, NFmin khoảng 0.4dB tại Vds= 2V và Ids = 10 mA và mức tăng là khoảng 18dB

2. Thông số S, NF và độ ổn định
Để xác định các tham số S, NF và độ ổn định, sơ đồ được vẽ theo hình sau:

Hình 6
Sau khi mô phỏng sơ đồ trên, hệ số ổn định và mức tăng tối đa được vẽ theo hình dưới để xem liệu
LNA có ổn định ở tần số mong muốn không. Trong hình dưới, có thể thấy mức tăng tối đa là 19.807
và hệ số ổn định là 0.588 ( nhỏ hơn 1) ở tần số 4.4GHz.

Hình 7

4
Phương pháp phổ biến nhất để ổn định hệ thống là sử dụng negative feedback. Hai cuộn cảm nhỏ được
thêm vào ở cả hai nguồn của NE3210S01 để tạo đường phản hồi như hình dưới.

Hình 8
Sau khi mô phỏng sơ đồ, L được điều chỉnh để có được giá trị tối ưu. Giá trị L tối ưu đạt được là 1
theo hình trên.
Mức tăng tối đa giảm từ 19.807dB xuống còn 15.050dB theo hình dưới do negative feedback. Tuy
nhiên, vẫn còn vấn đề về độ ổn định ở tần số thấp.

Hình 9
Ở tần số thấp, vấn đề ổn định có thể được khắc phục bằng cách sử dụng các điện trở đầu cuối có giá trị
nhỏ. Do đó, các thành phần lý tưởng của nguồn cấp DC được thay thế bằng cuộn cảm thực như hình
dưới:

5
 Hình 10
Sau khi mô phỏng, hệ số ổn định và mức tăng tối đa có được như hình dưới.
Hệ số ổn định (1.101 đến 1.333) ở tần số thấp được cải thiện khá rõ ràng và giảm mức tăng
( 15.050dB xuống 13.533dB).

Hình 11
Để đạt được hệ số ổn định và độ lợi tối đa tốt hơn, một cuộn cảm có giá trị nhỏ có thể được thực hiện
bằng high tranmission line. Hai đường truyền được chèn với chiều dài Ls tại các đầu cuối nguồn và độ
dài phù hợp được xác định bằng cách sử dụng trình mô phỏng như hình dưới:

6
 Hình 12
Sau khi mô phỏng, hệ số ổn định và mức tăng tối đa đạt được như hình dưới. Bây giờ hệ số ổn định và
mức tăng đã ổn

Hình 13

7
Các khối DC lý tưởng được thay thế bằng các tụ điện thực như hình dưới

Hình 14

3. Noise Circle và input matching

Để tính toán nhiễu, NFmin được vẽ theo hình dưới. Có thể thấy, NFmin là khoảng 0.791 ở tần số 4,4G

Hình 15
8
 Mạng matching input được xác định để có NFmin.
Biểu đồ Smith được vẽ và GaCircle và CircleData được chọn từ Equation dataset.

Hình 16
Bước đầu có thể thấy điểm tối ưu cho Gain(m2) và NF (m3) nằm ở vị trí khác nhau. Để có NF tối ưu, mức
tăng cần phải được hy sinh.
Ở vòng tròn khuếch đại không đổi 15,389dB, có thể đạt được NF tối ưu. Do đó, tối ưu trở kháng nguồn là
106.910 + j74.351.

9
 Hình 17
Ở đây chọn Z = Z0*(2.1382+j148702) = 106.910+j74.351, để tạo mạch phối hợp trở kháng dùng 2
đường dây song song và nối tiếp, ta chọn điểm giao giữa đường tròn đẳng g = 1 và đường tròn đi qua
điểm zL = 2.1382+j148702 trên đồ thị Smith, đọc giá trị điểm giao đó là trở kháng của đường dây ngắn
mạch. Điểm z’ đó ở khoảng 0.
Đặt giá trị trở kháng nguồn là 109.95+j69.7. Sau đó đặt các thành phần phù hợp cho Shunt và Series.

Hình 18

10
Chọn E =52.252

Hình 19
Chọn E =105.533

Hình 20
11
Theo phần mềm ADS độ dài đường dây TLIN bằng với giá trị E vừa tìm được nên ta sẽ thay thế các tụ
bằng các TLIN tương ứng.

Hình 21
Kết quả mô phỏng như hình bên dưới

Hình 22

12
Tụ ghép ở đầu vào sẽ gây phức tạp trong việc xây dựng mạch, do đó chúng tôi hoán đổi tụ ghép và
mạng ghép. Kết quả của Gain, Ouput Return loss, Ouput Return loss NF và các hệ số ổn định được
thể hiện trong hình dưới. Có thể thấy rằng mức tăng có thể được cải thiện như mạng matching ouput.
Trong bộ khuếch đại nhiễu thấp, mạng matching output sẽ không can thiệp vào hệ số nhiễu và chỉ
ảnh hưởng đến hệ số nhiễu của trở kháng đầu vào.

Hình 23

13
 4. Output matching for Gain
Chọn Zs=Z0(1.038-j0.109)=51.9-j5.45 và đặt các thành phần khớp cho shunt và series.

Hình 24

14
Chọn E= 163.364

Hình 25
Chọn E=6.652

Hình 26
15
Sau khi chúng tôi có được shunt và series để khớp đầu ra, chúng tôi thay thế chúng trong ADS như
hình dưới

Hình 27
Kết quả đã được cải thiện trong hình dưới

16
 Hình 29
Có thể thấy Output return loss đã cải thiện còn 14.513dB.

17
 5. Matching Network Implementaion
Trong ADS, LineCalc là 1 công cụ rất hữu ích để triển khai các mạng kết hợp lý tưởng bằng cách sử
dụng đường truyền vi dải. Độ dài vật lý có thể được xác định bằng LineCalc. Tất cả các đường dây vi
dải và chiều dài của chúng được liệt kê dưới đây.

Hình 30

Chuyển đổi thông số electrical length sang physical length để lắp đặt đường dây thực tế.

STT Electrical length (degree) Physical length (mm)

1 52.252 7.162

2 105.533 14.465

3 163.364 22.392

4 6.652 0.912

18
Sau đó, thay thế tất cả các đường truyền lý tưởng bằng các đường dây vi dải. Để cải thiện độ ổn định,
độ lợi, giá trị tính toán vẫn cần được điều chỉnh và tham khảo sơ đồ bên dưới

Hình 31
Kết quả mô phỏng dưới đây

19
Hình 32

20
Do cuộn cảm có thể không hoạt động tốt trong ứng dụng thực tế ở điều kiện tần số cao, hãy thay thế
cuộn cảm bằng đường truyền có ¼ bước sóng và tụ điện. Để có được hiệu suất tốt hơn, cần phải điều
chỉnh và bắt buộc phải dùng tụ điện 2pF. Sơ đồ như hình dưới:

Hình 33
Kết quả mô phỏng dưới đây

21
Hình 34

22
Để tối ưu, lắp thêm đường dây λ/4=17(mm) ở mạch phân cực DC.

Hình 35
Kết quả mô phỏng dưới đây

23
Hình 36

24
 III. KẾT QUẢ SƠ ĐỒ MẠCH
Sau khi tiến hành mô phỏng, kết quả chưa được lý tưởng. Vì thế, cần phải:

 Thêm mạng lưới Tee vào layout

 Thêm 1 số đường dây truyền dẫn có độ dài tương đối nhỏ để kết nối các phần tử
vừa được thêm vào.
Cuối cùng, ta được kết quả:

Hình 37

PHẦN KẾT LUẬN

Từ dự án này, bản thân em đã học được nhiều hơn về cách triển khai và thiết kế một hệ thống khuếch
đại tiếng ồn thấp bằng phần mềm ADS. Mục đích của bộ khuếch đại là khuếch đại đã nhận được đường dẫn
RF của mạng cục bộ không dây (WLAN). Cũng đã đạt được một số kiến thức về chức năng cơ bản của
NE3210S01 được sử dụng rộng rãi trong hệ thống thương mại.
Một giai đoạn duy nhất của bộ khuếch đại LNA ở tần số 4,4 GHz được thiết kế trong dự án này. Việc
thiết kế bằng phương pháp này cho phép thiết kế bất kỳ bộ khuếch đại nhiễu tần số thấp nào bằng ADS.
Cũng làm quen với ADS rất hữu ích trong ngành tương tự như các mô phỏng khác phần mềm.
LNA rất quan trọng đối với hầu hết các mạch, đặc biệt là trong Radio Hệ thống giao tiếp. Một sản
phẩm có độ ồn rất thấp là rất quan trọng để có được hiệu quả đầu ra trong các trường hợp thực tế. Nhưng
em cũng hiểu rằng phần mềm mô phỏng có thể khác nhauvới các mạch thực tế do các thành phần của nhà
sản xuất và các thông số kỹ thuật khác nhau của nó. Kết quả hoàn toàn phụ thuộc vào điều kiện môi trường,
chủ yếu là nhiệt độ, áp suất, độ ẩmv.v. Nhưng việc sử dụng phần mềm như ADS để lập kế hoạch cho các
mạch nội bộ sẽ dễ dàng hơn thay vì nhảy vào thiết kế trực tiếp.

25