Professional Documents
Culture Documents
Latihan Elektronik
Latihan Elektronik
Tingkatan :
+
Nama Guru:
M E NTE R JE M AH LUKISAN
SKEMATIK KE PADA LUKISAN
BE R GAM BAR DAN M E M BUAT Oleh :
PR OJE K JU KHB
Batang Padang
LUKISAN BERGAMBAR [litar verobod]
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 1
2
R1
3
9V
4
LED 1
5
Circuit Diagram 7
9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 2
R1 1
S1 LED 1 3
4
c
9V
b 5
TR 1
R2 6
e
Circuit Diagram 8
9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 3
Circuit Diagram 7
9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 4
+ +
6
C1 LED
10µF
7
Circuit Diagram 8
9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 5
2 R4 4
1
5
+
S1 C1 LED 2
6
- 0V 7
Circuit Diagram 8
9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 6
C2 5
LED 2
0.1µF
6
Circuit Diagram 7
9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 7
e e 6
Circuit Diagram 8
9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 8
8 1
7 4
IC 555
R5 2
6 3
C2 2 1 55
9V 2 LS
3
R3 R4 IC 1
Muzik
N N
C1 3 4
O C c
S1 b
CO
5
M
LED TR e 6
7
Circuit
8
Diagram 9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
Tugasan : Projek:
Aspek: 4.5 Membaca dan menterjemah lukisan
• Terjemahkan lukisan skematik berikut kepada lukisan bergambar dengan skematik kepada lukisan bergambar
betul
• Kenal pasti kekutuban komponen dalam litar dan tandakan dalam lukisan Disediakan oleh:
bergambar
• Labelkan semua komponen pada lukisan bergambar dengan betul Tarikh:
• Lukisan bergambar hendaklah kemas dan bersih
Catatan: LATIHAN 8
7
Circuit 8
Diagram 9
Tips: LUKISAN BERGAMBAR [litar verobod]
Letakkan komponen utama seperti IC atau Projek:
TR di tengah verobod, kemudian tandakan
laluan[track] punca positif [atas] dan negatif Aspek:
[bawah],
Putuskan track di antara pin IC dan tandakan Disediakan
Saiz grid sebenar verobod. Jarak lubang 0.1" (2.54mm) [ X ] pada gambarajah IC. oleh:
Gunakan saiz grid sebenar verobod di
Arus bergerak secara mendatar
sebelah kiri untuk memeriksa jarak Tarikh:
komponen.
Sentiasa utamakan keselamatan. Catatan:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44
22 22
21 21
20 20
19 19
18 18
17 17
16 16
15 15
14 14
13 13
12 12
11 11
10 10
9 9
8 8
7 7
6 6
5 5
4 4
3 3
2 2
1 1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44