1.

3 嵌入式微处理器的结构和类型

 嵌入式微处理器的字长宽度可分为 4 位、 8 位、 16 位、 32 位和 64 位。

 16 位及以下的称为嵌入式微控制器（ Embedded Microcontroller ）

 32 位及以上的称为嵌入式微处理器（ Embedded Microprocessor ）
或 Embedded Micro Processing Unit

 根据用途，可以分为嵌入式微控制器、嵌入式微处理器、嵌入式 DSP 处理
器、嵌入式片上系统、双核或多核处理器等类型。
 1.3.1 嵌入式微控制器

 16 位及以下的嵌入式微控制器又称为单片机。

 芯片内部集成 ROM 、 EPROM 、 RAM 、总线、总线逻辑、定

时／计数器、看门狗、 I/O 、串行口、脉宽调制输出（ PWM ）
、 A/D 、 D/A 、 Flash 、 EEPROM 等各种必要功能和外设。

 嵌入式微控制器具有单片化、体积小、功耗和成本低，可靠性
高等特点，约占嵌入式系统市场份额的 70 ％。
1.3.2 嵌入式微处理器

 嵌入式微处理器（ Embedded Micro Processing

Unit ， EMPU ）由通用计算机中的 CPU 发展而来

 只保留和嵌入式应用紧密相关的功能硬件，去除其他的冗余功
能部分，以最低的功耗和资源实现嵌入式应用的特殊要求。

 通常嵌入式微处理器把 CPU 、 ROM 、 RAM 及 I/O 等做到同

一个芯片上。 32 位微处理器采用 32 位的地址和数据总线，其
地址空间达到了 232 ＝ 4GB 。
 1 ． ARM 系列
（ Advanced RISC Machine ）

 ARM 微处理器体系结构目前被公认为是嵌入式应用领域领先的 32 位嵌
入式 RISC 微处理器结构。

 ARM 体系结构目前发展并定义了 7 种不同的版本。从版本 1 到版本

7 ， ARM 体系的指令集功能不断扩大。

 ARM 处理器系列中的各种处理器，虽然在实现技术、应用场合和性能方
面都不相同，但只要支持相同的 ARM 体系版本，基于它们的应用软件
是兼容的。

 目前， 70% 的移动电话、大量的游戏机、手持 PC 和机顶盒等都已采用

了 ARM 处理器，许多一流的芯片厂商都是 ARM 的授权用户，如 Intel
、 Samsung 、 TI 、 Freescale 、 ST 等公司。
 表 1.3.1 ARM 体系结构版本及特点

版本 ARM 处理器 特点
系列
ARMv1 ARM1 该版体系结构只在原型机 ARM1 出现过，没
有用于商业产品。基本性能：
• 基本的数据处理指令（无乘法）
• 26 位寻址
ARMv2 ARM2 和 该版体系结构对 ARMv1 版进行了扩展，版本
ARM3 ARMv2a 是 v2 版的变种， ARM3 芯片采用了
ARMv2a 。 ARMv2 版增加了以下功能：
• 32 位乘法和乘加指令
• 支持 32 位协处理器操作指令
• 快速中断模式
ARMv3 ARM6 、 AR ARMv3 版体系结构对 ARM 体系结构作了较大
ARMv3M M7DI 、 的改动：
ARM7M • 寻址空间增至 32 位（ 4GB ）
• 独立的当前程序状态寄存器 CPSR 和程序状态
保存寄存器 SPSR ，保存程序异常中断时的程序状
态，以便于对异常的处
• 增加了异常中断（ Abort ）和未定义两种处理
器模式
• 增加了 MMU 支持
• ARMv3M 增加了有符号和无符号长乘法指令
ARMv4 StrongARM ARMv4 版体系结构是目前应用最广的 ARM 体
ARMv4T 、 系结构，在 v3 版上作了进一步扩充，指令集中增
ARM7TDMI 加了以下功能：
、 ARM9T • 增加了系统模式
• 增加了 16 位 Thumb 指令集
• 完善了软件中断 SWI 指令的功能
• 不再支持 26 位寻址模式
ARMv5 ARM9E 、 ARMv5 版体系结构在 ARMv4 版基础上增加了
TE ARM10E 、 X 一些新的指令，包括：
ARMv5 scale 、 • 增加 ARM 与 Thumb 状态之间切换的指令
TEJ ARM7EJ 、 • 增强乘法指令和快速乘累加指令
ARM926EJ • 增加了数字信号处理指令（ ARMv5TE 版）
• 增加了 Java 加速功能 (ARMv5TEJ 版）

ARMv6 ARM11 ARMv6 版体系结构是 2001 年发布的，首先在

ARM11 处理器中使用。此体系结构在 ARMv5
版基础上增加了以下功能：
• Thumb-2 增强代码密度
• SIMD 增强媒体和数字处理功能
• TrustZone 提供增强的安全性能
• IEM 提供增强的功耗管理功能
ARMv7 Cortex 系列 ARMv7 版体系结构定义了 3 种不同的微处理器系
列：
• A 系列为面向应用的微处理器核，支持复杂操作
系统和用户应用
• R 系列为深度嵌入的微处理器核，针对实时系统
应用
• M 系列为微控制核，针对成本敏感的嵌入式控
制应用
2 ． MIPS 系列

 美国斯坦福大学的研究小组研制的 MIPS （ Microprocessor

without Interlocked Piped Stages ，无互锁流水级的微处理器）
是世界上很流行的一种 RISC 处理器

 其机制是尽量利用软件办法避免流水线中的数据相关问题。

 从 20 世纪 80 年代初期 MIPS 处理器发明到现在的这 20 多年里

， MIPS 处理器以其高性能的处理能力被广泛应用于宽带接入、
路由器、调制解调设备、电视、游戏、打印机、办公用品、 DVD
播放等广泛的领域。

 和 ARM 公司一样， MIPS 公司本身并不从事芯片的生产活动

（只进行设计），不过其他公司如果要生产该芯片，则必须得到
MIPS 公司的许可。
 表 1.3.2 MIPS 32 位处理器内核系列和特点

内核 特点

M4KTM 系列 针对多 CPU 集成的 SOC 应用领域为下一代消费

类产品、下一代网络和宽带产品

M4KT M 系列 针对 SOC 系统优化，其内存、指令缓存和数据缓

4KpTM 、 4KcTM 内核 存都可以根据具体应用调整大小

M4KTM 系列 与 4KTM 系列类似，但能提供更高性能，在同样时

4KEpTM 、 4KEmTM 和 钟频率下指令执行周期更短
4KEcTM 内核
4KSTM 系列 4KScTM 和 针对数据通信的应用。其特点是采用了
4KSdTM 内核 SmartMIPSTM 结构，拥有反黑客的特性，可以让
数据加密更加快速，在网络处理、智能卡、机顶
盒等方面有广泛应用
Pro SeriesTM 系列 M4K 该系列内核允许 SOC 的设计者创造自己的
ProTM 、 4KE CorExtendTM 扩展指令集。这样可以根据具体应用
ProTM 、 4KEm 设计出性能更好，效率更高的产品
ProTM 、 4KEc Proms 和
4KSd ProTM 内核

24KTM 系列 针对图形、 JAVA 应用，包含了最快的浮点乘法

器，也支持 CorExtendTM 扩展指令集，是数字电
视、机顶盒和 DVD 等多媒体应用的理想选择
 3 ． PowerPC

 PowerPC 是 Freescale （原 Motorola ）公司的产品。

 采用超标量处理器设计和调整内存缓冲器，修改了指令处理设计，它完成
一个操作所需的指令数比 CISC 处理器要多，但完成操作的总时间却减少
了。

 采用独特分支处理单元可以让指令预取效率大大提高。

 设计了多级内存高速缓冲区，以便让那些正在访问（或可能会被访问）的
数据和指令总是存储在调整内存中。

 这种内存分层和内存管理设计，令系统的内存访问性能非常接近调整内存
，但其成本却与低速内存相近。

 还引入了独立的分支处理器来进一步解决这个问题。
 PowerPC 内核采用超标量（ Superscale ）设计。
 在 PowerPC 内部，集成了多个处理器，这些处理器可以并行独
立工作，这样就可以在一个时钟周期执行多条指令。
 一个标准的 601 处理器中便集成了一个定点处理器、一个浮点处
理器和一个分支处理器，这种超标量设计提供了允许多条指令同
时运行的多处理流水线。
 1.3.3 嵌入式 DSP 处理器

 嵌入式 DSP 处理器（ Digital Signal Processor ， DSP ）是专门用于信

号处理方面的处理器

 芯片内部采用程序和数据分开存储和传输的哈佛结构
 具有专门硬件乘法器
 采用流水线操作

 提供特殊的 DSP 指令，可用来快速地实现各种数字信号处理算法，使其

处理速度比最快的 CPU 还快 10~50 倍。
 1.3.4 嵌入式片上系统

 SoC （ System on Chip ，片上系统），指在单芯

片上集成数字信号处理器、微控制器、存储器、数据转
换器、接口电路等电路模块，可以直接实现信号采集、
转换、存储、处理等功能。
 1.3.4 嵌入式片上系统

 最大的特点：软硬件无缝结合，直接在处理器片内嵌入操作系统的代码模块
。
 在芯片内部运用 VHDL 等硬件描述语言，即可实现一个复杂的系统。
 绝大部分系统构件都是在系统内部，系统简洁，体积和功耗小，可靠性高。
 SOC 多是专用的，比较典型的 SOC 产品如 Philips 公司的 Smart XA ，少数
通用系列如 Siemens 公司的 TriCore 、 Motorola 公司的 M-Core 、某些
ARM 系列器件、 Echelon 和 Motorola 联合研制的 Neuron 芯片等。
 1.3.4 嵌入式片上系统

IP 核（ Intellectual Property Core ，知识产权核）是

指具有知识产权的、功能具体、接口规范、可在多个集
成电路设计中重复使用的功能模块，是实现 SoC 的基
本构件。
IP 核分类

软核（ Soft IP Core ）： 用硬件描述语言文本形式提交给用户

，经过设计优化和功能验证，但其中不含有任何具体的物理信息
。
固核（ Firm IP Core ）：完成软核所有的设计外，还完成了门级

电路综合和时序仿真等设计环节，一般以门级电路网表的形式提供
给用户
硬核（ Hard IP Core ）：基于物理描述，并经过工艺验证，具有可


保证的性能，提供给用户的形式是电路物理结构掩模版图和全套工艺
文件。
 IP 软核以源代码的形式提供，知识产权不易保护。

 IP 硬核易于实现 IP 保护，但灵活性和可移植性差。
 1.3.5 多核处理器

 将两个或多个 CPU 核封装在一个芯片内部，可节省大量的晶体

管和封装成本，同时还能显著提高处理器的性能。

 实现两个或多个内核协调工作通常采用对称（ Symmetric ）多处

理技术和非对称多处理（ Asymmetric ）两种方式。

 例如 IBM Power 4 处理器采用对称多处理技术，将两颗完全一样的处理器封装在

一个芯片内，达到双倍或接近双倍的处理性能，由于共享了缓存和系统总线，因
此这种做法的优点是能节省运算资源。

 例如 TI 公司的 OMAP5910 双核处理器采用一种非对称多处理的工作方式，即两

个处理内核彼此不同，各自处理和执行特定的功能，在软件的协调下分担不同的
计算任务。