Unit 9

멀티플렉서 , 디코더 , 프로그래머블 논리소자

9.1 서론
9.2 멀티플렉서
9.3 3- 상태 버퍼
9.4 디코더와 인코더
9.5 읽기 전용 메모리
 9.1 서론 ( 교재 p.261)
집적회로 ( IC = Integrated Circuit) 의 분류

- SSI (small scale integration)

- MSI (medium scale integration)
- LSI (large scale integration)
- VLSI (very large scale integration)
- ULSI (ultra large scale integration)
- GSI (giga scale integration)

다양한 MSI scale 의 IC(MUX, 인코더 , 디코더 , 크기 비교기… 등 ) 를

소개하고 , 다중 출력 조합논리회로를 구현하는데 이용하는 방법을 설명함 .
 9.2 멀티플렉서 ( 교재 p.262)
 멀티플렉서 (Multiplexer, 데이터 선택기 , MUX )
 데이터 입력과 제어 입력으로 구성된 소자 .
 제어 입력은 데이타 입력 중에서 하나를 선택하여 출력단과 연결하는
역할을 한다 .

 2-to-1 멀티플렉서 및 등가 스위치

Z  A ' I 0  AI1
 9.2 멀티플렉서 ( 교재 p.262)
 여러 가지 멀티플레서들

Z  ABI 0  ABI1  ABI 2  ABI3

Z  ABC I 0  ABCI1  ABC I 2  ABCI3

 ABC I 4  ABCI 5  ABC I 6  ABCI7

2 n 1
Z   mk I k
k 0
 9.2 멀티플렉서 ( 교재 p.265)
 멀티플렉서는 디지털 시스템에서 처리되거나 저장되는 데이터를
선택하는데 자주 사용된다 .

 4 개의 2-to-1 멀티플렉서를 이용한 데이터 워드 선택 구현

 제어입력 A 에 따라 다른 워드 선택
• A = 0 : x0, x1, x2, x3
• A = 1 : z0, z1, z2, z3
 9.2 멀티플렉서 ( 교재 p.265)
 Bus
 여러 개의 논리 신호가 공통된 기능을 수행하기 위해 그룹화 된 것
 여러 개의 선을 다 그리는 대신 하나의 굵은 선과 사선을 이용하여 표현

a[0..3]
a0
a1
a2 4
a3 a
 4 bit 입력과 출력을 가지는 2-to-1 멀티플렉서
 9.2 멀티플렉서 ( 교재 p.266)
 다양한 멀티플렉서들
 선택된 입력 값을 반전시켜 출력하는 멀티플렉서
• Active low 상태 출력을 가짐
• 반전이 없는 경우는 Active high 상태 출력을 가진다고 함

 Enable 단자를 가지는 멀티플렉서

• 멀티플렉서의 입력에 Enable 단자를 추가
• E (Enable) = 0 인 경우 입력에 무관하게 출력은 0
• E = 1 인 경우 멀티플렉서로 동작
• Enable 단자 역시 Active high/low 존재
• Enable 단자의 버블 유무로 구별 가능
 9.3 3- 상태 버퍼 ( 교재 p.267)
 버퍼 (Buffer)
 디지털 시스템의 성능을 저하를 피하기 위해 게이트의 출력을 제한된
수의 다른 소자의 입력에만 연결하는 경우가 있다 .
 버퍼는 게이트 출력의 구동 능력을 향상시키기 위해 사용된다 .

• 예시 : 비반전 버퍼를 추가하여 하나의 게이트 출력과 다수의 게이트 입력을

연결
 9.3 3- 상태 버퍼 ( 교재 p.267)
 2 개 이상의 게이트 또는 다른 소자들의 출력들이 서로 직접 연결
된다면 정상상태에서 논리회로는 올바르게 동작하지 않는다 .

High

Low
 하나의 게이트 출력이 0 이고 또 다른 게이트의 출력이 1 일 때 , 두
출력이 서로 연결된 경우 결과 출력 전압은 0 이나 1 로 뚜렷이 구별되지
않는 중간 값을 갖게 된다 .
 어떤 경우에는 게이트가 파손되기도 한다 .
 9.3 3- 상태 버퍼 ( 교재 p.267)
 3- 상태 버퍼
 2 개 이상의 게이트나 다른 논리소자들의 출력을 연결하는 데 사용

 3- 상태 버퍼와 그 논리적 등가모델

 B 는 동작 제어 입력
 B=1 일 때 C=A
 B=0 일 때 C=Z (High Impedance/ 개방회로 )

 Three-state or Tri-state Buffer 라 불림

 9.3 3- 상태 버퍼 ( 교재 p.264)
 4 가지 3- 상태 버퍼와 논리표

 Enable 단자 B 와 출력 C 에 버블의 유무에 따라 4 가지 경우 존재

 9.3 3- 상태 버퍼 ( 교재 p.268)
 3- 상태 버퍼를 이용한 데이터 선택
• B=0 이면 D=A 이므로 A 입력 선택
• B=1 이면 D=C 이므로 C 입력 선택

• 2-to-1 멀티플렉서와 동등

 3- 상태 버퍼로 구성된 버스를 3- 상태 버스라 함

 4 개의 발생원으로부터 operand 를 입력 받는 4 비트 덧셈기
 9.3 3- 상태 버퍼
 양방향 입출력을 가진 집적회로
 하나의 핀을 때에 따라 입 / 출력으로 사용할 수 있는 회로

 버퍼가 동작 가능 상태 : 출력
 버퍼가 동작 불가능 상태 : 입력
 9.4 디코더와 인코더 ( 교재 p.269)
 디코더 (Decoder)
 n 개의 입력변수를 가진 함수의 모든 최소항 (2^n) 을 생성한다 .
 입력변수에 따라 출력 선 중 단 하나만이 1 이 된다 .

 3-to-9 라인 디코더와 진리표

 9.4 디코더와 인코더 ( 교재 p.270)
 반전 출력을 가지는 디코더
• 4-to-10 디코더
• 나머지 ABCD 입력은 모두 1
• 2 진수 입력에 해당하는 10 진수 출력
 9.4 디코더와 인코더 ( 교재 p.271)
 일반적인 n-to-2n 라인 디코더는 n 개의 입력에 대해 아래와
같은 출력을 가진다 .
yi  mi , i  0 to 2 n  1 (noninvert ed outputs)
or

yi  mi  M i , i  0 to 2 n  1 (inverted outputs)

• m 은 n 개의 입력변수의 최소항
• M 은 n 개의 입력변수의 최대항

 n 입력 디코더를 이용하여 n- 변수 함수를 최소항 출력들을

선택한 뒤 OR 함으로써 구현 가능
 디코더 출력을 반전하면 NAND 게이트로 구현 가능
 9.4 디코더와 인코더 ( 교재 p.271)
 디코더 출력 반전 - NAND 게이트를 이용하여 함수 생성

f1 (a, b, c, d )  m1  m2  m4
 (m1 ' m2 ' m4 ' )'

f 2 (a, b, c, d )  m4  m7  m9
 (m4 ' m7 ' m9 ' )'
 9.4 디코더와 인코더 ( 교재 p.271)
 인코더
 디코더의 역함수 (Inverse Function)
 2n-to-n 입출력

 8-to-3 우선순위 인코더

y0 y1 y2 y3 y4 y5 y6 y7 a b c d
0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0 1
X 1 0 0 0 0 0 0 0 0 1 1
X X 1 0 0 0 0 0 0 1 0 1
X X X 1 0 0 0 0 0 1 1 1
X X X X 1 0 0 0 1 0 0 1
X X X X X 1 0 0 1 0 1 1
X X X X X X 1 0 1 1 0 1
X X X X X X X 1 1 1 1 1

• 입력의 하나 이상이 ‘ 1’ 인 경우 , 우선순위에 의해 결정됨

 9.5 읽기전용 메모리 ( 교재 p.272)
 ROM(Read Only Memory)
 2 진 데이터 배열을 저장하기 위해 상호 연결된 반도체 소자의 배열로
구성
 읽을 수는 있지만 변경할 수는 없음
 예시 : 3 개의 입력선과 4 개의 출력선을 가지는 ROM

 ROM 에 저장된 각각의 데이터를 워드 (word) 라 부른다 .

© 2004-2009, Ki-Seok Chung 19

19 Logic Design
 9.5 읽기전용 메모리 ( 교재 p.273)
 n 개의 입력을 가지는 경우 2n 가지의 워드를 가짐
 입력 선은 2n 개의 워드 주소를 지정
 m 개의 출력은 m 비트 길이의 워드임
 n 개의 변수를 가지는 m 개의 함수 구현 가능

© 2004-2009, Ki-Seok Chung 20

20 Logic Design
 9.5 읽기전용 메모리 ( 교재 p.273)
 기본적인 ROM 구조

 n 개의 패턴이 디코더에 인가
 디코더 출력 중 하나가 ‘ 1’ 이 됨
 이 출력선 하나가 메모리 배열의 워드 하나를 선택하여 출력

© 2004-2009, Ki-Seok Chung 21

21 Logic Design
 9.5 읽기전용 메모리 ( 교재 p.274)
 8 워드 4 비트 ROM 내부구조 예시
F0   m(0,1,4,6)  A' B' AC '
F1   m(2,3,4,6,7)  B  AC '
F2   m(0,1,2,6)  A' B ' BC '
F3   m(2,3,5,6,7)  AC  B 4

F0   m(0,1,4,6)  A' B ' AC '

 스위칭 소자에 의해 출력선 F 에 연결된 최소항들은 서로 OR 되어

출력을 생성함

© 2004-2009, Ki-Seok Chung 22

22 Logic Design
 9.5 읽기전용 메모리 ( 교재 p.275)
 ROM 을 이용한 다중 출력 조합회로 구현
 예제 : 16 진수 -ASCII Code 변환기

• 4 비트 2 진수를 16 비트로 변환
• 7 비트 ASCII Code 출력
• 진리표의 A4A3A2A1A0 이 ROM 에
저장

© 2004-2009, Ki-Seok Chung 23

23 Logic Design
 9.5 읽기전용 메모리 ( 교재 p.275)
 스위칭 소자는 x 표시로 나타낼 수 있음
 위 예제의 내부 도표

© 2004-2009, Ki-Seok Chung 24

24 Logic Design
 9.5 읽기전용 메모리
 대표적인 ROM 의 종류
 Mask ROM
• ROM 을 제작할 때 , 내부의 워드에 데이터를 만들어 넣고 , 대량으로 생산
• 각종 함수의 값 , 문자 코드 , 곱셈 결과 값 … 등
 PROM(Programmable ROM)
• 아무 내용이 들어있지 않은 빈 상태로 제조하여 공급되고 사용자가 PROM
라이터 (writer) 를 이용하여 내용을 써넣을 수 있음
• 실험실에서 시제품을 만들어 테스트할 때 사용
 EEPROM(Electrically Erasable Programmable ROM)
• 디지털 시스템에서 사용
• 전하 저장 장치를 사용하여 재 프로그램 가능
– cf) 플래시는 프로그래밍 및 소거 기능을 내장하고 있음

© 2004-2009, Ki-Seok Chung 25

25 Logic Design
 11 주차 과제
1. 과제 : unit 9 의 연습문제 9.1~9.20 ( 교재 p.287~p.289) 중에서 ,
- 자신의 학번 끝번호가 1 또는 6 으로 끝나는 학생들 ; 1, 6, 11, 16 번 문제
- 자신의 학번 끝번호가 2 또는 7 로 끝나는 학생들 ; 2, 7, 12, 17 번 문제
- 자신의 학번 끝번호가 3 또는 8 로 끝나는 학생들 ; 3, 8, 13, 18 번 문제
- 자신의 학번 끝번호가 4 또는 9 로 끝나는 학생들 ; 4, 9, 14, 19 번 문제
- 자신의 학번 끝번호가 5 또는 0 으로 끝나는 학생들 ; 5, 10, 15, 20 번 문제
를 풀어 과제물로 제출하기 바랍니다 .
2. 과제물 작성 :
- 해당 연습문제 풀이를 A4 용지에 , 자필로 작성할 것 .
( 워드 프로세서로 작성하거나 , 프린터 출력은 불허함 . ( 단 , 표지는 제외 ))
- 표지 (unit 번호 , 주차 번호 , 학과 , 학번 , 성명 기재 ) + 문제풀이 순서로 ,
- 스테이플러 ( 호치키스 ) 로 편철하여 제출할 것 .
3. 과제물 제출 : 작성한 과제물은 , 9 장 강의 종료 후 2 주 이내까지 제출하기 바랍니다 .

© 2004-2009, Ki-Seok Chung 26

26 Logic Design