Ayrt Balatlm Kilitlemeler: Flip Floplar

imdiye kadar aktif girilerle S-R ve D kilitleme devreleri ile uratk. Kilitleme sadece aktif giri
harekete geirildiinde veri girilerini (S-R veya D) yantlar. Fakat ou saysal uygulamalarda
aktifletirme giriinin harekete geirildii tm zamann yerine ok ksa bir zaman periyodu iin
kilitleme devresinin yantnn snrlanmas istenebilir. ok katl titreici devresini aktifletiren bir
metot ayrt balatlm olarak adlandrlr, burada devrenin veri girii bir durumdan dier bir duruma
geen aktif giriin sadece zamann kontrol eder. Normal D kilitlemesine karlk bir ayrt-balatma
iin zamanlama diyagramlarn karlatralm:

lk zamanlama diyagramndaki klar enable (E) giriinin yksek olduu her durumda D giriini
yantlar, bu yzden yksek kalr. Enable (aktif) sinyali dk duruma geri derse devre kilitlenmi

kalr. kinci zamanlama diyagramnda devre knda(larnda) aka farkl yant gryoruz: enable
sinyal dkten yksee deitiinde yada getiinde ksa zaman zarfnda sadece D giriini
yantlar. Bu pozitif ayrt-balatma olarak bilinir.
Negatif ayrt balatma gibi bir ey de vardr ve ayn giri sinyallerine aadaki yant verir:

Kare-dalgann enable sinyalinin gei kenarndaki ok katl bir titreici devresini her aktif
ediimizde, biz ona kilitleme yerine flip-flop deriz ve bu nedenle ayrt-balatlm S-R devresi S-R
flip-flop gibi daha iyi bir ekilde bilinir ve ayrt-balatlm D devresi D flip-flop u gibidir. Enable
sinyali saat sinyali eklinde tekrar adlandrlmtr. Ayn zamanda bu flip-flop larn veri girilerini
(srasyla S, R ve D) ezamanl giriler olarak veririz nk sadece saat darbe kenar (geit)
zamannda etkilidir, bylece girilerden ziyade her hangi bir kn ezamanlanmas bu saat
darbesiyle deiir.
Fakat gerekte bu ayrt-balatmay nasl baarrz? Normal S-R kilitlemesinden "geitli" S-R
kilitlemesi oluturmak bir ka AND geidi ile yeterince kolaydr fakat biz sadece deien saysal
sinyalin artan veya azalan kenarna dikkatini veren mant nasl gerekletiririz? htiyacmz olan
ey saysal bir devredir, bu devre keyfi zaman periyodu iin giriin her harekete geirilmesinde ksa
darbe kartr ve bu devrenin kn ksaca kilitlemeyi aktifletirmek iin kullanrz. Burada
kendimizden biraz ne geiyoruz fakat bu gerekte tek kararl ok katl titreicidir, buna imdilik
darbe alglayc diyeceiz.

Her bir k darbesinin sresi darbe devresinin elemanlar tarafndan belirlenir. Merdiven
mantnda bir zaman-geciktirici rle kullanarak ve ok ksa zaman gecikmesi ile bu rahatlkla
salanabilir:

Bu zamanlama fonksiyonunun yar iletken bileenlerle oluturulmas olduka kolaydr nk her

mantk geidinde olan zaman gecikmesini kullanr bu da ilerleme(yaylma) gecikmesi olarak bilinir.
Yapmamz gereken bir giri sinyalini alp ikiye ayrmak sonra sinyallerden birinin nne bir geit
veya bir geit serisi koymak bylece o sinyali birazck geciktirmek, sonra orijinal sinyali ve gecikmi
olan sinyali iki girili bir geide vermek bu geitten geciken sinyalin yetiemedii gecikmesiz
sinyaldeki dkten yksee deiim zamannda zaman olan ksa bir aralk iin yksek sinyal
kts almaktr. Aada bir giri sinyalinin dk-ten-yksee geiindeki saat darbesini reten
rnek bir devre vardr:

Bu devre son geidi AND den NOR a deitirerek negatif-ayrt darbe altlayc devresine dnr:

imdi bir darbe alglaycsnn nasl yapldn bildiimize gre bunu bir flip-flop a evirmek iin bir
kilidin aktif giriine balandn gsterelim. Bu durumda devre bir S-R flip-flop udur:

Saat sinyali (C) sadece dkten yksee geerken devre S ve R girilerine cevap verir. Saat
sinyalinin ("x") btn dier durumlar iin devre kilitli olacaktr.
Aada S-R flip-flop unun merdiven mant biimi gsterilmitir:

Merdiven diyagramnda S-R kilit devresindeki eski E kontann yerini CR3 rle konta alr ve hem
C nin hem de zaman-geciktirme konta TR1 in kapal olduu ksa bir sre iin kapaldr. Her iki
durumda da (geit veya merdiven devresi), C dkten (0) yksek (1) durumuna gei yapmyorsa
S ve R girilerinin hi bir etkisinin olmadn gryoruz. Aksi taktirde flip-flop un klar nceki
durumlarna kilitlenir.
Darbe alglayc devresinin kilidi aktif yapt ksa bir sre iin S-R flip-flop unun geersiz
durumunun korunduu nemli bir noktadr. Bu ksa zaman aral getikten sonra klar ya set
yada reset durumuna kilitlenir. Tekrar yar durumu problemi kendini gsterir. Aktif sinyal olmadan
geersiz bir k durumu srdrlemez. Fakat ok katl titreicinin geeri "kilitlenmi" durumlar
olan -- set ve reset -- birbirinden bamszdr. Bylece ok katl titreici devresinin iki geidi
birbirine stnlk salamak iin "yara girer" ve hangisi yksek k durumuna nce ularsa
"kazanr".
Flip-flop larn blok sembol bunlara karlk gelen kilit sembollerinden biraz farkldr:

Saat giriinin yanndaki gen sembol bize bunlarn ayrt-balatma aygtlar olduunu syler ve
sonuta bunlarn kilit deil flip-flop olduunu gsterir. Yukardaki semboller ayrt-balatlmtr: yani
saat sinyalinin arkan kenarndaki (dk-ten-yksee) "zamanlar". Negatif ayrt-balatmal cihazlar
saat giri izgisinin zerinde baloncuk ile sembolize edilir.

Yukardaki flip-flop larn her ikisi de saat sinyalinin azalan kenarnda (yksek-ten-de gei)
"zamanlayacaktr".

ZET:

Bir flip-flop enable (aktif) (E) giriine bal "darbe alglaycs" ile bir kilitleme devresidir,
bylece saat darbesinin artma yada azalma kenarnda ksa sre iin aktifletirilir.

Darbe alglayc devreleri merdiven mantk uygulamalar veya yar iletken geitleri
(yaylma(ilerleme) gecikmesi olgusunu kullanarak) iin zaman-gecikmeli rlelerden yaplabilir.