Professional Documents
Culture Documents
만든이 : solser68@naver.com
대 상 : ‘95년부터 ‘05년까지
종 목 : 무선설비 기사
만든이 : solser68@naver.com (박대길) 디지털 전자회로 요점정리.hwp
<제목 차례>
1. 접근시간(Access Time) 1
- 접근시간이 빠른 순서 1
2. 멀티바이브레이터(MV) 1
- 비안정 MV 1
- 멀티바이브레이터의 결합회로의 구성 1
- 멀티바이브레이터 구성시 필요 요소 1
- 단안정 MV 1
3. 변조지수 및 소요 대역폭 1
- 주파수 변조(FM) 1
1) 변조지수 1
2) 소요 대역폭 1
- 진폭 변조(AM) 1
4. 슈미트 트리거(Schmitt trigger) 회로 1
- 응용회로 2
5. 논리식 간소화 2
- 등식의 성립 2
6. 논리회로(Logic circuit) 3
- 배타적 OR 회로(Exclusive OR) 3
- CMOS NOR gate 3
- D F/F (Delay Flip Flop) 3
- T(Toggle) F/F 3
- Master-Slave Flip Flop 4
- RS Flip-Flop 4
- JK Flip-Flop 4
- 범용 게이트(Universal gate) 4
7. 순서논리회로(Sequential Logic Circuit) 4
8. MOS 논리회로 4
9. 반가산기(Half adder) 및 전가산기(Full adder) 4
10. 단상 반파 정류회로 5
11. 단상 전파 정류회로 5
12. 브리지(Bridge)형 전파정류회로 5
13. 정전압 전원회로(직류 안정화 전원회로) 5
14. 부궤환회로 사용시 이점 5
15. 왜율(Distortion, 일그러짐) 5
16. 슬라이스(Sloce) 회로 5
17. TTL 6
18. ECL(Emitter Coupled Logic) 6
19. IC별 비교 6
20. 논리소자 6
21. PLL(Phase Locked Loop) 6
22. 상보대칭 SEPP(Complementary Symmetric single 6
23. CMRR(차동 증폭기의 동위상 제거비) 6
만든이 : solser68@naver.com (박대길) 디지털 전자회로 요점정리.hwp
58. RC 결합 증폭기 11
59. Drain 접지(CD) 증폭기 11
60. 이미터 폴로워(CC = Emitter follower, 컬렉터 접지방식) 11
61. 에미터 접지(CE) 증폭기 12
- By-pass 콘덴서를 갖는 이미터 접지회로 12
62. 베이스 접지(CB) 증폭기 12
63. 캐스코드(Cascode) 증폭기 12
64. 발진회로 12
65. 수정 발진회로 12
66. 귀환형 발진회로 12
67. 이상형 발진회로 13
68. 브리지형 RC 발진회로 13
69. 윈-브리지(Wien-bridge) 발진회로 13
70. 자려 발진기 13
- 자려발진기의 주파수 안정도에 미치는 영향과 대책 13
71. 평활회로 13
72. 측파대 전력 13
73. 피변조파 전력 13
74. AGC(Automatic Gain Control, 자동이득제어기) 13
75. Pre-emphasis 회로 14
76. 필터 사용 분야 14
77. 입력임피던스를 높이기 위한 회로방식 14
78. 달링톤(Darlington) 접속 14
79. 그레이 코드(Gray code) 14
80. RLC 직렬회로 14
81. DSU(Digital Service Unit, 디지털 서비스 유니트) 14
82. 궤환율 14
83. 공식 문제 15
84. 회로 이름을 묻는 문제 18
85. 파형 문제 20
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
박
2006.05.13
대길
- 비안정 MV ㎐
× ×
㎐
1) 비안정 MV는 안정상태를 가지지 못하며,
2개의 준 안정상태를 가진 것이다.
2) 소요 대역폭
2) 출력파형의 반복주기(T)
가)
나) 만약 이라면
ex) 10㎒ 반송파 신호가 정현파 신호에 의해
FM 변조될 때 그 최대주파수편이가 50㎑
3) 발진을 하는 회로이다.
이었다. 이 정현파 신호의 최대주파수가
4) 2단 RC 결합 증폭기로서 궤환 회로를 형성하고
500㎑일 경우의 대역폭은?
있다.
풀이) 대역폭
5) 콜렉터의 출력파형은 구형파를 얻을 수 있다.
× ㎑ ㎑ ㎒
- 멀티바이브레이터의 결합회로의 구성
- 진폭 변조(AM)
단안정, 비안정, 쌍안정으로 구분한다.
1) 소요 대역폭 :
1) 비안정 MV : 2개의 AC 결합
2) 단안정 MV : AC, DC 결합
3) 쌍안정 MV : 2개의 DC 결합
4. 슈미트 트리거(Schmitt trigger) 회로
- 슈미트트리거 회로는 입력전압이 일정한 값 이상
- 멀티바이브레이터 구성시 필요 요소
으로 되면 출력펄스가 상승하고, 일정한 값 이하
트랜지스터, 콘덴서, 저항
로 되면 출력펄스가 내려가는 동작을 하는 회로
이다.
- 단안정 MV
- 정현파 입력을 가하면 출력에는 구형파 펄스를
1) 하나의 안정 상태와 하나의 준안정 상태를
얻는다.
가지며, 외부로부터의 (-) 트리거 펄스를
- 방형파 펄스를 생성하여 다른 회로에 공급한다
가하면 안정 상태에서 준안정 상태로 되었다가
(펄스파 발생회로로 사용)
일정시간 경과 후 다시 안정 상태로 되돌아
- 두 개의 안정 상태를 갖는다.
온다.
- 궤환효과는 공통 이미터 저항을 통하여도 이루어
2) 반복주기(T) :
진다.
- 입력전압의 크기가 ON, OFF 상태를 결정해 준다.
- 궤환율 :
1 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
- 루프 이득 :
- 출력 파형 : 방형파 BC BC BC BC BC
A 00 01 11 10
- 반전 슈미트 트리거 회로 A
1
0
A
1 1 1
1
∴
- 응용회로
1) 전압 비교 회로(Voltage comparator)
2) 쌍안정 회로 - 부울 대수식 ∙ 를 간단히 한 결과는
3) 방형파 발생회로
- 등식의 성립
5. 논리식 간소화
1)
∙ ∙ ∙
-
2) ∙ ∙
에서 공통인수를
묶어낸다 3) ∙
∙ ∙ ∙
∙
4) ∙
∙
출력 ⊕ ⊕ ⊕
- 논리식 간소화하라 - 논리함수가 다음과 같은 Karnaugh map으로 주어
졌을 때 그 출력식은?
- 부울 방정식
를 간단히 하면 AB AB AB AB AB
CD 00 01 11 10
CD 1 1 1
00
CD 1 1
01
CD
- 논리식
를 간소화 11
1 1
하라. CD
10 1 1 1
2 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
출력
∙ ∙
⊕
- 다음 Karnaugh map을 논리식으로 간략화한
결과식은 ? 2) 진리치표
AB AB AB AB AB 출 력
입 력
CD 00 01 11 10 EX-OR EX-NOR
A B X X
CD
00 1 1 1 0 0 0 1
0 1 1 0
CD 1 0 1 0
01 1 1
1 1 0 1
CD
11 1 1
3) 두 입력이 다를 경우에만 1을 출력한다.
CD 1 1 1
10
- CMOS NOR gate
∴출력
1) NOR 기능을 가진 C-MOS 회로이다.
2) 출력 :
- 다음 Karnaugh 도를 간략화한 결과는?
- D F/F (Delay Flip Flop)
CD CD CD CD CD 1) RS F/F에서 2개의 입력 R,S가 동시에 1인 경우
AB 00 01 11 10
에도 부정확한 출력상태가 되지 않기 위해
AB 0 1 1 1 Inverter 하나를 입력 양단에 부관한 것이다.
00
2) Clock Pulse가 들어올 때 출력은 입력을 따라
AB 1
01 간다.
AB 1 1 1
11 D
AB 0 0
10 1 1 1
1 1
∴ 출력
3) J-K F/F의 J와 K 사이를 Not Gate로 연결하여
사용한다.
3 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
S Q 출력 - 범용 게이트(Universal gate)
입력
R Q NAND 또는 NOR gate 만으로 모든 Combinational
circuit를 구현할 수 있으므로 이들을 범용게이트
풀이) 플립 플롭 3개 : 라고 한다.
출력주파수 = 입력주파수 ÷ ㎐
7. 순서논리회로(Sequential Logic Circuit)
- Master-Slave Flip Flop - 입력신호(현재)와 레지스터의 상태(과거)에 따라
1) RS F/F으로 된 Shift Register는 레이싱 출력이 결정된다.
(Racing) 현상이 생긴다. - 기억 소자가 필요하다
2) MS F/F은 Race 현상을 해결하기 위하여 - 이 회로의 한 예로 Counter를 들 수 있다.
사용한다. - 조합논리회로를 포함한다.
※ Race 현상
입력에 들어온 신호가 일단 저장된 후 다음 8. MOS 논리회로
단으로 이동해야 하나 저장되지 않고 다음 - 특징
단으로 전송되어 버리는 현상 1) 입력 임피던스가 높다.
2) TR보다 동작속도가 느리므로 저속 디지털
- RS Flip-Flop 시스템에 사용된다.
1) R과 S가 동시에 1의 입력이 가해지면 어떤 3) 소비전력이 적으며 소형이고 값이 싸다
출력이 나타날지 불확실하므로 부정상태로서 4) 잡음 여유도가 크다.
금지조건이다. 5) 게이트의 기억이 가능하고 회로 형식이
2) 진리치표 간단하다
6) 전압제어 소자이다.
R S 동작상태
7) TTL과 직접결선이 어렵다
0 0 불변
0 1 Q=1(set)
1 0 Q=1(reset)
9. 반가산기(Half adder) 및 전가산기(Full adder)
1 1 X(부정)
- 전가산기는 전단의 캐리 입력가지도 취급할 수
있는 가산기이다.
- JK Flip-Flop - 3자리의 2진수를 가산할 수 있다.
J K
0 0 - 회로 구성
0 1 0 1) 전가산기
1 0 1 가) 2개의 반가산기와 1개의 OR-Gate 또는
1 1 반전(Toggle) 2개의 X-OR, 2개의 AND, 1개의 OR
2) 반가산기 : 1개의 X-OR, 1개의 AND
B
C
∴ 출력
4 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
11. 단상 전파 정류회로
- 맥동률: 0.482 16. 슬라이스(Sloce) 회로
- 정류효율 :
- 최대 역전압 : ∙
- 직류 출력전력 : ∙
- 입력파형의 일부분을 추출하는 회로이다.
- 직류 출력전류 :
- 두 기준(V1, V2)사이만 출력이 나오는 회로이다.
- 동작 설명
1)
12. 브리지(Bridge)형 전파정류회로 2)
3)
- 직류 출력전력 : ×
- 출력파형
- 첨두 전류값 :
5 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
- 소비전력
- 동위상 이득 :
- 차동 이득 : ×
- 잡음 여유도
6 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
C Vo - 특성
1) 직선성이 매우 우수하며 100% 가까이 변조가
- 출력 파형(Vo) 가능하다.
2) 큰 변조 전력이 필요한 것이 결점이다.
3) 송신기의 마지막단에서 실시하는 것이
일반적이다.
t
많이 사용 ×
약
×
- 2상 PSK(BPSK), 4상 PSK(QPSK), 8상 PSK
...... 이 있다.
- 평형변조 회로가 이용된다.
- 공진 임피던스 :
- 복조시 동기검파를 한다.
ex) Q가 10이고, 공진주파수가 1㎒인 동조회로의
공진시 임피던스(Impedance)는 약 얼마인가?
(단, L=1[mH] 라 한다.)
37. 펄스 부호 변조(PCM:Pulse Code Modulation)
× × × ×
- 표본화된 펄스 신호를 양자화하여 이것을 N개의 풀이)
2진화 펄스를 서서 부호로 하는 방법이다.
- 펄스변조 방식 중 가장 우수하다. ㏀
- PCM은 표본화, 양자화, 부호화의 3과정을 거쳐서
아날로그 신호를 디지털신호로 변환한다.
8 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
- SRAM(Static RAM)
1) 각각 비트의 내용을 플립 플롭에 보존한다.
2) 비교적 적은 메모리에 사용된다.
1) 반전연산증폭기와 비반전 연산 증폭회로가
※ DRAM과 SRAM 비교 같이 연결되어 있으므로 중첩의 원리를 사용
한다.
DRAM SRAM
휘발성(소멸성)
집적도가 높다
휘발성(소멸성)
집적도가 낮다
2) 출력전압 :
제조가 간편하다 제조가 어렵다
- 연산증폭기의 응용회로(아날로그 컴퓨터 구성요소)
Refresh 회로 필요 Refresh 회로 불필요
1) 가산기(Summing amplifier)
값이 싸다 값이 싸다
2) 감산기(Subtracter)
3) 미분기(Differentiator)
4) 적분기(Integrator)
49. 맥동률(Ripple Factor,=리플 계수) 5) 대수 증폭기
- 정류된 교류전압 성분속에 포함된 교류성분을 6) 부호 변환기(Inverter)
맥동(Ripple)이라 한다. 7) 배수기(Multiplier)
- 직류성분 속에 포함되어 있는 교류성분의 실효값 8) 전압-전류 변환기
과의 비를 말한다. (Voltage-to-current Converter)
- 리플계수는 필터의 효율을 나타내는 계수이다
- 리플계수는 작을수록 좋다
맥동신호의 실효전압 51. 대수 증폭기(Logarithm Amplifier)
- 공식 : ×
출력신호의 평균전압 - 넓은 범위로 변화하는 양을 표현하는 방법으로서
- 리플계수는 부하저항이 클수록 작아진다. 신호레벨 단위로는 [dBm]을 사용하며 이득이나
감쇠량의 단위로 [dB]를 사용한다.
- 는 의 자연대수 로 표시한다.
50. OP AMP(연산 증폭기) - 대수증폭기의 동작은 “PN 접합의 대수특성”을
- 이상적인 OP AMP의 특징 이용한 것이다.
1) 입력임피던스가 무한대이다. ∞
2) 출력 임피던스가 0이다.
3) 전압이득(Open loop gain)이 무한대이다. 52. 전력증폭회로
∞ 출력전압이 입력전압보다 커야한다. - 증폭회로는 신호의 입력으로서 전력을 필요로
4) 대역폭이 무한대이다. ∞ 하므로 부하에 큰 신호전력을 공급하는 목적으로
5) 지연 응답(Delay response)은 0이다. 하는 증폭기를 전력증폭기라 한다.
6) 오프셋이 0이다. - 구분 : A급, B급, C급, AB급
7) 특성의 변동, 잡음이 없다.
8) 온도에 의한 드리프트 현상이 없다. 53. A급 전력 증폭회로
9) 높은 CMRR - 정(正) 특성곡선 직선부분의 중앙점에서 동작점을
취한 증폭기로 비직선 일그러짐이 적은 출력 파형
을 얻을 수 있다.
10 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
- 출력 전력 +
1) 전원전압의 제곱에 비례한다. 입력 Vb 0
-
2) ∙
- 이론상 최대 효율은 50%이다
- 주로 가청주파 증폭기, 완충 증폭기로 사용한다. 56. 완충 증폭기(Buffer amplifier)
- 부하의 변동이 발진회로에 영향을 끼치지 않도록
발진기와 부하 사이에 넣어주는 증폭기이다.
54. B급 푸쉬풀 증폭 회로 - 완충 증폭기는 부하 변동의 영향을 막기 위해
- 특징 사용한다. (안정한 증폭)
1) B급 동작이므로 직류 바이어스 전류가 매우 - 송신기의 완충증폭기는 A급을 사용한다.
작아도 된다.
2) 입력이 없을 때의 컬렉터 손실이 작으며 큰
출력을 낼 수 있다. 57. 궤환 증폭기의 특성
3) 짝수 고조파 성분이 서로 상쇄되어 일그러짐이 - 직렬 궤환 접속 : 입력저항 증가
없는 출력단에 적합하다.(왜곡 감소) - 병렬 궤환 접속 : 입력저항 감소
4) B급 증폭기 특유의 크로스오버(crossover) - 전압 궤환 접속 : 출력저항 증가
일그러짐이 있다. - 전류 궤환 접속 : 출력저항 감소
- 효율
1) 효율이란 출력의 압력에 대한 비를 백분율로 60. 이미터 폴로워(CC = Emitter follower, 컬렉터 접
나타낸 것이다. 지방식)
2) 유동각을 적게 하면 효율이 높아진다. - 특징
3) 효율은 유동각과 관계가 있다. 1) 전압이득은 거의 1에 가깝다
4) 유동각이 인 경우 B급 동작에 해당하며 2) 전류이득이 가장 크다
최대효율은 78.5%이다 3) 입력 저항이 크고(수백 ㏀),
5) 일 때 효율은 100% 이다. 출력저항이 작다.(수십 Ω)
11 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
전압이득 : ex) 전류이득은 약 1이고, 전압이득은 대단히 높으며
출력 임피던스가 대단히 높은 증폭기는?
- 입력 임피던스 : ∙
- CC 회로는 버퍼(Buffer) 증폭기로 사용된다.
65. 수정 발진회로
- By-pass 콘덴서를 갖는 이미터 접지회로
- 수정 공진자(Crystal resonator)의 압전효과를
1) 이미터 접지회로에서 이미터저항 에 병렬로
이용한 것으로 발진 주파수의 안정도가 매우 높다
연결된 콘덴서 는 by-pass 콘덴서이다. - 발진자가 “유도성”임피던스일 때 가장 안정된
2) 이 콘덴서를 제거했을 경우 발진 상태를 나타낸다.
부궤환이 걸려 이득이 작아진다. - 수정 진동자는 Q가 크기 때문에 수정발진기의
주파수가 안정된다.
ex) 에미터 저항을 가진 CE 증폭기의 특징에 관한 - 발진주파수가 가장 안정적인 발진기이다.
설명 중 옳지 않는 것은?
풀이) 전압이득이 크게 된다.
66. 귀환형 발진회로
- 입력신호가 필요하지 않다
62. 베이스 접지(CB) 증폭기 - 출력의 일부가 입력으로 정귀환된다.
- 특성 - 종합 루프 이득은 1이다.
1) 입력 임피던스 : 작다(수 Ω ~ 수십 Ω) - 귀환회로는 L과 C의 조합으로 전기진동이
2) 출력 임피던스 : 크다(수십 ㏀) 일어난다.
3) 전류 증폭도 : 약 1
4) 전압 증폭도 : 크다
12 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
72. 측파대 전력
68. 브리지형 RC 발진회로
- 공식 :
- 발진주파수 : ㎐
ex) 출력전력 100[W]의 반송파를 50% 변조하였을
때의 양측파대 전력은 몇 [W]인가?
풀이) 측파대 전력 ×
69. 윈-브리지(Wien-bridge) 발진회로
- Wien-bridge형 CR 발진기는 “터먼(Termam) 발진
회로”라고도 하며, 브리지의 평형을 이용한 것이
다. 73. 피변조파 전력
- 특징 - AM의 피변조파 전력
1) 발진주파수가 안정하다. 반송파전력 상측파전력 하측파전력
2) 출력파형이 양호하다
3) 주파수 변경이 용이하다.
4) 발진주파수 (m : 변조도)
ex) 변조도 40%의 진폭변조에서 반송파의 평균전력
에서
이 300㎽ 일 때 피변조파의 평균전력은 약 얼마
이므로
인가?
∴ 발진주파수 이다.
풀이) ×
- 자려발진기의 주파수 안정도에 미치는 영향과 대책 74. AGC(Automatic Gain Control, 자동이득제어기)
1) 발진회로에 접속된 부하의 변동은 실효 임피 - 입력신호 레벨에 따라 자동적으로 증폭기의 이득
던스가 변하므로 그 접속을 소결합한다. 을 조절하는 방식
2) 발진기의 전원전압이 변하면 FET 및 트랜지스터 - AGC 회로는 입력신호가 커질 때 이득을 낮추고
의 동작점이 변하여 주파수가 불안정할 수 있다. 입력신호가 작을 때는 이득을 높이는 작용을
3) 발진회로의 주위온도가 공진회로의 L, C 값의 자동적으로 행한다.
변화를 초래하므로 주파수 변동을 일으킨다. - AGC 전압의 크기는 “반송파 전압”에 따라 변한다.
13 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
75. Pre-emphasis 회로 - 코드 변환
- FM에서 고역 S/N비를 개선하기 위하여 송신단에 1) 2진수 → 그레이 코드 변환
사용함. 0 1 0 0 : 2진수
- 고주파 성분을 강조하는 역할을 수행한다. ① ② ③ ④
- 미분회로의 일종으로 “고역통과필터”와 같다.
0 1 1 0 : Gray code
14 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
풀이)
× ×
83. 공식 문제
15 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
16 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
17 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
84. 회로 이름을 묻는 문제
18 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
19 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
85. 파형 문제
20 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
21 / 22
만든이 : solser68@naver.com 디지털 전자회로 요점정리.hwp
22 / 22